JPH07211850A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07211850A
JPH07211850A JP232394A JP232394A JPH07211850A JP H07211850 A JPH07211850 A JP H07211850A JP 232394 A JP232394 A JP 232394A JP 232394 A JP232394 A JP 232394A JP H07211850 A JPH07211850 A JP H07211850A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
bonding
die pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP232394A
Other languages
English (en)
Inventor
Motoaki Sato
元昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP232394A priority Critical patent/JPH07211850A/ja
Publication of JPH07211850A publication Critical patent/JPH07211850A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップのボンディングパッドとリード
とを接続するボンディングワイヤを短くし、超低ループ
ワイヤを実現する。 【構成】 ダイパッド2は半導体チップ7を搭載する中
央部2aとその周辺部2bからなり、インナーリード4
を周辺部2bの上に絶縁テープ6で固定している。その
際、ダイパッド2の中央部2aをインナーリード4より
下に位置させ、搭載した半導体チップ7のボンディング
パッド8とインナーリード4の表面とが略同一水平面上
になるように位置決めしている。そして、ボンディング
パッド8とインナーリード4をボンディングワイヤ3で
接続している。 【効果】 電気的にインダクタンスの低減を図ることが
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体チップを樹脂
封止した半導体装置に関するものである。
【0002】
【従来の技術】半導体チップを樹脂封止した従来の半導
体装置を図4ないし図6を参照しながら説明する。図4
は従来の半導体装置の断面図、図5はその分解斜視図、
図6はその平面図である。
【0003】従来の半導体装置のリードフレーム11
は、ダイパッド12とリードからなり、リードはインナ
ーリード14と外部端子のアウターリード15からな
る。このリードフレーム11は一体成形しているため、
ダイパッド12とインナーリード14との間に一定の距
離をとり、ダイパッド12上に半導体チップ7を搭載
し、半導体チップ7のボンディングパッド8にインナー
リード14をボンディングワイヤ13で接続し、樹脂封
止していた。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、リードフレーム11は一体成形しているた
め、ダイパッド12とインナーリード14との間に一定
の距離が必要であり、ボンディングワイヤ13の長さが
長くなっていた。このようにボンディングワイヤ13が
長くなると、外部環境から半導体チップ7を保護してい
る封止樹脂9の表面にボンディングワイヤ13が露出す
る恐れがある。また、ワイヤボンディングした後の封止
工程で、注入樹脂の圧力によりワイヤループ形状が変わ
らないように注意が必要である。また、封止前のワイヤ
ボンディングした後の状態では、耐衝撃性に弱い。特に
超低ループワイヤが必要となる薄型パッケージでは適切
なループコントロールの障害になるという問題があっ
た。
【0005】この発明の目的は、上記従来の問題を解決
するもので、半導体チップのボンディングパッドとリー
ドとを接続するボンディングワイヤを短くし、超低ルー
プワイヤを実現できる半導体装置を提供することであ
る。
【0006】
【課題を解決するための手段】この発明の半導体装置
は、ダイパッドは半導体チップを搭載する中央部とその
周辺部からなり、リードを周辺部の上に周辺部と絶縁し
て固定することにより、搭載した半導体チップのボンデ
ィングパッドとリードの表面とを略同一水平面上に位置
決めしたことを特徴とする。
【0007】
【作用】この発明の構成によれば、ダイパッドは中央部
とその周辺部からなり、リードをダイパッドの周辺部の
上に、この周辺部と絶縁して固定することにより、ダイ
パッドの中央部に搭載した半導体チップのボンディング
パッドとリードの表面とを略同一水平面上に位置決めし
ているため、半導体チップとリードとを接近させること
ができる。そのため、半導体チップのボンディングパッ
ドとリードを接続するボンディングワイヤを短くでき、
複雑なループコントロールを必要とせずに、簡易なワイ
ヤボンド装置でも超低ループを実現することができる。
【0008】
【実施例】この発明の一実施例の半導体装置を図面を参
照しながら説明する。図1はこの発明の一実施例の半導
体装置の断面図、図2はその分解斜視図、図3はその平
面図である。図1ないし図3において、1はリードフレ
ーム、2はダイパッド、3はボンディングワイヤ、4は
インナーリード、5はアウターリード、6は絶縁テー
プ、7は半導体チップ、8は半導体チップ7のボンディ
ングパッド、9は封止樹脂である。
【0009】この半導体装置は、リードフレーム1が、
インナーリード4およびアウターリード5からなるリー
ドと、ダイパッド2との2重構造になっている。ダイパ
ッド2は半導体チップ7を搭載する中央部2aとその周
辺部2bからなり、インナーリード4を周辺部2bの上
に絶縁テープ6で固定している。この際、ダイパッド2
の中央部2aをインナーリード4より下に位置させ、搭
載した半導体チップ7のボンディングパッド8とインナ
ーリード4の表面とが略同一水平面上になるように位置
決めしている。そして、ボンディングパッド8とインナ
ーリード4をボンディングワイヤ3で接続している。
【0010】この実施例によれば、ダイパッド2の周辺
部2bの上にインナーリード4を絶縁テープ6で固定す
ることにより、半導体チップ7とインナーリード4との
間隔を数十〜数百μmまで短くすることができる。さら
に、ワイヤボンディングする箇所が略同一水平面上にな
るように位置決めしたことにより、半導体チップ7のボ
ンディングパッド8とインナーリード4を接続するボン
ディングワイヤ3を短くでき、複雑なループコントロー
ルを必要とせずに、簡易なワイヤボンド装置でも超低ル
ープを実現することができる。これにより、電気的にも
インダクタンスの低減を図ることができる。
【0011】
【発明の効果】この発明の半導体装置は、ダイパッドが
中央部とその周辺部からなり、リードをダイパッドの周
辺部の上に、この周辺部と絶縁して固定することによ
り、ダイパッドの中央部に搭載した半導体チップのボン
ディングパッドとリードの表面とを略同一水平面上に位
置決めしているため、半導体チップとリードとを接近さ
せることができる。そのため、半導体チップのボンディ
ングパッドとリードを接続するボンディングワイヤを短
くでき、複雑なループコントロールを必要とせずに、簡
易なワイヤボンド装置でも超低ループを実現することが
できる。これにより、電気的にもインダクタンスの低減
を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例の半導体装置の断面図であ
る。
【図2】同実施例の半導体装置の分解斜視図である。
【図3】同実施例の半導体装置の平面図である。
【図4】従来の半導体装置の断面図である。
【図5】従来の半導体装置の分解斜視図である。
【図6】従来の半導体装置の平面図である。
【符号の説明】
2 ダイパッド 2a ダイパッドの中央部 2b ダイパッドの周辺部 3 ボンディングワイヤ 4 インナーリード 5 アウターリード 6 絶縁テープ 7 半導体チップ 8 ボンディングパッド 9 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッドに搭載した半導体チップのボ
    ンディングパッドをボンディングワイヤでリードに接続
    して樹脂封止した半導体装置であって、 前記ダイパッドは前記半導体チップを搭載する中央部と
    その周辺部からなり、前記リードを前記周辺部の上に前
    記周辺部と絶縁して固定することにより、搭載した前記
    半導体チップのボンディングパッドと前記リードの表面
    とを略同一水平面上に位置決めしたことを特徴とする半
    導体装置。
JP232394A 1994-01-14 1994-01-14 半導体装置 Pending JPH07211850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP232394A JPH07211850A (ja) 1994-01-14 1994-01-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP232394A JPH07211850A (ja) 1994-01-14 1994-01-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH07211850A true JPH07211850A (ja) 1995-08-11

Family

ID=11526118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP232394A Pending JPH07211850A (ja) 1994-01-14 1994-01-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH07211850A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
US6208023B1 (en) 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
US6208023B1 (en) 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH041503B2 (ja)
JPH1167809A (ja) 半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPH05335474A (ja) 樹脂封止半導体装置
JPH07211850A (ja) 半導体装置
JP2629853B2 (ja) 半導体装置
JP2538717B2 (ja) 樹脂封止型半導体装置
JP3036339B2 (ja) 半導体装置
JPH0621134A (ja) 半導体装置およびその製造方法
JPS6116702Y2 (ja)
JPH06188333A (ja) 半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPH0199245A (ja) Icパッケージ
JPH0366150A (ja) 半導体集積回路装置
JPH0595072A (ja) 半導体装置
JPH04213864A (ja) 樹脂封止型半導体装置
JPH11219969A (ja) 半導体装置
JPH062264Y2 (ja) 半導体装置
JP2981309B2 (ja) 半導体装置
JPH06334100A (ja) 半導体装置及びそのリードフレーム
JPS58182859A (ja) 半導体装置用リ−ドフレ−ム
JPH0475356A (ja) 半導体装置
JPH0513624A (ja) 半導体装置
JPH077023A (ja) 樹脂封止型半導体装置
JPH05206193A (ja) 半導体装置