JPS5927558A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS5927558A JPS5927558A JP57135410A JP13541082A JPS5927558A JP S5927558 A JPS5927558 A JP S5927558A JP 57135410 A JP57135410 A JP 57135410A JP 13541082 A JP13541082 A JP 13541082A JP S5927558 A JPS5927558 A JP S5927558A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- bed
- internal
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置用リードフレームの改良に関する。
〔発明の技術的背景およびその問題点〕例えば半導体集
積回路装置（ＩＣ）等の半導体装Ｉ道を製造する際には
、第１図に示すようなリードフレームが従来から用いら
れている。同図において、１はリードフレームの外枠で
ある。
積回路装置（ＩＣ）等の半導体装Ｉ道を製造する際には
、第１図に示すようなリードフレームが従来から用いら
れている。同図において、１はリードフレームの外枠で
ある。
該外枠１で囲まれた略中央部には、ＩＣＣシッフをマウ
ントするためのベッド部２が設けられてりる。このベッ
ド部２の周囲には多数の内部リード部３・・・が設けら
れ、咳内侶（リード１！＋ｌＳ ｓ・・・線その先端が
ベッド部２を包囲するように配設されている。まｒｃ
ｓ内部リード部３・・・は他端側で延設され、該延設部
により外部リード部４・・・が形成されている。そして
、ベッド部２、内部リード部３・・・および外部リード
部４・・・は図示のように外枠１に連結されて一体に支
持されている。
ントするためのベッド部２が設けられてりる。このベッ
ド部２の周囲には多数の内部リード部３・・・が設けら
れ、咳内侶（リード１！＋ｌＳ ｓ・・・線その先端が
ベッド部２を包囲するように配設されている。まｒｃ
ｓ内部リード部３・・・は他端側で延設され、該延設部
により外部リード部４・・・が形成されている。そして
、ベッド部２、内部リード部３・・・および外部リード
部４・・・は図示のように外枠１に連結されて一体に支
持されている。
上記のリードフレームを用いて例えば樹脂封正型半導体
装置を製造する際には、まず第２図に示すようにべ、ド
部２上にＩＣチップ６を固着しくマウント工程）、次い
でＩＣチップ５の内部端子と内部リード部３・・・間ｆ
Ａｕ ’ＩｙるいはＡＩ等のデンディングワイヤ６で
接続する（ワイヤデンディング工程）。その後、金型を
用いたトランスファーモールドによりＩＣチップ６を含
む内部リード３・・・の大部分を合成樹脂で封止しく樹
脂封止工程）、更に外部リード部４・・・相互間の連結
部分を切断分離して個々の外部リード端子を分離形成す
る工程（リードフォーミング工程）を経て樹脂封止型半
導体装置が得られる。
装置を製造する際には、まず第２図に示すようにべ、ド
部２上にＩＣチップ６を固着しくマウント工程）、次い
でＩＣチップ５の内部端子と内部リード部３・・・間ｆ
Ａｕ ’ＩｙるいはＡＩ等のデンディングワイヤ６で
接続する（ワイヤデンディング工程）。その後、金型を
用いたトランスファーモールドによりＩＣチップ６を含
む内部リード３・・・の大部分を合成樹脂で封止しく樹
脂封止工程）、更に外部リード部４・・・相互間の連結
部分を切断分離して個々の外部リード端子を分離形成す
る工程（リードフォーミング工程）を経て樹脂封止型半
導体装置が得られる。
ところで、従来のリードフレームにおけるべ、ド部２と
内部リード部３・・・は、第３図に）に示すように両者
が同一平面内に設けられている場合もあり、また第３図
（Ｂ）に示すように両者が段違いに設けられることもあ
るが、何れの場合にも内部リード３・・・は同一平面内
に設けられている。従って、各内部リード３・・・間に
所定の絶縁耐圧を維持するためには、図示のように各内
部リード３・・・の夫々を平面的に一定の間隔を置いて
配設しなければならない。こうして、ベッド部２の周囲
における内部リード、ｑ・・・の密度が制限される結果
、ベッド部２を大きくしない限りリード３・・・の本数
を増加するのは極めて困難、である。
内部リード部３・・・は、第３図に）に示すように両者
が同一平面内に設けられている場合もあり、また第３図
（Ｂ）に示すように両者が段違いに設けられることもあ
るが、何れの場合にも内部リード３・・・は同一平面内
に設けられている。従って、各内部リード３・・・間に
所定の絶縁耐圧を維持するためには、図示のように各内
部リード３・・・の夫々を平面的に一定の間隔を置いて
配設しなければならない。こうして、ベッド部２の周囲
における内部リード、ｑ・・・の密度が制限される結果
、ベッド部２を大きくしない限りリード３・・・の本数
を増加するのは極めて困難、である。
これに対して素子の微細加工技術の進歩によってＩＣの
集積度は年々飛躍的に高まり、この結果ＩＣチップのチ
ップサイズｔＪ、変化しないにもかかわらずチップに形
成される内部端子（，４；ンディングノ９ツド）は増加
する傾向におる。このため、従来のリードフレームと同
一サイズのベッド部２を有する一方、従来よりも多数の
内部リード部３を配設することが可能なリードフレーム
が強く要望されていた。
集積度は年々飛躍的に高まり、この結果ＩＣチップのチ
ップサイズｔＪ、変化しないにもかかわらずチップに形
成される内部端子（，４；ンディングノ９ツド）は増加
する傾向におる。このため、従来のリードフレームと同
一サイズのベッド部２を有する一方、従来よりも多数の
内部リード部３を配設することが可能なリードフレーム
が強く要望されていた。
本発明は上記事情に鑑みてなされたもので、ベッド部サ
イズの増大を伴なわずに内部リード部および外部リード
部の本数を増加することができ、しかも各リード部間に
所定の絶縁耐圧を維持することができる構造を具備した
半導体装置用リードフレームを提供するものである。
イズの増大を伴なわずに内部リード部および外部リード
部の本数を増加することができ、しかも各リード部間に
所定の絶縁耐圧を維持することができる構造を具備した
半導体装置用リードフレームを提供するものである。
本発明のリードフレームは隣接する内部リード部の先端
部分が互いにベッド部面に対して垂直な方向に離間され
るように、内部リード部の先端部分を一本おきにレベル
を違えて配設したことを特徴とするものである。
部分が互いにベッド部面に対して垂直な方向に離間され
るように、内部リード部の先端部分を一本おきにレベル
を違えて配設したことを特徴とするものである。
この特徴により、ベッド部の周囲に配設された多数の内
部リード部のうち、隣接するリード間の絶縁耐圧はそれ
ぞれが垂直方向に離間されることで達成され、同一レベ
ルに配設されｆｔリード間の絶縁耐圧はそれらが平面的
に離間されることで達成される。
部リード部のうち、隣接するリード間の絶縁耐圧はそれ
ぞれが垂直方向に離間されることで達成され、同一レベ
ルに配設されｆｔリード間の絶縁耐圧はそれらが平面的
に離間されることで達成される。
この結果、本発明によればリードフレームにおける内部
リード部の平面的な配設密度を従来よフも顕著に高める
ことが可能となり、従って従来と同一サイズのベッド部
に対してより多くの内部リード部および外部リード部を
配設しｆｔリードフレームを提供することができる。
リード部の平面的な配設密度を従来よフも顕著に高める
ことが可能となり、従って従来と同一サイズのベッド部
に対してより多くの内部リード部および外部リード部を
配設しｆｔリードフレームを提供することができる。
以下第４図（ト）〜（Ｃ） １に参照して本発明の一実
施例を説明する。
施例を説明する。
第４図（Ａ）および（Ｂ）は本発明の一実施例になるリ
ードフレームの説明図である。この場合、・まず従来と
同様の方法で第４図（５）の状態のリードフレームを製
造した後、これを加工して第４図（功の状態とする。即
ち、第４図（Ｂ）が本発明の特徴を具備したリードフレ
ームの構成を示しており、第４図囚はその製造上の前段
階を示している。なお、第４図（Ａ） （Ｂ）ともにリ
ードフレームのベッド部とその周囲に配設された多数の
内部リード部の一部だけが示されている。
ードフレームの説明図である。この場合、・まず従来と
同様の方法で第４図（５）の状態のリードフレームを製
造した後、これを加工して第４図（功の状態とする。即
ち、第４図（Ｂ）が本発明の特徴を具備したリードフレ
ームの構成を示しており、第４図囚はその製造上の前段
階を示している。なお、第４図（Ａ） （Ｂ）ともにリ
ードフレームのベッド部とその周囲に配設された多数の
内部リード部の一部だけが示されている。
′まずｗＪ４図に）について説明すると、同図において
Ｊｌ：ｉＩｅチップをマウントするためのベッド部であ
る。該ぺ、ド部１１はブリッジ部１２を介してリードフ
レームの図示しない外枠に連結されている。ｉｓ、〜１
３６は内部リード部であり、これらの先端部は図示のよ
うにベッド部１１の一辺側に沿い、かつ、ベッド部１１
からやや離間して配設されている。これら内部リード部
１３１〜１３８の他端部は外部リード部として延設され
、該外部リード部は図示しない外枠に連結されている。
Ｊｌ：ｉＩｅチップをマウントするためのベッド部であ
る。該ぺ、ド部１１はブリッジ部１２を介してリードフ
レームの図示しない外枠に連結されている。ｉｓ、〜１
３６は内部リード部であり、これらの先端部は図示のよ
うにベッド部１１の一辺側に沿い、かつ、ベッド部１１
からやや離間して配設されている。これら内部リード部
１３１〜１３８の他端部は外部リード部として延設され
、該外部リード部は図示しない外枠に連結されている。
また、内部リード部１３１〜１３６の先端部は相互に密
集し、隣接する内部リード部の先端部間は切りしろ幅だ
け離間されているにすぎない。そして、内部リード部１
３１〜１３６は総てベッド部１１と同一平面内に配設さ
れている。なお、ベッド部１１の他辺側にも同様の構成
で多数の内部リード部が配設されている。
集し、隣接する内部リード部の先端部間は切りしろ幅だ
け離間されているにすぎない。そして、内部リード部１
３１〜１３６は総てベッド部１１と同一平面内に配設さ
れている。なお、ベッド部１１の他辺側にも同様の構成
で多数の内部リード部が配設されている。
上記第４図囚の状態から、その内部リード部をバネ性を
もたせて一本おきに上方に屈曲させることにより第４図
か）に示される本発明の一実施例になるリードフレーム
が得られる。第４図の）において、内部リード部１３Ｉ
ｒ Ｉ ＪＢ ｒ１３、は夫々隣接する内部リード部
１３２ 。
もたせて一本おきに上方に屈曲させることにより第４図
か）に示される本発明の一実施例になるリードフレーム
が得られる。第４図の）において、内部リード部１３Ｉ
ｒ Ｉ ＪＢ ｒ１３、は夫々隣接する内部リード部
１３２ 。
Ｉ Ｊ４’ｌ １３６との間が充分に離間されている部
分（好ましくは内部リード部の根元とする）で上方に屈
曲されている（屈曲された内部り−ド部１３１ ＊
１３２ ＊ ＺＪ６の先端部同志は同一平面内にある
）。この結果、隣接する内部リードは垂直方向に離間さ
れ、その間には充分な絶縁針線耐圧が維持されている。
分（好ましくは内部リード部の根元とする）で上方に屈
曲されている（屈曲された内部り−ド部１３１ ＊
１３２ ＊ ＺＪ６の先端部同志は同一平面内にある
）。この結果、隣接する内部リードは垂直方向に離間さ
れ、その間には充分な絶縁針線耐圧が維持されている。
また、先端部が同一平面内にある内部リード１３Ｉ ＊
１３３＋１３１Ｉおよび１３２ ＋１３４ ＋１３６の
夫々は半期的に充分離間され、同一平面内にある内部リ
ード間にも充分な絶縁耐圧が維持されている。
１３３＋１３１Ｉおよび１３２ ＋１３４ ＋１３６の
夫々は半期的に充分離間され、同一平面内にある内部リ
ード間にも充分な絶縁耐圧が維持されている。
上記構成からなるリードフレームによれば、隣接する内
部リード間の絶縁耐圧が両者を垂直方向に離間す、るこ
とで達成されているため、第４図（Ａ）に示すように内
部リード１３１〜１３６を従来は絶縁制圧の観点から不
可能でめったような平面的に密集した状態で配設するこ
とが可能である。従って、ベッド部ＪＪｉ従来のリード
フレームと同じ大きさに維持し、かつ、内部リード部の
本数を倍増することができる。
部リード間の絶縁耐圧が両者を垂直方向に離間す、るこ
とで達成されているため、第４図（Ａ）に示すように内
部リード１３１〜１３６を従来は絶縁制圧の観点から不
可能でめったような平面的に密集した状態で配設するこ
とが可能である。従って、ベッド部ＪＪｉ従来のリード
フレームと同じ大きさに維持し、かつ、内部リード部の
本数を倍増することができる。
また、上記実施例のリードフレームを用いｆｔ場合のワ
イヤボンディング工程について付言すると、上方に屈曲
された内部リード１３Ｉ 。
イヤボンディング工程について付言すると、上方に屈曲
された内部リード１３Ｉ 。
１３３ｒ１３ｇには・々ネ性が打力されているから、押
え治具等によって第４図の状態にすることが可能で、こ
の状態にすれば従来使用されている］ｅンディング装置
をそのまま用いてワイヤ日？ンディングを行な°うこと
ができる。デンディングが完゛了しｆｔ後に押え治具を
解放すれば内部リード部１３１ ＋１３ｓ ＋１３
ｓはバネ性により第４図（Ｂ）の状態に復帰し、リード
間の絶縁が達成される。第４図（Ｃりはこの状態を示し
ておシ、図中１４はＩＣチップ、１５はデンディングワ
イヤである。
え治具等によって第４図の状態にすることが可能で、こ
の状態にすれば従来使用されている］ｅンディング装置
をそのまま用いてワイヤ日？ンディングを行な°うこと
ができる。デンディングが完゛了しｆｔ後に押え治具を
解放すれば内部リード部１３１ ＋１３ｓ ＋１３
ｓはバネ性により第４図（Ｂ）の状態に復帰し、リード
間の絶縁が達成される。第４図（Ｃりはこの状態を示し
ておシ、図中１４はＩＣチップ、１５はデンディングワ
イヤである。
なお、上記実施例において内部リード部Ｉ Ｊｌ ＊
１３１ ＋ Ｉ ＪＢを下方に屈曲させてもよい。
１３１ ＋ Ｉ ＪＢを下方に屈曲させてもよい。
また、隣接する内部リード部を交互に逆方向に屈曲させ
ることにより両者を離間させることも可能である。
ることにより両者を離間させることも可能である。
以上詳述したように、本発明によるリードフレームはベ
ッド部サイズを大きくすることなくリードの本数を倍増
することができ、従って高度の集積化によりチップサイ
ズの拡大を伴うことなく多機能化、多ピン化されている
現在の半導体集積回路イレットを収納する・母ッケージ
として極めて優れた効果を有し、特にフラットパッケー
ジ、ＰＩＰＳＳＩＰ等の多ビン化に適し、たもの、 で
おる。
ッド部サイズを大きくすることなくリードの本数を倍増
することができ、従って高度の集積化によりチップサイ
ズの拡大を伴うことなく多機能化、多ピン化されている
現在の半導体集積回路イレットを収納する・母ッケージ
として極めて優れた効果を有し、特にフラットパッケー
ジ、ＰＩＰＳＳＩＰ等の多ビン化に適し、たもの、 で
おる。
第１図は従来のリードフレームの一例を示す平面図、第
２図および第３図（ハ（Ｂ）はリードフレームを用いた
半導体装置の組立て工程を示す説図、第４図（Ａ） （
Ｂ） １１本発明の一実施例になるリードフレームの説
明図であり、第４図（Ｃ）はこの実施例のリードフレー
ムを用いてワイヤボンディングを行なった状態を示す説
明図である。 １１・・・ベッド部、１２・・・ブリッジ部、１３１〜
１３６ ・・・内部リード部、１４・・・ＩＣチップ、
１５・・・デンディングワイヤ。
２図および第３図（ハ（Ｂ）はリードフレームを用いた
半導体装置の組立て工程を示す説図、第４図（Ａ） （
Ｂ） １１本発明の一実施例になるリードフレームの説
明図であり、第４図（Ｃ）はこの実施例のリードフレー
ムを用いてワイヤボンディングを行なった状態を示す説
明図である。 １１・・・ベッド部、１２・・・ブリッジ部、１３１〜
１３６ ・・・内部リード部、１４・・・ＩＣチップ、
１５・・・デンディングワイヤ。
Claims (2)
- （１）半導体ペレットをマウントするためのべ、ド部と
、該ベッド部の周囲に配設された多数の内部リード部と
、該内部リード部の根元を外方に延設して形成された外
部リード部とを有し、これらベッド部、内部リード部お
よび外部リード部が外枠に連結支持されてなる半導体装
置用リードフレームにおいて、前記多数の内部リード部
の先端部を一本おきに異なった高さに配設することによ
り隣接する内部リード部の先端部間を前記ベッド面に対
して垂直方向に離間応せたこと全特徴とする半導体装置
用リードフレーム。 - （２）前記多数の内部リード部を一本おきにバネ性を具
備させて同じ方向に屈曲したことを特徴とする特許請求
の範囲第（１）項記載の半導体装置へ用リードフレーム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135410A JPS5927558A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135410A JPS5927558A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927558A true JPS5927558A (ja) | 1984-02-14 |
Family
ID=15151072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135410A Pending JPS5927558A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927558A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3542700A1 (de) * | 1984-12-03 | 1986-06-05 | Kato Hatsujo Kaisha, Ltd., Yokohama, Kanagawa | Stossdaempfer |
| US5223740A (en) * | 1990-04-27 | 1993-06-29 | Kawasaki Kaisha Toshiba | Plastic mold type semiconductor device |
| US5697477A (en) * | 1994-10-07 | 1997-12-16 | Nifco Inc. | Air damper |
| EP0924811A1 (en) * | 1997-12-19 | 1999-06-23 | Osram Sylvania Inc. | Lead-frame, lead-frame assembly and related methods |
| US6567637B2 (en) | 2000-02-17 | 2003-05-20 | Ricoh Company, Ltd. | Apparatus and method for replenishing a developing device with toner while suppressing toner remaining |
| US6813460B2 (en) | 2001-01-31 | 2004-11-02 | Ricoh Company, Ltd. | Toner container and image forming apparatus using the same |
| US7039346B2 (en) | 1998-12-22 | 2006-05-02 | Ricoh Company, Ltd. | Flexible toner container and toner delivery apparatus |
| US7088945B2 (en) | 2000-09-28 | 2006-08-08 | Ricoh Company, Ltd. | Toner supply unit and image forming apparatus |
-
1982
- 1982-08-03 JP JP57135410A patent/JPS5927558A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3542700A1 (de) * | 1984-12-03 | 1986-06-05 | Kato Hatsujo Kaisha, Ltd., Yokohama, Kanagawa | Stossdaempfer |
| US4776440A (en) * | 1984-12-03 | 1988-10-11 | Nissan Motor Co., Ltd. | Shock absorber with resiliently biased adjustment piston |
| US5223740A (en) * | 1990-04-27 | 1993-06-29 | Kawasaki Kaisha Toshiba | Plastic mold type semiconductor device |
| US5697477A (en) * | 1994-10-07 | 1997-12-16 | Nifco Inc. | Air damper |
| EP0924811A1 (en) * | 1997-12-19 | 1999-06-23 | Osram Sylvania Inc. | Lead-frame, lead-frame assembly and related methods |
| US7039346B2 (en) | 1998-12-22 | 2006-05-02 | Ricoh Company, Ltd. | Flexible toner container and toner delivery apparatus |
| US7277665B2 (en) | 1998-12-22 | 2007-10-02 | Ricoh Company, Ltd. | Toner container configured for toner replenishment through blow system |
| US6567637B2 (en) | 2000-02-17 | 2003-05-20 | Ricoh Company, Ltd. | Apparatus and method for replenishing a developing device with toner while suppressing toner remaining |
| US6748190B2 (en) | 2000-02-17 | 2004-06-08 | Ricoh Company, Ltd. | Apparatus and method for replenishing a developing device with toner while suppressing toner remaining |
| US7088945B2 (en) | 2000-09-28 | 2006-08-08 | Ricoh Company, Ltd. | Toner supply unit and image forming apparatus |
| US6813460B2 (en) | 2001-01-31 | 2004-11-02 | Ricoh Company, Ltd. | Toner container and image forming apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
| US20050248006A1 (en) | Leads under chip IC package | |
| JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0316245A (ja) | シングルインラインパッケージ用電気絶縁ヒートシンク及びその形成方法 | |
| JPS5927558A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPWO2002095824A1 (ja) | 電源回路装置 | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| JPH06302638A (ja) | 半導体装置 | |
| US9202797B1 (en) | Lead frame apparatus and method for improved wire bonding | |
| CN210668356U (zh) | 一种多行矩阵式to系列引线框架结构 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07335818A (ja) | 半導体装置 | |
| TWI236757B (en) | Leadframe without outer leads for semiconductor package | |
| KR200156932Y1 (ko) | 스택 모듈형 칩 사이즈 패키지 | |
| CA1175957A (en) | Integrated circuit package | |
| JPS621239A (ja) | 半導体装置 | |
| KR200159002Y1 (ko) | 적층내부 리드리드 프레임 | |
| JPH06132475A (ja) | 半導体パッケージ | |
| JPH04320361A (ja) | リードフレーム及び半導体装置 | |
| JPH07202110A (ja) | 半導体装置 |