JPH03247597A - シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法 - Google Patents

シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法

Info

Publication number
JPH03247597A
JPH03247597A JP4295190A JP4295190A JPH03247597A JP H03247597 A JPH03247597 A JP H03247597A JP 4295190 A JP4295190 A JP 4295190A JP 4295190 A JP4295190 A JP 4295190A JP H03247597 A JPH03247597 A JP H03247597A
Authority
JP
Japan
Prior art keywords
compound semiconductor
single crystal
substrate
semiconductor layer
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4295190A
Other languages
English (en)
Inventor
Shigeo Sugao
繁男 菅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4295190A priority Critical patent/JPH03247597A/ja
Publication of JPH03247597A publication Critical patent/JPH03247597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) シリコン基板上のIII e V族化合物半導体のエピ
タキシル成長方法に関する。
(従来の技術〉 シリコン単結晶基板上にガリウム砒素等のIII−V族
化合物半導体層を成長させる再に、表面清浄化が困難で
あること、大きな格子定数差を有すること、シリコンが
共有結合結晶であるのに対しIII e V族化合物半
導体が分極性結晶であること等の問題がある。これらの
問題のためシリコン基板上に成長した化合物半導体層は
108cm−3程度の高い転位を有しデバイス作製に充
分な品質を得ることが困難であった。しかし、これらの
問題を低減する手法として、高温での基板表面清浄化、
歪超格子層からなるバッファ層、基板方位の傾斜等の方
法がある。これらの手法を用いたシリコン基板上への化
合物半導体層のエピタキシャル成長の例が応用電子物性
分科会研究報告(同報告書、No、 424. p、 
12)に報告されている。この従来例ではシリコン単結
晶基板上にInP単結晶層を成長させており、エッチビ
ット密度として107cm−3が得られている。
(発明が解決しようとする課題) しかしながら、転位が直接デバイス特性を左右する半導
体レーザや発光ダイオードでは105cm−3以下のエ
ッチビット密度に抑える必要があるため、従来の成長法
による結晶品質では発光素子への応用が困難であった。
本発明の目的はシリコン単結晶基板上に転位の少ないI
II−V族化合物半導体層をエピタキシャル成長させる
ことを目的とする。
(課題を解決するための手段) 本発明のエピタキシャル成長方法はシリコン単結晶基板
上にIII−V族化合物半導体層をエピタキシャル成長
する方法に於て、シリコン単結晶基板上に周期的にスト
ライプ状の開口部をもつ選択成長用マスクを形成する第
1の工程と前記III−V族化合物半導体層をエピタキ
シャル成長させ隣接する前記開口部から成長した前記半
導体層の成長部側面を接合させシリコン基板面とほぼ平
行な平坦な前記化合物半導体表面を形成する第2の工程
とを備えることを特徴とする。
(作用) 本発明によるシリコン単結晶基板上へのIII−V族化
合物半導体のエピタキシャル成長方法では、第一の工程
でシリコン基板上に周期的なストライプ状の開口部をも
つ選択成長用マスクを形成し、第2の工程で化合物半導
体層を選択的にエピタキシャル成長する。この場合、周
期的にストライプ状に開口されたシリコン単結晶表面か
ら成長した化合物半導体層は成長面と垂直方向への成長
と共に面内方向への側面成長を続は隣合うストライプ状
の半導体成長層と結合し、全体として基板面方位と平行
な方位を持つ平坦な成長表面を形成する。
以上のようにして形成された半導体層は内部にストライ
プ状の孔を持つ多孔質な単結晶半導体層となる。この多
孔質の半導体層は、シリコン基板と化合物半導体層との
7熱膨張率の違いにより発生する応力、および格子定数
差に起因する応力を軽減し、且つ、それらの応力によっ
て発生する転位の伝搬を阻止する。その結果この多孔質
の半導体層をバッファ層として用いることによりその上
に形成されるデバイス用の半導体層の転位の発生が低減
され、発光素子への応用が可能となる。
(実施例) 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の詳細な説明する工程図である。本実施
例ではシリコン単結晶基板上にインジウム燐単結晶層を
エピタキシャル成長させる場合について説明する。
まず第1の工程として410>方向に2°傾けた(10
0)面を表面とするシリコン単結晶基板上の上に熱CV
D法により厚さ200nmの5i02絶縁膜のマスク2
を積層したのち、通常のフォトリソグラフィーと化学エ
ツチングの手法により幅1pmの(011)方向のスト
ライプ状の開口部3を周期5pmで形成した(第1図(
a))。つぎに第2の工程として5i02絶縁膜層2を
選択成長マスクとして用い、シリコン単結晶表面が露出
している開口部3に選択的にガリウム砒素バッファ層4
をその表面が側面成長により全体として基板方位に平行
でかつ平坦な表面となるまでエピタキシャル成長を行な
い、続いて厚さ2pmのインジウム燐層5を成長した(
第1図(b))。ここではバッファ層4の厚さ4pm以
上で平坦化した。本実施例では選択成長特性を有するエ
ピタキシャル成長方法としてハイドライド気相成長法を
用いた。V族材料にはアルシン(分子式AsH3)及び
ホスフィン(分子式PH3)を用い、III族材料には
インジウム及びガリウムメタルを用い塩化水素との反応
により基板表面に導き成長させた。転位低減の効果を高
めるために、結晶成長前に高温(1000’C)での表
面清浄化を行なった。
こうして形成したガリウム砒素バッファ層4は内部にス
トライプ状の孔を持つ多孔質な単結晶半導体層となる。
この多孔質の半導体層は、シリコン基板と化合物半導体
層との熱膨張率の違いにより発生する応力、および格子
定数差に起因する応力を軽減し、且つ、それらの応力に
よって発生する転位の伝搬を阻止する。その結果この多
孔質のガリウム砒素バッファ層4を用いることによりそ
の上に形成されるデバイス用のインジウム燐層5の転位
密度が105cm−3以下に低減され、転位に比較的敏
感なデバイスである半導体レーザや発光ダイオード等の
発光素子への応用が可能となる。
上記実施例ではガリウム砒素バッファ層4の上にインジ
ウム燐層5を成長させたがガリウム砒素等、他のIII
 e V族化合物半導体層の場合においても同様の効果
が得られる。選択成長用マスクとして5i02膜を用い
たが窒化シリコン、アモルファスシリコン、カーボン等
でもよい。また開口部3の幅は1μm、周期5μmとし
たが成長条件、材料により最適化すればよい。本実施例
の条件では幅1〜511m、周期5〜15pm程度で良
好な結果が得られる。またバッファ層4としてガリウム
砒素を用いたがインジウム燐、等地のIII −V族化
合物でもよい。バッファ層はその上に積層する半導体層
と同じか、Siとその半導体層の中間の格子定数の半導
体であればよい。
上記実施例では選択成長特性を有する成長法としてハイ
ドライド気相成長法を用いたが、ケミカルビームエピタ
キシャル成長法MOVPE成長法等の選択成長特性を有
する他の成長法を用いてもよい。
(発明の効果) Si単結晶基板との熱膨張係数差、格子不整による転位
が多孔質な単結晶バッファ層の形成によって低減される
ために、従来技術に比べ結晶性が向上する。この結果転
位密度が105cm−3以下となり発光素子に応用する
ことができる。
【図面の簡単な説明】
第1図は本発明の詳細な説明する工程断面図である。 1・・・シリコン単結晶基板、2・・・マスク、3・・
・開口部、4・・・ガリウム砒素バッファ層、5・・・
インジウム燐層 を、それぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. シリコン単結晶基板上にIII−V族化合物半導体層をエ
    ピタキシャル成長する方法に於て、シリコン単結晶基板
    上に周期的にストライプ状の開口部をもつ選択成長用マ
    スクを形成する第一の工程と前記III−V族化合物半導
    体層をエピタキシャル成長し、隣接する前記開口部から
    成長した前記半導体層の成長部側面を接合させシリコン
    基板面とほぼ平行な平坦な前記化合物半導体表面を形成
    する第2の工程とを備えることを特徴とするシリコン基
    板上へのIII−V族化合物半導体のエピタキシャル成長
    方法。
JP4295190A 1990-02-22 1990-02-22 シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法 Pending JPH03247597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4295190A JPH03247597A (ja) 1990-02-22 1990-02-22 シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4295190A JPH03247597A (ja) 1990-02-22 1990-02-22 シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH03247597A true JPH03247597A (ja) 1991-11-05

Family

ID=12650331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4295190A Pending JPH03247597A (ja) 1990-02-22 1990-02-22 シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPH03247597A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2418531A (en) * 2004-09-22 2006-03-29 Univ Warwick Formation of lattice-tuning semiconductor substrates
US9344200B2 (en) 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9395489B2 (en) 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2418531A (en) * 2004-09-22 2006-03-29 Univ Warwick Formation of lattice-tuning semiconductor substrates
US9344200B2 (en) 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9395489B2 (en) 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
US9590393B2 (en) 2014-10-08 2017-03-07 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9726819B2 (en) 2014-10-08 2017-08-08 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9864135B2 (en) 2014-10-08 2018-01-09 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material

Similar Documents

Publication Publication Date Title
US7230282B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US6376339B2 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby
KR100950903B1 (ko) 증기상 에피택시에 의한 저결함 밀도를 갖는 질화갈륨필름의 제조 방법
KR100610396B1 (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
WO1999065068A1 (en) Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls
JP2002343729A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
JPH10312971A (ja) III−V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
US5356510A (en) Method for the growing of heteroepitaxial layers
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
JP3757339B2 (ja) 化合物半導体装置の製造方法
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JP3634243B2 (ja) Iii族窒化物半導体単結晶の作製方法及びiii族窒化物半導体単結晶の使用方法
JPH07147461A (ja) 半導体装置およびその製造方法
JPH03136319A (ja) ヘテロエピタキシャル基板および半導体装置
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPH0434920A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
JP4560885B2 (ja) 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法
JPH0888185A (ja) 半導体結晶成長方法
JP2503255B2 (ja) 化合物半導体基板の製造方法
JP2803375B2 (ja) 半導体構造体