JP3369304B2 - 化合物半導体結晶層の成長方法 - Google Patents
化合物半導体結晶層の成長方法Info
- Publication number
- JP3369304B2 JP3369304B2 JP11516894A JP11516894A JP3369304B2 JP 3369304 B2 JP3369304 B2 JP 3369304B2 JP 11516894 A JP11516894 A JP 11516894A JP 11516894 A JP11516894 A JP 11516894A JP 3369304 B2 JP3369304 B2 JP 3369304B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- crystal layer
- compound semiconductor
- single crystal
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【0001】
【産業上の利用分野】本発明は、IV族の半導体単結晶基
板上に、II−VI族またはIII−V族の化合物半導体層を
エピタキシャル成長する化合物半導体結晶層の成長方法
に関する。
板上に、II−VI族またはIII−V族の化合物半導体層を
エピタキシャル成長する化合物半導体結晶層の成長方法
に関する。
【0002】
【従来の技術】近年、化合物半導体集積回路の市場拡大
に伴い、その生産性を向上するために大口径基板が必要
とされている。しかし、化合物半導体基板は硬度が低
く、また大きな結晶を得にくいため、基板の大口径化は
容易ではない。このため、IV族半導体基板上に化合物半
導体の結晶層をエピタキシャル成長させる結晶成長技術
の研究開発が盛んに行われている。
に伴い、その生産性を向上するために大口径基板が必要
とされている。しかし、化合物半導体基板は硬度が低
く、また大きな結晶を得にくいため、基板の大口径化は
容易ではない。このため、IV族半導体基板上に化合物半
導体の結晶層をエピタキシャル成長させる結晶成長技術
の研究開発が盛んに行われている。
【0003】IV族半導体基板であるシリコン基板は製造
コストが低く大口径基板を容易に製造することができ、
また強度的にも優れているので、このシリコン基板上に
良質な化合物半導体層を形成した大口径の半導体基板を
形成することができれば、この半導体基板に化合物半導
体素子を大量に形成できるようになる。シリコン基板上
にIII−V族化合物半導体結晶を成長させる従来の方法
としては、還元性ガスとV族系ガスの雰囲気中でシリコ
ン基板を熱処理した後に、低温でIII−V族化合物半導
体の低温成長層をまず形成し、続いて、この低温成長層
上にIII−V族化合物半導体をエピタキシャル成長させ
る方法が知られている。しかしながら、この従来の方法
により(100)面から[011]方向にオフセットし
たシリコン基板上にIII−V族化合物半導体層を成長さ
せた場合、成長された化合物半導体層をKOH処理する
と、KOH処理により発生したエッチピットの長軸方向
がオフセットの方向に垂直になる。このようにオフセッ
トしたシリコン基板上に形成された化合物半導体層のエ
ッチピットの長軸の方向が、オフセットの方向に垂直に
なると、成長された化合物半導体層が表面モホロジーと
結晶の点で劣っていることが現象的に知られている。こ
のように、従来の方法では表面モホロジーと結晶性の点
で優れた化合物半導体層を形成することができない。
コストが低く大口径基板を容易に製造することができ、
また強度的にも優れているので、このシリコン基板上に
良質な化合物半導体層を形成した大口径の半導体基板を
形成することができれば、この半導体基板に化合物半導
体素子を大量に形成できるようになる。シリコン基板上
にIII−V族化合物半導体結晶を成長させる従来の方法
としては、還元性ガスとV族系ガスの雰囲気中でシリコ
ン基板を熱処理した後に、低温でIII−V族化合物半導
体の低温成長層をまず形成し、続いて、この低温成長層
上にIII−V族化合物半導体をエピタキシャル成長させ
る方法が知られている。しかしながら、この従来の方法
により(100)面から[011]方向にオフセットし
たシリコン基板上にIII−V族化合物半導体層を成長さ
せた場合、成長された化合物半導体層をKOH処理する
と、KOH処理により発生したエッチピットの長軸方向
がオフセットの方向に垂直になる。このようにオフセッ
トしたシリコン基板上に形成された化合物半導体層のエ
ッチピットの長軸の方向が、オフセットの方向に垂直に
なると、成長された化合物半導体層が表面モホロジーと
結晶の点で劣っていることが現象的に知られている。こ
のように、従来の方法では表面モホロジーと結晶性の点
で優れた化合物半導体層を形成することができない。
【0004】このような従来の方法の問題点を解決する
ものとして、特開平2−175690号公報に記載され
た方法がある。この方法は、還元性ガス雰囲気中でシリ
コン基板を熱処理した後に、低温で初めてV族系ガスを
導入してIII−V族化合物半導体の低温成長層をまず形
成し、続いて、この低温成長層上にIII−V族化合物半
導体層をエピタキシャル成長させるものである。
ものとして、特開平2−175690号公報に記載され
た方法がある。この方法は、還元性ガス雰囲気中でシリ
コン基板を熱処理した後に、低温で初めてV族系ガスを
導入してIII−V族化合物半導体の低温成長層をまず形
成し、続いて、この低温成長層上にIII−V族化合物半
導体層をエピタキシャル成長させるものである。
【0005】また、結晶性を改善する他の方法として
は、成膜途中で一時成膜を中断し、成膜温度より高い温
度における熱処理を行い、その後に再度追加して化合物
半導体層を成膜する方法が提案されている。例えば特開
平1−246818号公報では、化合物半導体層の成長
を中断した後、加熱工程と冷却工程からなる熱処理を少
なくとも1サイクル行う、熱サイクル成長法を提案して
いる。
は、成膜途中で一時成膜を中断し、成膜温度より高い温
度における熱処理を行い、その後に再度追加して化合物
半導体層を成膜する方法が提案されている。例えば特開
平1−246818号公報では、化合物半導体層の成長
を中断した後、加熱工程と冷却工程からなる熱処理を少
なくとも1サイクル行う、熱サイクル成長法を提案して
いる。
【0006】また、特開平1−256113号公報に記
載された方法は、化合物半導体の成長を数百nm行うご
とに成膜を中断し、成長温度より100〜300℃程度
高い温度による熱処理を施し、成長した膜の転位密度を
減少するものである。また、特開平2−178916号
公報に記載された方法は、低温にてアモルファス状態の
化合物半導体層を成膜する工程と、高温熱処理によりア
モルファス状態の化合物半導体層を結晶化する工程とを
繰り返し、単結晶化合物半導体をシリコン基板上にエピ
タキシャル成長するものである。
載された方法は、化合物半導体の成長を数百nm行うご
とに成膜を中断し、成長温度より100〜300℃程度
高い温度による熱処理を施し、成長した膜の転位密度を
減少するものである。また、特開平2−178916号
公報に記載された方法は、低温にてアモルファス状態の
化合物半導体層を成膜する工程と、高温熱処理によりア
モルファス状態の化合物半導体層を結晶化する工程とを
繰り返し、単結晶化合物半導体をシリコン基板上にエピ
タキシャル成長するものである。
【0007】これらの方法によれば、従来の方法に比べ
て成長される化合物半導体層の結晶性が改善されてい
る。
て成長される化合物半導体層の結晶性が改善されてい
る。
【0008】
【発明が解決しようとする課題】しかしながら、特開平
2−175690号公報に記載された方法では、成長さ
れる化合物半導体層の結晶性が改善されるものの、還元
性ガス雰囲気中でシリコン基板を熱処理した後、低温成
長層が形成される前にシリコン基板表面が汚染され、成
長される化合物半導体層の表面モホロジーが悪化すると
いう問題があった。
2−175690号公報に記載された方法では、成長さ
れる化合物半導体層の結晶性が改善されるものの、還元
性ガス雰囲気中でシリコン基板を熱処理した後、低温成
長層が形成される前にシリコン基板表面が汚染され、成
長される化合物半導体層の表面モホロジーが悪化すると
いう問題があった。
【0009】また、特開平1−246818号公報、特
開平1−256113号公報、特開平2−178916
号公報に記載された方法では膜中の転位密度を大幅に低
減でき、結晶性は改善することが示されているが、成長
した膜の表面の平坦性向上やピット密度の減少などに関
する効果は全く報告されていなかった。本発明の目的
は、シリコン基板上に結晶性の点でも表面モホロジーの
点でも優れた化合物半導体層を形成することができる化
合物半導体結晶層の成長方法を提供することにある。
開平1−256113号公報、特開平2−178916
号公報に記載された方法では膜中の転位密度を大幅に低
減でき、結晶性は改善することが示されているが、成長
した膜の表面の平坦性向上やピット密度の減少などに関
する効果は全く報告されていなかった。本発明の目的
は、シリコン基板上に結晶性の点でも表面モホロジーの
点でも優れた化合物半導体層を形成することができる化
合物半導体結晶層の成長方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的は、IV族半導体
基板上に化合物半導体の結晶層を形成する化合物半導体
結晶層の成長方法において、第1の温度で前記IV族半導
体基板の表面の酸化膜を除去する酸化膜除去工程と、前
記第1の温度より低い第2の温度で、成長する前記化合
物半導体の構成元素をそれぞれ含有する複数の原料ガス
を導入しながら、前記IV族半導体基板上に前記化合物半
導体の低温成長層を形成する低温成長層形成工程と、前
記第2の温度より高く、前記第1の温度よりも低い第3
の温度で、前記原料ガスを導入しながら、前記低温成長
層上に前記化合物半導体の第1の単結晶層を成長する第
1の単結晶層成長工程と、前記第3の温度より高く、前
記第1の温度よりも低い第4の温度で、前記原料ガスを
導入しながら、前記第1の単結晶層上に前記化合物半導
体の第2の単結晶層を成長する第2の単結晶層成長工程
と、前記第2の温度より高く、前記第4の温度よりも低
い第5の温度で、前記原料ガスを導入しながら、前記第
2の単結晶層上に前記化合物半導体の第3の単結晶層を
成長する第3の単結晶層成長工程と、前記第1の単結晶
層成長工程より後に、前記第4の温度より高い温度にお
ける加熱工程と、前記第2の温度より低い温度まで降温
する冷却工程とを有する熱処理サイクルを少なくとも1
回繰り返す熱サイクルアニール工程とを有することを特
徴とする化合物半導体結晶層の成長方法により達成され
る。
基板上に化合物半導体の結晶層を形成する化合物半導体
結晶層の成長方法において、第1の温度で前記IV族半導
体基板の表面の酸化膜を除去する酸化膜除去工程と、前
記第1の温度より低い第2の温度で、成長する前記化合
物半導体の構成元素をそれぞれ含有する複数の原料ガス
を導入しながら、前記IV族半導体基板上に前記化合物半
導体の低温成長層を形成する低温成長層形成工程と、前
記第2の温度より高く、前記第1の温度よりも低い第3
の温度で、前記原料ガスを導入しながら、前記低温成長
層上に前記化合物半導体の第1の単結晶層を成長する第
1の単結晶層成長工程と、前記第3の温度より高く、前
記第1の温度よりも低い第4の温度で、前記原料ガスを
導入しながら、前記第1の単結晶層上に前記化合物半導
体の第2の単結晶層を成長する第2の単結晶層成長工程
と、前記第2の温度より高く、前記第4の温度よりも低
い第5の温度で、前記原料ガスを導入しながら、前記第
2の単結晶層上に前記化合物半導体の第3の単結晶層を
成長する第3の単結晶層成長工程と、前記第1の単結晶
層成長工程より後に、前記第4の温度より高い温度にお
ける加熱工程と、前記第2の温度より低い温度まで降温
する冷却工程とを有する熱処理サイクルを少なくとも1
回繰り返す熱サイクルアニール工程とを有することを特
徴とする化合物半導体結晶層の成長方法により達成され
る。
【0011】また、上述した化合物半導体結晶層の成長
方法において、前記熱サイクルアニール工程は、前記第
2の単結晶層成長工程において、前記第2の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。
方法において、前記熱サイクルアニール工程は、前記第
2の単結晶層成長工程において、前記第2の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。
【0012】また、上述した化合物半導体結晶層の成長
方法において、前記熱サイクルアニール工程は、前記第
3の単結晶層成長工程において、前記第3の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。ま
た、上述した化合物半導体結晶層の成長方法において、
前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が1.5μm以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法により達成される。
方法において、前記熱サイクルアニール工程は、前記第
3の単結晶層成長工程において、前記第3の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。ま
た、上述した化合物半導体結晶層の成長方法において、
前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が1.5μm以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法により達成される。
【0013】また、上述した化合物半導体結晶層の成長
方法において、前記化合物半導体はIII−V族化合物半
導体であり、前記原料ガスはIII族元素を含有するIII族
系ガス及びV族元素を含有するV族系ガスであることを
特徴とする化合物半導体結晶層の成長方法により達成さ
れる。また、上述した化合物半導体結晶層の成長方法に
おいて、前記V族系ガスはV族ハイドライド系ガスであ
ることを特徴とする化合物半導体結晶層の成長方法によ
り達成される。
方法において、前記化合物半導体はIII−V族化合物半
導体であり、前記原料ガスはIII族元素を含有するIII族
系ガス及びV族元素を含有するV族系ガスであることを
特徴とする化合物半導体結晶層の成長方法により達成さ
れる。また、上述した化合物半導体結晶層の成長方法に
おいて、前記V族系ガスはV族ハイドライド系ガスであ
ることを特徴とする化合物半導体結晶層の成長方法によ
り達成される。
【0014】また、上述した化合物半導体結晶層の成長
方法において、前記V族系ガスはV族ハライド系ガスで
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。また、上述した化合物半導体結晶層の
成長方法において、前記V族系ガスは固体V族の蒸気で
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。
方法において、前記V族系ガスはV族ハライド系ガスで
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。また、上述した化合物半導体結晶層の
成長方法において、前記V族系ガスは固体V族の蒸気で
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。
【0015】また、上述した化合物半導体結晶層の成長
方法において、前記化合物半導体はII−VI族化合物半導
体であり、前記原料ガスはII族元素を含有するII族系ガ
ス及びVI族元素を含有するVI族系ガスであることを特徴
とする化合物半導体結晶層の成長方法により達成され
る。
方法において、前記化合物半導体はII−VI族化合物半導
体であり、前記原料ガスはII族元素を含有するII族系ガ
ス及びVI族元素を含有するVI族系ガスであることを特徴
とする化合物半導体結晶層の成長方法により達成され
る。
【0016】
【作用】本発明によれば、第1の温度でIV族半導体基板
の表面の酸化膜を除去し、第1の温度より低い第2の温
度で、成長する化合物半導体の構成元素を含有するガス
を導入しながら化合物半導体の低温成長層を形成し、第
2の温度より高く第1の温度よりも低い第3の温度で、
成長する化合物半導体の構成元素を含有するガスを導入
しながら低温成長層上に化合物半導体の第1の単結晶層
を成長し、第3の温度より高く第1の温度よりも低い第
4の温度で、成長する化合物半導体の構成元素を含有す
るガスを導入しながら第1の単結晶層上に化合物半導体
の第2の単結晶層を成長し、第2の温度より高く第4の
温度よりも低い第5の温度で、成長する化合物半導体の
構成元素を含有するガスを導入しながら第2の単結晶層
上に化合物半導体の第3の単結晶層を成長し、化合物半
導体成長途中または成長後に、第4の温度より高い温度
における加熱工程と第2の温度より低い温度まで降温す
る冷却工程を有する熱処理サイクルを少なくとも1回繰
り返す熱サイクルアニールを行うので、IV族半導体基板
上に、結晶性の点でも表面モホロジーの点でも優れた化
合物半導体層を形成することができる。
の表面の酸化膜を除去し、第1の温度より低い第2の温
度で、成長する化合物半導体の構成元素を含有するガス
を導入しながら化合物半導体の低温成長層を形成し、第
2の温度より高く第1の温度よりも低い第3の温度で、
成長する化合物半導体の構成元素を含有するガスを導入
しながら低温成長層上に化合物半導体の第1の単結晶層
を成長し、第3の温度より高く第1の温度よりも低い第
4の温度で、成長する化合物半導体の構成元素を含有す
るガスを導入しながら第1の単結晶層上に化合物半導体
の第2の単結晶層を成長し、第2の温度より高く第4の
温度よりも低い第5の温度で、成長する化合物半導体の
構成元素を含有するガスを導入しながら第2の単結晶層
上に化合物半導体の第3の単結晶層を成長し、化合物半
導体成長途中または成長後に、第4の温度より高い温度
における加熱工程と第2の温度より低い温度まで降温す
る冷却工程を有する熱処理サイクルを少なくとも1回繰
り返す熱サイクルアニールを行うので、IV族半導体基板
上に、結晶性の点でも表面モホロジーの点でも優れた化
合物半導体層を形成することができる。
【0017】
1.第1の実施例
本発明の第1の実施例による化合物半導体結晶層の成長
方法を図1及び図2を用いて説明する。本実施例におい
ては、(100)面から[011]方向に2°オフセッ
トした4インチのシリコン基板10を用い、MOCVD
装置によりシリコン基板10上にIII−V族化合物半導
体としてGaAsの低温成長層12と3層のGaAs単
結晶層14a、14b、14cを形成した。このよう
に、本実施例では、シリコン基板10上に4段階の工程
によりGaAs層12、14a、14b、14cを形成
するので、4段階成長法と称する。なお、従来の方法の
ように、シリコン基板10上にGaAsの低温成長層1
2と1層のGaAs単結晶層14を形成する方法を、2
段階成長法と称する。
方法を図1及び図2を用いて説明する。本実施例におい
ては、(100)面から[011]方向に2°オフセッ
トした4インチのシリコン基板10を用い、MOCVD
装置によりシリコン基板10上にIII−V族化合物半導
体としてGaAsの低温成長層12と3層のGaAs単
結晶層14a、14b、14cを形成した。このよう
に、本実施例では、シリコン基板10上に4段階の工程
によりGaAs層12、14a、14b、14cを形成
するので、4段階成長法と称する。なお、従来の方法の
ように、シリコン基板10上にGaAsの低温成長層1
2と1層のGaAs単結晶層14を形成する方法を、2
段階成長法と称する。
【0018】本実施例の化合物半導体結晶層の成長中に
おいて、反応器内にガス流量15.6slmの水素ガス
を常に流し、圧力を76Torrとした。まず、シリコ
ン基板10を1000℃まで昇温する。続いて、温度を
1000℃に維持したまま、水素ガスのような還元性ガ
ス雰囲気中で約10分間熱処理する。これによりシリコ
ン基板10表面の酸化膜が除去される(酸化膜除去工
程)。
おいて、反応器内にガス流量15.6slmの水素ガス
を常に流し、圧力を76Torrとした。まず、シリコ
ン基板10を1000℃まで昇温する。続いて、温度を
1000℃に維持したまま、水素ガスのような還元性ガ
ス雰囲気中で約10分間熱処理する。これによりシリコ
ン基板10表面の酸化膜が除去される(酸化膜除去工
程)。
【0019】次に、温度を1000℃から、低温成長層
形成工程の処理温度である400℃まで降温する。降温
後、V族系ガスであるAsH3をガス流量だけ400s
ccm流し、III族系ガスであるTMGをガス流量だけ
100sccm流す。V/III比は15となる。温度を
450℃に維持したまま、約1.2分間だけAsH3と
TMGを導入し、シリコン基板10上に約10nm厚の
GaAsの低温成長層12を形成する。
形成工程の処理温度である400℃まで降温する。降温
後、V族系ガスであるAsH3をガス流量だけ400s
ccm流し、III族系ガスであるTMGをガス流量だけ
100sccm流す。V/III比は15となる。温度を
450℃に維持したまま、約1.2分間だけAsH3と
TMGを導入し、シリコン基板10上に約10nm厚の
GaAsの低温成長層12を形成する。
【0020】次に、650℃に昇温して、AsH3のガ
ス流量を50sccmとし、TMGのガス流量を14s
ccmとすることにより、V/III比を13にする。温
度を650℃に維持したまま、約10分間だけAsH3
とTMGを導入し、GaAsの低温成長層12上に、厚
さ0.5μmの第1のGaAs単結晶層14aをエピタ
キシャル成長させる。
ス流量を50sccmとし、TMGのガス流量を14s
ccmとすることにより、V/III比を13にする。温
度を650℃に維持したまま、約10分間だけAsH3
とTMGを導入し、GaAsの低温成長層12上に、厚
さ0.5μmの第1のGaAs単結晶層14aをエピタ
キシャル成長させる。
【0021】約600〜700℃の範囲内である650
℃で第1のGaAs単結晶層14aを形成することによ
り、コアレッセンスを抑制して平坦性を改善することが
できる。次に、700℃に昇温して、AsH3のガス流
量を100sccmとし、TMGのガス流量を14sc
cmとすることにより、V/III比を27に上昇させ
る。温度を700℃に維持したまま、約40分間だけA
sH3とTMGを導入し、第1のGaAs単結晶層14
a上に、厚さ2.0μmの第2のGaAs単結晶層14
bをエピタキシャル成長させる。
℃で第1のGaAs単結晶層14aを形成することによ
り、コアレッセンスを抑制して平坦性を改善することが
できる。次に、700℃に昇温して、AsH3のガス流
量を100sccmとし、TMGのガス流量を14sc
cmとすることにより、V/III比を27に上昇させ
る。温度を700℃に維持したまま、約40分間だけA
sH3とTMGを導入し、第1のGaAs単結晶層14
a上に、厚さ2.0μmの第2のGaAs単結晶層14
bをエピタキシャル成長させる。
【0022】約700℃以上の温度で第2のGaAs単
結晶層14bを形成することにより、ピットを低減する
ことができる。次に、温度を650℃に降温して、As
H3とTMGのガス流量を維持したまま、約10分間だ
け導入し、第2のGaAs単結晶層14b上に、厚さ
0.5μmの第3のGaAs単結晶層14cをエピタキ
シャル成長させる。
結晶層14bを形成することにより、ピットを低減する
ことができる。次に、温度を650℃に降温して、As
H3とTMGのガス流量を維持したまま、約10分間だ
け導入し、第2のGaAs単結晶層14b上に、厚さ
0.5μmの第3のGaAs単結晶層14cをエピタキ
シャル成長させる。
【0023】次に、TMGの導入を停止した後に処理温
度を降温し、ある程度温度が降下した後にAsH3の導
入を停止して、シリコン基板10上へのGaAs層1
2、14a,14b,14cの形成を終了する。本実施
例の4段階成長法により形成されたGaAs層表面を原
子間力顕微鏡で観察した結果を図3として示す。比較の
ため、従来の2段階成長法により形成したGaAs層表
面を原子間力顕微鏡で観察した結果を図4として示す。
図3(本発明)の写真には僅かに4個のピットが観察さ
れるだけであるのに対し、図4(従来)の写真には20
個ものピットが観察される。
度を降温し、ある程度温度が降下した後にAsH3の導
入を停止して、シリコン基板10上へのGaAs層1
2、14a,14b,14cの形成を終了する。本実施
例の4段階成長法により形成されたGaAs層表面を原
子間力顕微鏡で観察した結果を図3として示す。比較の
ため、従来の2段階成長法により形成したGaAs層表
面を原子間力顕微鏡で観察した結果を図4として示す。
図3(本発明)の写真には僅かに4個のピットが観察さ
れるだけであるのに対し、図4(従来)の写真には20
個ものピットが観察される。
【0024】本実施例の4段階成長法により形成された
GaAs層表面の平坦性について測定した。図5乃至図
7は、(a)従来の2段階成長法(成長温度650
℃)、(b)従来の2段階成長法(成長温度700
℃)、(c)本実施例の4段階成長法における、GaA
s層の表面の平坦性を比較して示したものである。
GaAs層表面の平坦性について測定した。図5乃至図
7は、(a)従来の2段階成長法(成長温度650
℃)、(b)従来の2段階成長法(成長温度700
℃)、(c)本実施例の4段階成長法における、GaA
s層の表面の平坦性を比較して示したものである。
【0025】図5はGaAs層表面のピット密度を示し
ている。従来の方法(a)でのピット密度は30×10
5cm-2であるのに対し、従来方法(b)でのピット密
度は10×105cm-2と改善されたが、本実施例
(c)では6×105cm-2と更に改善された。図6は
原子間力顕微鏡によって測定したGaAs層表面の凹凸
の値を示している。従来の方法(a)での凹凸は54n
m,従来方法(b)での凹凸は60nmであるのに対
し、本実施例(c)での凹凸は25nmと飛躍的に改善
された。図7は原子間力顕微鏡によって測定したGaA
s層表面の凹凸の標準偏差を示している。従来の方法
(a)での凹凸の標準偏差は4.1nm,従来方法
(b)での凹凸の標準偏差は4.0nmであるのに対
し、本実施例(c)での凹凸の標準偏差は3.1nmと
改善された。
ている。従来の方法(a)でのピット密度は30×10
5cm-2であるのに対し、従来方法(b)でのピット密
度は10×105cm-2と改善されたが、本実施例
(c)では6×105cm-2と更に改善された。図6は
原子間力顕微鏡によって測定したGaAs層表面の凹凸
の値を示している。従来の方法(a)での凹凸は54n
m,従来方法(b)での凹凸は60nmであるのに対
し、本実施例(c)での凹凸は25nmと飛躍的に改善
された。図7は原子間力顕微鏡によって測定したGaA
s層表面の凹凸の標準偏差を示している。従来の方法
(a)での凹凸の標準偏差は4.1nm,従来方法
(b)での凹凸の標準偏差は4.0nmであるのに対
し、本実施例(c)での凹凸の標準偏差は3.1nmと
改善された。
【0026】このように、従来方法(a)によるGaA
s層は平坦性が悪く、従来方法(b)によりやや改善さ
れるているが、本実施例(c)によればGaAs層の平
坦性が更に顕著に改善されていることがわかる。次に、
本実施例の4段階成長法において、最上層の第3のGa
As単結晶層14cの成長温度を変化させた場合のGa
As層表面のピット数について測定した。測定結果を図
8に示す。
s層は平坦性が悪く、従来方法(b)によりやや改善さ
れるているが、本実施例(c)によればGaAs層の平
坦性が更に顕著に改善されていることがわかる。次に、
本実施例の4段階成長法において、最上層の第3のGa
As単結晶層14cの成長温度を変化させた場合のGa
As層表面のピット数について測定した。測定結果を図
8に示す。
【0027】図8から明らかなように、最上層である第
3のGaAs単結晶層の成長温度を低くするほどピット
数が減少し、特に700℃未満でピット数が大幅に減少
することが観察された。したがって、最上層である第3
のGaAs単結晶層の成長温度を低くすることが望まし
い。次に、本実施例の4段階成長法においては、図1に
示すように。低温成長層12直上に第1のGaAs単結
晶層14aを形成する際に、第2のGaAs単結晶層1
4b、第3のGaAs単結晶層14cを形成する場合よ
り、V/III比を低くして表面モホロジーを改善してい
る。第1のGaAs単結晶層14aを形成する際のV/
III比を変化させた場合のGaAs層の表面粗さとピッ
ト密度について測定した。測定結果を図9に示す。
3のGaAs単結晶層の成長温度を低くするほどピット
数が減少し、特に700℃未満でピット数が大幅に減少
することが観察された。したがって、最上層である第3
のGaAs単結晶層の成長温度を低くすることが望まし
い。次に、本実施例の4段階成長法においては、図1に
示すように。低温成長層12直上に第1のGaAs単結
晶層14aを形成する際に、第2のGaAs単結晶層1
4b、第3のGaAs単結晶層14cを形成する場合よ
り、V/III比を低くして表面モホロジーを改善してい
る。第1のGaAs単結晶層14aを形成する際のV/
III比を変化させた場合のGaAs層の表面粗さとピッ
ト密度について測定した。測定結果を図9に示す。
【0028】図9から明らかなように、V/III比が低
い方が表面粗さ二乗平均もピット密度も改善しているこ
とがわかる。V/III比を低くすることにより、これ
は、下層の低温成長層12の凝集を防ぐことができるた
めであると考えられている。なお、シリコン基板上にG
aAs単結晶層を形成する際のV/III比については、
従来、V/III比を低くして成長すると表面モホロジー
が悪化するという報告がある(S.Nozaki, N.Noto, T.Eg
awa, A.T.Wu, T.Soga, and T.Jimbo, JapaneseJournal
of Applied Physics, vol.29, No.1, January 1990, p
p.138-144)。しかし、本願発明者によれば、上述した
ように、第1のGaAs単結晶層14aを形成する際の
V/III比を低くするとが表面モホロジーが改善される
ことがわかった。
い方が表面粗さ二乗平均もピット密度も改善しているこ
とがわかる。V/III比を低くすることにより、これ
は、下層の低温成長層12の凝集を防ぐことができるた
めであると考えられている。なお、シリコン基板上にG
aAs単結晶層を形成する際のV/III比については、
従来、V/III比を低くして成長すると表面モホロジー
が悪化するという報告がある(S.Nozaki, N.Noto, T.Eg
awa, A.T.Wu, T.Soga, and T.Jimbo, JapaneseJournal
of Applied Physics, vol.29, No.1, January 1990, p
p.138-144)。しかし、本願発明者によれば、上述した
ように、第1のGaAs単結晶層14aを形成する際の
V/III比を低くするとが表面モホロジーが改善される
ことがわかった。
【0029】このように本実施例によれば、ピットが少
なく、かつ、表面平坦性がよく、キャリア濃度が低い化
合物半導体ヘテロエピタキシャル層を表面に有する成長
用基板を提供することができ、化合物半導体を用いた高
速半導体装置の実用化に寄与するところが大きい。 2.第2の実施例 本発明の第2の実施例による化合物半導体結晶層の成長
方法を図10を用いて説明する。
なく、かつ、表面平坦性がよく、キャリア濃度が低い化
合物半導体ヘテロエピタキシャル層を表面に有する成長
用基板を提供することができ、化合物半導体を用いた高
速半導体装置の実用化に寄与するところが大きい。 2.第2の実施例 本発明の第2の実施例による化合物半導体結晶層の成長
方法を図10を用いて説明する。
【0030】本実施例は、MOCVD法を用いてシリコ
ン基板上にGaAs層を成長させる場合である。シリコ
ン基板は(001)面から〔110〕方向へ2度オフし
たものを用い、III族原料にはトリメチルガリウム(T
MG)、V族原料にはアルシン(AsH3)あるいはタ
ーシャリブチルアルシン(TBAs,(CH3)3CAs
H2)を用いる。
ン基板上にGaAs層を成長させる場合である。シリコ
ン基板は(001)面から〔110〕方向へ2度オフし
たものを用い、III族原料にはトリメチルガリウム(T
MG)、V族原料にはアルシン(AsH3)あるいはタ
ーシャリブチルアルシン(TBAs,(CH3)3CAs
H2)を用いる。
【0031】本実施例では、図10に示すように、シリ
コン基板上へGaAsの低温成長層を形成した後にGa
Asの単結晶層を成長する、いわゆる二段階成長法によ
る行った。まず、第1の反応室内に水素ガスを12sl
m程度導入して水素ガス雰囲気にするとともに、シリコ
ン基板を1000℃程度の高温まで昇温し、この100
0℃程度の高温下でシリコン基板を10分間高温熱処理
することにより、シリコン基板表面に生じている自然酸
化膜等を除去する。この時の反応室内雰囲気は、H 2ガ
スのみとし、V族源ガスの供給は行わない。
コン基板上へGaAsの低温成長層を形成した後にGa
Asの単結晶層を成長する、いわゆる二段階成長法によ
る行った。まず、第1の反応室内に水素ガスを12sl
m程度導入して水素ガス雰囲気にするとともに、シリコ
ン基板を1000℃程度の高温まで昇温し、この100
0℃程度の高温下でシリコン基板を10分間高温熱処理
することにより、シリコン基板表面に生じている自然酸
化膜等を除去する。この時の反応室内雰囲気は、H 2ガ
スのみとし、V族源ガスの供給は行わない。
【0032】次いで、シリコン基板を350〜450℃
の低温まで降温したところで、シリコン基板を第1の反
応室から第2の反応室に搬送する。続いて、第2の反応
室内にV族源ガスを50sccm程度導入し、5〜15
分後よりV族源ガスを400sccm程度まで増加させ
るとともにTMGを18sccm程度更に供給して、厚
さ5〜20nm程度のGaAs初期層を低温成長させ
る。
の低温まで降温したところで、シリコン基板を第1の反
応室から第2の反応室に搬送する。続いて、第2の反応
室内にV族源ガスを50sccm程度導入し、5〜15
分後よりV族源ガスを400sccm程度まで増加させ
るとともにTMGを18sccm程度更に供給して、厚
さ5〜20nm程度のGaAs初期層を低温成長させ
る。
【0033】続いて、TMGの供給を停止するとともに
V族源ガスを50sccm程度まで減らしシリコン基板
を650℃程度まで昇温したところで、V族源ガスを2
00sccm程度まで増加させるとともに、TMGを
2.5sccm程度供給して、厚さ3μmのGaAs単
結晶層をエピタキシャル成長させる。次に、本実施例と
比較例において、V族源ガス種を変化させ、V族源ガス
種の導入温度及び低温初期層の成長温度を変化させた場
合のおける、GaAs層の結晶性及び表面平坦性につい
て測定した。測定結果を表1、図11、図12に示す。
V族源ガスを50sccm程度まで減らしシリコン基板
を650℃程度まで昇温したところで、V族源ガスを2
00sccm程度まで増加させるとともに、TMGを
2.5sccm程度供給して、厚さ3μmのGaAs単
結晶層をエピタキシャル成長させる。次に、本実施例と
比較例において、V族源ガス種を変化させ、V族源ガス
種の導入温度及び低温初期層の成長温度を変化させた場
合のおける、GaAs層の結晶性及び表面平坦性につい
て測定した。測定結果を表1、図11、図12に示す。
【0034】
【表1】
結晶性はX線二結晶法によるX線ロッキングカーブの半
値幅(FWHM)で評価し、その値が小さい程結晶性が
良いことを示す。表面平坦性は原子間力顕微鏡(AF
M)による二乗平均粗さ(視野50μm)で評価し、そ
の値が小さい程表面平坦性が良いことを示す。
値幅(FWHM)で評価し、その値が小さい程結晶性が
良いことを示す。表面平坦性は原子間力顕微鏡(AF
M)による二乗平均粗さ(視野50μm)で評価し、そ
の値が小さい程表面平坦性が良いことを示す。
【0035】表1は測定結果を一覧する表であり、図1
1は低温初期層の成長温度に対する結晶性を示すグラフ
であり、図12は低温初期層の成長温度に対する平坦性
を示すグラフである。図11及び図12において、曲線
(a)はV族ガスとしてAsH3を用いた場合であり、
曲線(b)はV族ガスとしてTBAsを用いた場合であ
る。
1は低温初期層の成長温度に対する結晶性を示すグラフ
であり、図12は低温初期層の成長温度に対する平坦性
を示すグラフである。図11及び図12において、曲線
(a)はV族ガスとしてAsH3を用いた場合であり、
曲線(b)はV族ガスとしてTBAsを用いた場合であ
る。
【0036】表1、図11、図12から明らかなよう
に、450℃で低温初期層を成長する比較例1、比較例
2では、V族源ガス導入温度を従来の2段階成長法にお
ける1000℃から450℃に下げることにより、結晶
性は向上するものの、表面平坦性は悪化している。これ
に対し、実施例1乃至3では、低温初期層を400℃以
下の低温で成長するとともに、V族ガスの導入温度も4
00℃以下の低温にすることで、結晶性を向上させつ
つ、表面平坦性も十分良好なものにすることができるこ
とが判った。
に、450℃で低温初期層を成長する比較例1、比較例
2では、V族源ガス導入温度を従来の2段階成長法にお
ける1000℃から450℃に下げることにより、結晶
性は向上するものの、表面平坦性は悪化している。これ
に対し、実施例1乃至3では、低温初期層を400℃以
下の低温で成長するとともに、V族ガスの導入温度も4
00℃以下の低温にすることで、結晶性を向上させつ
つ、表面平坦性も十分良好なものにすることができるこ
とが判った。
【0037】使用するV族源ガスとしては、AsH3よ
りはTBAsにする方が結晶性及び表面平坦性を更に良
好にすることができ、好ましいことがわかった。なお、
本実施例では、GaAs単結晶層をエピタキシャル成長
させる温度よりも低い温度でV族源ガス種を導入してい
るにもかかわらず、従来の化合物半導体結晶層の成長方
法における場合のように表面モホロジーが悪化していな
い。これは、シリコン基板を1000℃程度の高温にし
て自然酸化膜等を除去する工程と、シリコン基板上にG
aAs低温初期層とGaAs単結晶層を成長させる工程
とで、反応器を分離したからである。自然酸化膜除去工
程により浮遊した汚染物がシリコン基板上に付着する虞
れがないからである。
りはTBAsにする方が結晶性及び表面平坦性を更に良
好にすることができ、好ましいことがわかった。なお、
本実施例では、GaAs単結晶層をエピタキシャル成長
させる温度よりも低い温度でV族源ガス種を導入してい
るにもかかわらず、従来の化合物半導体結晶層の成長方
法における場合のように表面モホロジーが悪化していな
い。これは、シリコン基板を1000℃程度の高温にし
て自然酸化膜等を除去する工程と、シリコン基板上にG
aAs低温初期層とGaAs単結晶層を成長させる工程
とで、反応器を分離したからである。自然酸化膜除去工
程により浮遊した汚染物がシリコン基板上に付着する虞
れがないからである。
【0038】本実施例によれば、シリコン基板上にIII
−V族化合物半導体薄層を成長する際、結晶性及び表面
モホロジーに十分優れた膜質のIII−V族化合物半導体
薄層を得ることができるという効果がある。 3.第3の実施例 本発明の第3の実施例による化合物半導体結晶層の成長
方法を、図13乃至図24を用いて説明する。
−V族化合物半導体薄層を成長する際、結晶性及び表面
モホロジーに十分優れた膜質のIII−V族化合物半導体
薄層を得ることができるという効果がある。 3.第3の実施例 本発明の第3の実施例による化合物半導体結晶層の成長
方法を、図13乃至図24を用いて説明する。
【0039】本実施例では、第1の実施例にて示した4
段階成長法に熱サイクルアニールを付加した化合物半導
体結晶層の成長方法を示す。 [実施例4]本発明の実施例4による化合物半導体結晶
層の成長方法を図13、図19、図20を用いて説明す
る。
段階成長法に熱サイクルアニールを付加した化合物半導
体結晶層の成長方法を示す。 [実施例4]本発明の実施例4による化合物半導体結晶
層の成長方法を図13、図19、図20を用いて説明す
る。
【0040】本実施例では、有機金属化学気相成長(M
OCVD)装置を用い、IV族半導体基板であるシリコン
基板10上にIII−V族化合物半導体のGaAs層1
2、14a、14b、14cを形成した。なお、シリコ
ン基板10は4インチ口径で、(100)面から[01
1]方向に2゜オフセットされたものを用いた。まず、
シリコン基板10を1000℃まで昇温する。続いて、
温度を1000℃に維持したまま、水素ガスのような還
元性ガス雰囲気中で約10分間熱処理する。これにより
シリコン基板表面の自然酸化膜を除去する(酸化膜除去
工程)。このときには、III族系ガスであるTMG(ト
リメチルガリウム)もV族系ガスであるAsH3(アル
シン)も導入されていない。
OCVD)装置を用い、IV族半導体基板であるシリコン
基板10上にIII−V族化合物半導体のGaAs層1
2、14a、14b、14cを形成した。なお、シリコ
ン基板10は4インチ口径で、(100)面から[01
1]方向に2゜オフセットされたものを用いた。まず、
シリコン基板10を1000℃まで昇温する。続いて、
温度を1000℃に維持したまま、水素ガスのような還
元性ガス雰囲気中で約10分間熱処理する。これにより
シリコン基板表面の自然酸化膜を除去する(酸化膜除去
工程)。このときには、III族系ガスであるTMG(ト
リメチルガリウム)もV族系ガスであるAsH3(アル
シン)も導入されていない。
【0041】次に、温度を1000℃から低温成長層形
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板上にGaAsの低温成長層12
の形成を開始する。温度を400℃に維持したまま、約
5分間成膜することにより約10nmのGaAs低温成
長層12が形成される。
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板上にGaAsの低温成長層12
の形成を開始する。温度を400℃に維持したまま、約
5分間成膜することにより約10nmのGaAs低温成
長層12が形成される。
【0042】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
上にGaAs単結晶層をエピタキシャル成長させる。温
度を650℃に維持したまま、約10分間成膜すること
により、シリコン基板10上に約0.5μmの単結晶G
aAs層(第1の単結晶層14a)がエピタキシャル成
長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
上にGaAs単結晶層をエピタキシャル成長させる。温
度を650℃に維持したまま、約10分間成膜すること
により、シリコン基板10上に約0.5μmの単結晶G
aAs層(第1の単結晶層14a)がエピタキシャル成
長される。
【0043】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま約10
分間成膜し、第1の単結晶層14a上に約0.5μmの
単結晶GaAs層がエピタキシャル成長したところで、
AsH3を導入したままTMGの導入を停止してGaA
s層の成長を一時中断し、加熱と冷却との連続からなる
熱サイクルアニールを行う。熱サイクルアニールでは、
まず処理温度を900℃に昇温する。温度を900℃に
維持したまま、約5分間のアニールを行い、その後、自
然冷却により約300℃まで降温する。温度が300℃
に達したら、再度900℃まで昇温する。900℃への
昇温及びアニールと300℃への降温を1つのサイクル
として、計3サイクルを繰り返す。
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま約10
分間成膜し、第1の単結晶層14a上に約0.5μmの
単結晶GaAs層がエピタキシャル成長したところで、
AsH3を導入したままTMGの導入を停止してGaA
s層の成長を一時中断し、加熱と冷却との連続からなる
熱サイクルアニールを行う。熱サイクルアニールでは、
まず処理温度を900℃に昇温する。温度を900℃に
維持したまま、約5分間のアニールを行い、その後、自
然冷却により約300℃まで降温する。温度が300℃
に達したら、再度900℃まで昇温する。900℃への
昇温及びアニールと300℃への降温を1つのサイクル
として、計3サイクルを繰り返す。
【0044】熱サイクルアニールが終了して温度が30
0℃まで達したら、再度第2の単結晶成長工程の処理温
度まで昇温する。温度が第2の単結晶成長工程の処理温
度である700℃に達すると、III族系ガスであるTM
Gを導入し、GaAs単結晶層のエピタキシャル成長を
再開する。温度を700℃に維持したまま、約10分間
成膜することにより、第1の単結晶層14a上にトータ
ル約1.0μmの単結晶GaAs層(第2の単結晶層1
4b)がエピタキシャル成長される。
0℃まで達したら、再度第2の単結晶成長工程の処理温
度まで昇温する。温度が第2の単結晶成長工程の処理温
度である700℃に達すると、III族系ガスであるTM
Gを導入し、GaAs単結晶層のエピタキシャル成長を
再開する。温度を700℃に維持したまま、約10分間
成膜することにより、第1の単結晶層14a上にトータ
ル約1.0μmの単結晶GaAs層(第2の単結晶層1
4b)がエピタキシャル成長される。
【0045】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層がエピタキシャル成長さ
れる(第3の単結晶層14c)。
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層がエピタキシャル成長さ
れる(第3の単結晶層14c)。
【0046】このようにして約2μmのGaAs層14
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表す原子間力顕微鏡(AFM)
像を図20(a)に示す。この結果から、表面粗さ自乗
平均は約4.10nm、ピット密度は検出限界以下であ
った。
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表す原子間力顕微鏡(AFM)
像を図20(a)に示す。この結果から、表面粗さ自乗
平均は約4.10nm、ピット密度は検出限界以下であ
った。
【0047】なおピットとは、図21(b)に示したも
のをいう。ピットが存在しないGaAs層表面の場合に
は(図21(a))、画像の明暗により表面に段差があ
ることがわかるが、横方向に縞状に延びる”テラス”は
途切れていない。これに対し、図21(b)に示すよう
にGaAs表面にピットがある場合には、”テラス”が
途切れていることがわかる。このような表面状態を有す
る場所がピットと呼ばれているものである。 [実施例5]本発明の実施例5による化合物半導体結晶
層の成長方法を図14、図19、図20を用いて説明す
る。
のをいう。ピットが存在しないGaAs層表面の場合に
は(図21(a))、画像の明暗により表面に段差があ
ることがわかるが、横方向に縞状に延びる”テラス”は
途切れていない。これに対し、図21(b)に示すよう
にGaAs表面にピットがある場合には、”テラス”が
途切れていることがわかる。このような表面状態を有す
る場所がピットと呼ばれているものである。 [実施例5]本発明の実施例5による化合物半導体結晶
層の成長方法を図14、図19、図20を用いて説明す
る。
【0048】本実施例では、MOCVD装置を用いてシ
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
【0049】次に、温度を1000℃から低温成長層形
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
【0050】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
【0051】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
【0052】次に、AsH3を導入したままでTMGの
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を900℃に昇温する。温度を900℃に維持し
たまま、約5分間のアニールを行い、その後、自然冷却
により約300℃まで降温する。温度が300℃に達し
たら、再度900℃まで昇温する。900℃への昇温及
びアニールと300℃への降温を1つのサイクルとし
て、計3サイクルを繰り返す。
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を900℃に昇温する。温度を900℃に維持し
たまま、約5分間のアニールを行い、その後、自然冷却
により約300℃まで降温する。温度が300℃に達し
たら、再度900℃まで昇温する。900℃への昇温及
びアニールと300℃への降温を1つのサイクルとし
て、計3サイクルを繰り返す。
【0053】熱サイクルアニールが終了して温度が30
0℃まで達したら、再度処理温度を昇温する。温度が第
3の単結晶成長工程の処理温度である650℃に達する
と、III族系ガスであるTMGの導入を再開し、第2の
単結晶層14b上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を650℃に維持したまま、約1
0分間成膜することにより、第2の単結晶層14b上に
約0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
0℃まで達したら、再度処理温度を昇温する。温度が第
3の単結晶成長工程の処理温度である650℃に達する
と、III族系ガスであるTMGの導入を再開し、第2の
単結晶層14b上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を650℃に維持したまま、約1
0分間成膜することにより、第2の単結晶層14b上に
約0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
【0054】このようにして約2μmのGaAs層14
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表すAFM像を図20(b)に
示す。この結果から、表面粗さ自乗平均は約3.10n
m、ピット密度は検出限界以下であった。 [実施例6]本発明の実施例6による化合物半導体結晶
層の成長方法を図15、図19、図20を用いて説明す
る。
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表すAFM像を図20(b)に
示す。この結果から、表面粗さ自乗平均は約3.10n
m、ピット密度は検出限界以下であった。 [実施例6]本発明の実施例6による化合物半導体結晶
層の成長方法を図15、図19、図20を用いて説明す
る。
【0055】本実施例では、MOCVD装置を用いてシ
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
【0056】次に、温度を1000℃から低温成長層形
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
【0057】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
【0058】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
【0059】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約5分間
成膜し、第2の単結晶層14b上に約0.25μmの単
結晶GaAs層がエピタキシャル成長したところで、A
sH3を導入したままTMGの導入を停止してGaAs
層の成長を一時中断し、加熱と冷却との連続からなる熱
サイクルアニールを行う。熱サイクルアニールでは、ま
ず処理温度を900℃に昇温する。温度を900℃に維
持したまま、約5分間のアニールを行い、その後、自然
冷却により約300℃まで降温する。温度が300℃に
達したら、再度900℃まで昇温する。900℃への昇
温及びアニールと300℃への降温を1つのサイクルと
して、計3サイクルを繰り返す。
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約5分間
成膜し、第2の単結晶層14b上に約0.25μmの単
結晶GaAs層がエピタキシャル成長したところで、A
sH3を導入したままTMGの導入を停止してGaAs
層の成長を一時中断し、加熱と冷却との連続からなる熱
サイクルアニールを行う。熱サイクルアニールでは、ま
ず処理温度を900℃に昇温する。温度を900℃に維
持したまま、約5分間のアニールを行い、その後、自然
冷却により約300℃まで降温する。温度が300℃に
達したら、再度900℃まで昇温する。900℃への昇
温及びアニールと300℃への降温を1つのサイクルと
して、計3サイクルを繰り返す。
【0060】熱サイクルアニールが終了して温度が30
0℃まで達したら、再度第3の単結晶成長工程の処理温
度まで昇温する。温度が第3の単結晶成長工程の処理温
度である650℃に達すると、III族系ガスであるTM
Gを導入し、GaAs単結晶層のエピタキシャル成長を
再開する。温度を650℃に維持したまま、約5分間成
膜することにより、第2の単結晶層上にトータル約0.
5μmの単結晶GaAs層(第3の単結晶層14c)が
エピタキシャル成長される。
0℃まで達したら、再度第3の単結晶成長工程の処理温
度まで昇温する。温度が第3の単結晶成長工程の処理温
度である650℃に達すると、III族系ガスであるTM
Gを導入し、GaAs単結晶層のエピタキシャル成長を
再開する。温度を650℃に維持したまま、約5分間成
膜することにより、第2の単結晶層上にトータル約0.
5μmの単結晶GaAs層(第3の単結晶層14c)が
エピタキシャル成長される。
【0061】このようにして約2μmのGaAs層14
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表すAFM像を図20(c)に
示す。この結果から、表面粗さ自乗平均は約2.76n
m、ピット密度は検出限界以下であった。 [実施例7]本発明の実施例7による化合物半導体結晶
層の成長方法を図16、図19、図20を用いて説明す
る。
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本実施例により成長したGa
As層14の表面状態を表すAFM像を図20(c)に
示す。この結果から、表面粗さ自乗平均は約2.76n
m、ピット密度は検出限界以下であった。 [実施例7]本発明の実施例7による化合物半導体結晶
層の成長方法を図16、図19、図20を用いて説明す
る。
【0062】本実施例では、MOCVD装置を用いてシ
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。次に、温度を1000℃から低温成長層形成
工程の処理温度である400℃まで降温し、III族系ガ
スであるTMG及びV族系ガスであるAsH3の導入を
開始し、シリコン基板10上にGaAsの低温成長層1
2の形成を開始する。温度を400℃に維持したまま、
約5分間成膜することにより約10nmのGaAs低温
成長層12が形成される。
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。次に、温度を1000℃から低温成長層形成
工程の処理温度である400℃まで降温し、III族系ガ
スであるTMG及びV族系ガスであるAsH3の導入を
開始し、シリコン基板10上にGaAsの低温成長層1
2の形成を開始する。温度を400℃に維持したまま、
約5分間成膜することにより約10nmのGaAs低温
成長層12が形成される。
【0063】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
【0064】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
【0065】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
【0066】次に、AsH3を導入したままでTMGの
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を900℃に昇温する。温度を900℃に維持し
たまま、約5分間のアニールを行い、その後、自然冷却
により約300℃まで降温する。温度が300℃に達し
たら、再度900℃まで昇温する。900℃への昇温及
びアニールと300℃への降温を1つのサイクルとし
て、計3サイクルを繰り返す。
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を900℃に昇温する。温度を900℃に維持し
たまま、約5分間のアニールを行い、その後、自然冷却
により約300℃まで降温する。温度が300℃に達し
たら、再度900℃まで昇温する。900℃への昇温及
びアニールと300℃への降温を1つのサイクルとし
て、計3サイクルを繰り返す。
【0067】熱サイクルアニールが終了後、処理温度を
降温し、ある程度の温度が降下した後にAsH3の導入
を停止して、シリコン基板10上へのGaAs層14の
形成を終了する。このようにして約2μmのGaAs層
14をエピタキシャル成長する。本実施例により成長し
たGaAs層14の表面状態を表すAFM像を図20
(d)に示す。この結果から、表面粗さ自乗平均は約
2.90nm、ピット密度は検出限界以下であった。 [比較例3]比較例3として、2段階成長法による化合
物半導体結晶層の成長方法を図17及び図19を用いて
説明する。
降温し、ある程度の温度が降下した後にAsH3の導入
を停止して、シリコン基板10上へのGaAs層14の
形成を終了する。このようにして約2μmのGaAs層
14をエピタキシャル成長する。本実施例により成長し
たGaAs層14の表面状態を表すAFM像を図20
(d)に示す。この結果から、表面粗さ自乗平均は約
2.90nm、ピット密度は検出限界以下であった。 [比較例3]比較例3として、2段階成長法による化合
物半導体結晶層の成長方法を図17及び図19を用いて
説明する。
【0068】本比較例では、MOCVD装置を用いてシ
リコン基板10上にGaAs層12、14を形成した。
なお、シリコン基板10は4インチ口径で、(100)
面から[011]方向に2゜オフセットされたものを用
いた。まず、シリコン基板10を1000℃まで昇温す
る。続いて、温度を1000℃に維持したまま、水素ガ
スのような還元性ガス雰囲気中で約10分間熱処理す
る。これによりシリコン基板10の表面の自然酸化膜を
除去する。このときには、III族系ガスであるTMGも
V族系ガスであるAsH3も導入されていない。
リコン基板10上にGaAs層12、14を形成した。
なお、シリコン基板10は4インチ口径で、(100)
面から[011]方向に2゜オフセットされたものを用
いた。まず、シリコン基板10を1000℃まで昇温す
る。続いて、温度を1000℃に維持したまま、水素ガ
スのような還元性ガス雰囲気中で約10分間熱処理す
る。これによりシリコン基板10の表面の自然酸化膜を
除去する。このときには、III族系ガスであるTMGも
V族系ガスであるAsH3も導入されていない。
【0069】次に、温度を1000℃から低温成長層形
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板10上にGaAsの低温成長層
12の形成を開始する。温度を400℃に維持したま
ま、約5分間成膜することにより約10nmのGaAs
低温成長層12が形成される。
【0070】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約40分間成膜す
ることにより、シリコン基板10上に約2μmの単結晶
GaAs層14がエピタキシャル成長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約40分間成膜す
ることにより、シリコン基板10上に約2μmの単結晶
GaAs層14がエピタキシャル成長される。
【0071】このようにして約2μmのGaAs層をエ
ピタキシャル成長した後、TMGの導入を停止し、処理
温度を降温し、ある程度の温度が降下した後にAsH3
の導入を停止してシリコン基板10上へのGaAs層1
4の形成を終了する。本比較例により成長したGaAs
層の表面粗さ自乗平均は約4.10nm、ピット密度は
約1×106cmー2程度であった。 [比較例4]比較例4として、4段階成長法による化合
物半導体結晶層の成長方法を図18、図19、図24を
用いて説明する。
ピタキシャル成長した後、TMGの導入を停止し、処理
温度を降温し、ある程度の温度が降下した後にAsH3
の導入を停止してシリコン基板10上へのGaAs層1
4の形成を終了する。本比較例により成長したGaAs
層の表面粗さ自乗平均は約4.10nm、ピット密度は
約1×106cmー2程度であった。 [比較例4]比較例4として、4段階成長法による化合
物半導体結晶層の成長方法を図18、図19、図24を
用いて説明する。
【0072】本比較例では、MOCVD装置を用いてシ
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
リコン基板10上にGaAs層12、14a、14b、
14cを形成した。なお、シリコン基板10は4インチ
口径で、(100)面から[011]方向に2゜オフセ
ットされたものを用いた。まず、シリコン基板10を1
000℃まで昇温する。続いて、温度を1000℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
10分間熱処理する。これによりシリコン基板10の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるTMGもV族系ガスであるAsH3も導入され
ていない。
【0073】次に、温度を1000℃から低温成長層形
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板上にGaAsの低温成長層12
の形成を開始する。温度を400℃に維持したまま、約
5分間成膜することにより約10nmのGaAs低温成
長層12が形成される。
成工程の処理温度である400℃まで降温し、III族系
ガスであるTMG及びV族系ガスであるAsH3の導入
を開始し、シリコン基板上にGaAsの低温成長層12
の形成を開始する。温度を400℃に維持したまま、約
5分間成膜することにより約10nmのGaAs低温成
長層12が形成される。
【0074】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第1の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、低温成長層
12上にGaAs単結晶層をエピタキシャル成長させ
る。温度を650℃に維持したまま、約10分間成膜す
ることにより、シリコン基板10上に約0.5μmの単
結晶GaAs層(第1の単結晶層14a)がエピタキシ
ャル成長される。
【0075】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
2の単結晶成長工程の処理温度である700℃に達する
と、III族系ガスであるTMGの導入を再開し、第1の
単結晶層14a上に更にGaAs単結晶層をエピタキシ
ャル成長させる。温度を700℃に維持したまま、約2
0分間成膜することにより、第1の単結晶層14a上に
約1μmの単結晶GaAs層(第2の単結晶層14b)
がエピタキシャル成長される。
【0076】次に、AsH3を導入したままでTMGの
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
導入を停止した後、処理温度を降温する。温度が第3の
単結晶成長工程の処理温度である650℃に達すると、
III族系ガスであるTMGの導入を再開し、第2の単結
晶層14b上に更にGaAs単結晶層をエピタキシャル
成長させる。温度を650℃に維持したまま、約10分
間成膜することにより、第2の単結晶層14b上に約
0.5μmの単結晶GaAs層(第3の単結晶層14
c)がエピタキシャル成長される。
【0077】このようにして約2μmのGaAs層14
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本比較例により成長したGa
As層14の表面状態を表すAFM像を図24に示す。
この結果から、表面粗さ自乗平均は約4.10nm、ピ
ット密度は約3×105cmー2程度であった。
をエピタキシャル成長した後、TMGの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にAs
H3の導入を停止してシリコン基板10上へのGaAs
層14の形成を終了する。本比較例により成長したGa
As層14の表面状態を表すAFM像を図24に示す。
この結果から、表面粗さ自乗平均は約4.10nm、ピ
ット密度は約3×105cmー2程度であった。
【0078】以上の方法により成長したGaAs層14
における表面粗さの自乗平均及び、表面ピット密度を表
2にまとめる。また、成膜条件と表面粗さ自乗平均との
関係を図22に、表面粗さ自乗平均と熱サイクルアニー
ル前までに成長したGaAs膜厚との関係を図23に示
す。
における表面粗さの自乗平均及び、表面ピット密度を表
2にまとめる。また、成膜条件と表面粗さ自乗平均との
関係を図22に、表面粗さ自乗平均と熱サイクルアニー
ル前までに成長したGaAs膜厚との関係を図23に示
す。
【0079】
【表2】
このように、熱サイクルアニールを行わない、比較例3
に示した2段階成長法や、比較例4に示した4段階成長
法では、表面には3×105cmー2個以上のピットが残
留している。これに対し、4段階成長法に熱サイクルア
ニールを加た場合には、ピット密度は検出限界以下まで
減少することができた。また、第1の実施例に示した4
段階成長法よりも表面粗さ自乗平均を小さく抑えるため
には、GaAs層を1.5μm以上成長した段階で熱サ
イクルアニールを行うことが望ましい。
に示した2段階成長法や、比較例4に示した4段階成長
法では、表面には3×105cmー2個以上のピットが残
留している。これに対し、4段階成長法に熱サイクルア
ニールを加た場合には、ピット密度は検出限界以下まで
減少することができた。また、第1の実施例に示した4
段階成長法よりも表面粗さ自乗平均を小さく抑えるため
には、GaAs層を1.5μm以上成長した段階で熱サ
イクルアニールを行うことが望ましい。
【0080】なお、上記実施例では、熱サイクルアニー
ル工程にて3サイクルの加熱と冷却を繰り返したが、3
サイクルに限らず少なくても多くてもよい。本願発明者
によれば、3サイクルまでは、サイクルを増加するほど
に表面平坦性の改善効果が明瞭にみられるが、4サイク
ル以上の熱サイクルを繰り返しても、それ以上の顕著な
表面平坦性の改善はみられなかった。
ル工程にて3サイクルの加熱と冷却を繰り返したが、3
サイクルに限らず少なくても多くてもよい。本願発明者
によれば、3サイクルまでは、サイクルを増加するほど
に表面平坦性の改善効果が明瞭にみられるが、4サイク
ル以上の熱サイクルを繰り返しても、それ以上の顕著な
表面平坦性の改善はみられなかった。
【0081】本発明は上記実施例に限らず種々の変形が
可能である。例えば、上記実施例ではIII−V族化合物
半導体としてGaAs層をシリコン基板上に形成した
が、本発明の方法を次に示す他のIII−V族化合物半導
体の形成に適用してもよい。例えば、GaP、GaS
b、AlAs、AlP、AlSb、InAs、InP、
InSb等や、AlXGa1-XAs、AlXGa1-XP、A
l XGa1-XSb、InXGa1-XAs、InXGa1-XP、
InXGa1-XSb、InXAl1-XAs、InXAl
1-XP、InXAl1-XSb、GaAsXP1-X、GaAsX
Sb1-X、GaPXSb1-X、AlAsXP1-X、AlAsX
Sb1-X、AlPXSb1- X、InAsXP1-X、InAsX
Sb1-X、InPXSb1-X等の三元混晶や、Ga1 -XAl
XAs1-YPY、Ga1-XAlXP1-YSbY、Ga1-XAlX
As1-YSbY、In1-XAlXAs1-YPY、In1-XAlX
P1-YSbY、In1-XAlXAs1-YSbY、In1-XGaX
As1-YPY、In1-XGaXP1-YSbY、In1-XGaXA
s1-YSbY、(Ga1-XAlX)YIn1-YP、(Ga1-X
AlX)YIn1-YAs、(Ga1-XAlX)YIn1-YS
b、Al(As1-XPX)YSb1-Y、Ga(As1-XPX)
YSb1- Y、In(As1-XPX)YSb1-Y等の四元混晶等
の形成にも本発明を適用できる。
可能である。例えば、上記実施例ではIII−V族化合物
半導体としてGaAs層をシリコン基板上に形成した
が、本発明の方法を次に示す他のIII−V族化合物半導
体の形成に適用してもよい。例えば、GaP、GaS
b、AlAs、AlP、AlSb、InAs、InP、
InSb等や、AlXGa1-XAs、AlXGa1-XP、A
l XGa1-XSb、InXGa1-XAs、InXGa1-XP、
InXGa1-XSb、InXAl1-XAs、InXAl
1-XP、InXAl1-XSb、GaAsXP1-X、GaAsX
Sb1-X、GaPXSb1-X、AlAsXP1-X、AlAsX
Sb1-X、AlPXSb1- X、InAsXP1-X、InAsX
Sb1-X、InPXSb1-X等の三元混晶や、Ga1 -XAl
XAs1-YPY、Ga1-XAlXP1-YSbY、Ga1-XAlX
As1-YSbY、In1-XAlXAs1-YPY、In1-XAlX
P1-YSbY、In1-XAlXAs1-YSbY、In1-XGaX
As1-YPY、In1-XGaXP1-YSbY、In1-XGaXA
s1-YSbY、(Ga1-XAlX)YIn1-YP、(Ga1-X
AlX)YIn1-YAs、(Ga1-XAlX)YIn1-YS
b、Al(As1-XPX)YSb1-Y、Ga(As1-XPX)
YSb1- Y、In(As1-XPX)YSb1-Y等の四元混晶等
の形成にも本発明を適用できる。
【0082】また、上記実施例ではV族系ガスとしてハ
イドライド系ガスのAsH3を用いたが、ハライド系ガ
スのAsCl3を用いてもよい。P、SbのV族系ガス
として、ハイドライド系ガスのPH3、SbH3を用いて
もよいし、ハライド系ガスのPCl3、SbCl3、Sb
Cl4を用いてもよい。さらに、V族系ガスとして固体
As、固体P、固体Sbの蒸気を用いてもよい。
イドライド系ガスのAsH3を用いたが、ハライド系ガ
スのAsCl3を用いてもよい。P、SbのV族系ガス
として、ハイドライド系ガスのPH3、SbH3を用いて
もよいし、ハライド系ガスのPCl3、SbCl3、Sb
Cl4を用いてもよい。さらに、V族系ガスとして固体
As、固体P、固体Sbの蒸気を用いてもよい。
【0083】また、上記実施例ではIV族半導体基板上に
III−V族化合物半導体層を形成する例を示したが、IV
族半導体基板上にII−VI族化合物半導体層を形成する際
にも本発明を適用することができる。例えば、ZnO、
ZnS、ZnSe、CdS、CdSe、CdTe、Hg
Se、HgTe等や、CdXZn1-XTe、CdXZn1-X
Se、HgXZn1-XTe、HgXZn1-XSe、HgXC
d1-XTe、HgXCd1-XSe、ZnTeXSe1-X、C
dTeXSe1-X、HgTeXSe1-X、等の三元混晶や、
Zn1-XCdXTe1-YSeY、Hg1-XCdXTe1-YS
eY、Hg1-XZnXTe1-YSeY、(Zn1-XCdX)YH
g1-YTe、(Zn1-XCdX)YHg1-YSe等の四元混
晶等の形成にも本発明を適用できる。
III−V族化合物半導体層を形成する例を示したが、IV
族半導体基板上にII−VI族化合物半導体層を形成する際
にも本発明を適用することができる。例えば、ZnO、
ZnS、ZnSe、CdS、CdSe、CdTe、Hg
Se、HgTe等や、CdXZn1-XTe、CdXZn1-X
Se、HgXZn1-XTe、HgXZn1-XSe、HgXC
d1-XTe、HgXCd1-XSe、ZnTeXSe1-X、C
dTeXSe1-X、HgTeXSe1-X、等の三元混晶や、
Zn1-XCdXTe1-YSeY、Hg1-XCdXTe1-YS
eY、Hg1-XZnXTe1-YSeY、(Zn1-XCdX)YH
g1-YTe、(Zn1-XCdX)YHg1-YSe等の四元混
晶等の形成にも本発明を適用できる。
【0084】
【発明の効果】以上の通り、本発明によれば、第1の温
度でIV族半導体基板の表面の酸化膜を除去し、第1の温
度より低い第2の温度で、成長する化合物半導体の構成
元素を含有するガスを導入しながら化合物半導体の低温
成長層を形成し、第2の温度より高く第1の温度よりも
低い第3の温度で、成長する化合物半導体の構成元素を
含有するガスを導入しながら低温成長層上に化合物半導
体の第1の単結晶層を成長し、第3の温度より高く第1
の温度よりも低い第4の温度で、成長する化合物半導体
の構成元素を含有するガスを導入しながら第1の単結晶
層上に化合物半導体の第2の単結晶層を成長し、第2の
温度より高く第4の温度よりも低い第5の温度で、成長
する化合物半導体の構成元素を含有するガスを導入しな
がら第2の単結晶層上に化合物半導体の第3の単結晶層
を成長し、化合物半導体成長途中または成長後に、第4
の温度より高い温度における加熱工程と第2の温度より
低い温度まで降温する冷却工程を有する熱処理サイクル
を少なくとも1回繰り返す熱サイクルアニールを行うの
で、IV族半導体基板上に、結晶性の点でも表面モホロジ
ーの点でも優れた化合物半導体層を形成することができ
る。
度でIV族半導体基板の表面の酸化膜を除去し、第1の温
度より低い第2の温度で、成長する化合物半導体の構成
元素を含有するガスを導入しながら化合物半導体の低温
成長層を形成し、第2の温度より高く第1の温度よりも
低い第3の温度で、成長する化合物半導体の構成元素を
含有するガスを導入しながら低温成長層上に化合物半導
体の第1の単結晶層を成長し、第3の温度より高く第1
の温度よりも低い第4の温度で、成長する化合物半導体
の構成元素を含有するガスを導入しながら第1の単結晶
層上に化合物半導体の第2の単結晶層を成長し、第2の
温度より高く第4の温度よりも低い第5の温度で、成長
する化合物半導体の構成元素を含有するガスを導入しな
がら第2の単結晶層上に化合物半導体の第3の単結晶層
を成長し、化合物半導体成長途中または成長後に、第4
の温度より高い温度における加熱工程と第2の温度より
低い温度まで降温する冷却工程を有する熱処理サイクル
を少なくとも1回繰り返す熱サイクルアニールを行うの
で、IV族半導体基板上に、結晶性の点でも表面モホロジ
ーの点でも優れた化合物半導体層を形成することができ
る。
【図1】本発明の第1の実施例による化合物半導体結晶
層の成長方法を示す図である。
層の成長方法を示す図である。
【図2】本発明の第1の実施例による形成される化合物
半導体層の構成を示す図である。
半導体層の構成を示す図である。
【図3】本発明の第1の実施例により形成されたGaA
s層表面を原子間力顕微鏡で観察した結果を示す図であ
る。
s層表面を原子間力顕微鏡で観察した結果を示す図であ
る。
【図4】従来の方法により製造されたGaAs層表面を
原子間力顕微鏡で観察した結果を示す図である。
原子間力顕微鏡で観察した結果を示す図である。
【図5】本発明の第1の実施例によるGaAs層と従来
方法によるGaAs層の表面のピット数を比較するグラ
フである。
方法によるGaAs層の表面のピット数を比較するグラ
フである。
【図6】本発明の第1の実施例によるGaAs層と従来
方法によるGaAs層の表面の凹凸の値を比較するグラ
フである。
方法によるGaAs層の表面の凹凸の値を比較するグラ
フである。
【図7】本発明の第1の実施例によるGaAs層と従来
方法によるGaAs層の表面の凹凸の標準偏差値を比較
するグラフである。
方法によるGaAs層の表面の凹凸の標準偏差値を比較
するグラフである。
【図8】本発明の第1の実施例において、第3のGaA
s単結晶層の成長温度を変化させた場合のGaAs層表
面のピット数を比較するグラフである。
s単結晶層の成長温度を変化させた場合のGaAs層表
面のピット数を比較するグラフである。
【図9】本発明の第1の実施例において、第1のGaA
s単結晶層を形成する際のV/III比を変化させた場合
のGaAs層の表面粗さとピット密度を比較するグラフ
である。
s単結晶層を形成する際のV/III比を変化させた場合
のGaAs層の表面粗さとピット密度を比較するグラフ
である。
【図10】本発明の第2の実施例による化合物半導体結
晶層の成長方法を示す図である。
晶層の成長方法を示す図である。
【図11】本発明の第2の実施例において、低温初期層
の成長温度に対する結晶性を示すグラフである。
の成長温度に対する結晶性を示すグラフである。
【図12】本発明の第2の実施例において、低温初期層
の成長温度に対する平坦性を示すグラフである。
の成長温度に対する平坦性を示すグラフである。
【図13】実施例4による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図14】実施例5による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図15】実施例6による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図16】実施例7による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図17】比較例3による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図18】比較例4による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図19】本発明の第3の実施例により形成される化合
物半導体層の構成を示す図である。
物半導体層の構成を示す図である。
【図20】本発明の第3の実施例により形成されたGa
As層の表面状態を示す図である。
As層の表面状態を示す図である。
【図21】GaAs層の表面に形成されたピットを説明
するための図である。
するための図である。
【図22】本発明の第3の実施例により形成されたGa
As層の表面凹凸を比較するグラフである。
As層の表面凹凸を比較するグラフである。
【図23】本発明の第3の実施例により形成したGaA
s層表面の表面粗さ自乗平均と熱サイクルアニール前ま
でに成長したGaAs膜厚との関係を示す図である。
s層表面の表面粗さ自乗平均と熱サイクルアニール前ま
でに成長したGaAs膜厚との関係を示す図である。
【図24】比較例4の4段階成長法により形成されたG
aAs層の表面状態を示す図である。
aAs層の表面状態を示す図である。
10…シリコン基板
12…GaAsの低温成長層
14…GaAs単結晶層
14a…GaAsの第1の単結晶層
14b…GaAsの第2の単結晶層
14c…GaAsの第3の単結晶層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平7−106245(JP,A)
特開 平6−177046(JP,A)
特開 平4−280898(JP,A)
特開 平3−116926(JP,A)
特開 平3−74839(JP,A)
特開 昭63−276218(JP,A)
S.F.Fang,K.Adomi,
S.Iyer,H.Morkoc,H.
Zabe,C.Choi,N.Otsu
ka,”Gallium arseni
de and other compo
und semiconductors
on silicon”,Journ
al of Applied Phys
ics,1990年10月1日,Vol.68,
No.7,pp.R31−R58
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/20 - 21/205
H01L 21/324
Web of Science
Claims (9)
- 【請求項1】 IV族半導体基板上に化合物半導体の結晶
層を形成する化合物半導体結晶層の成長方法において、 第1の温度で前記IV族半導体基板の表面の酸化膜を除去
する酸化膜除去工程と、 前記第1の温度より低い第2の温度で、成長する前記化
合物半導体の構成元素をそれぞれ含有する複数の原料ガ
スを導入しながら、前記IV族半導体基板上に前記化合物
半導体の低温成長層を形成する低温成長層形成工程と、 前記第2の温度より高く、前記第1の温度よりも低い第
3の温度で、前記原料ガスを導入しながら、前記低温成
長層上に前記化合物半導体の第1の単結晶層を成長する
第1の単結晶層成長工程と、 前記第3の温度より高く、前記第1の温度よりも低い第
4の温度で、前記原料ガスを導入しながら、前記第1の
単結晶層上に前記化合物半導体の第2の単結晶層を成長
する第2の単結晶層成長工程と、 前記第2の温度より高く、前記第4の温度よりも低い第
5の温度で、前記原料ガスを導入しながら、前記第2の
単結晶層上に前記化合物半導体の第3の単結晶層を成長
する第3の単結晶層成長工程と、前記第1の単結晶層成長工程より後に、 前記第4の温度
より高い温度における加熱工程と、前記第2の温度より
低い温度まで降温する冷却工程とを有する熱処理サイク
ルを少なくとも1回繰り返す熱サイクルアニール工程と
を有することを特徴とする化合物半導体結晶層の成長方
法。 - 【請求項2】 請求項1記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記第2の単結晶層成
長工程において、前記第2の単結晶層の成長開始から成
長終了までの間に行うことを特徴とする化合物半導体結
晶層の成長方法。 - 【請求項3】 請求項1記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記第3の単結晶層成
長工程において、前記第3の単結晶層の成長開始から成
長終了までの間に行うことを特徴とする化合物半導体結
晶層の成長方法。 - 【請求項4】 請求項1記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が1.5μm以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法。 - 【請求項5】 請求項1乃至4のいずれかに記載の化合
物半導体結晶層の成長方法において、 前記化合物半導体はIII−V族化合物半導体であり、 前記原料ガスはIII族元素を含有するIII族系ガス及びV
族元素を含有するV族系ガスであることを特徴とする化
合物半導体結晶層の成長方法。 - 【請求項6】 請求項5記載の化合物半導体結晶層の成
長方法において、 前記V族系ガスはV族ハイドライド系ガスであることを
特徴とする化合物半導体結晶層の成長方法。 - 【請求項7】 請求項5記載の化合物半導体結晶層の成
長方法において、 前記V族系ガスはV族ハライド系ガスであることを特徴
とする化合物半導体結晶層の成長方法。 - 【請求項8】 請求項5記載の化合物半導体結晶層の成
長方法において、 前記V族系ガスは固体V族の蒸気であることを特徴とす
る化合物半導体結晶層の成長方法。 - 【請求項9】 請求項1乃至4のいずれかに記載の化合
物半導体結晶層の成長方法において、 前記化合物半導体はII−VI族化合物半導体であり、 前記原料ガスはII族元素を含有するII族系ガス及びVI族
元素を含有するVI族系ガスであることを特徴とする化合
物半導体結晶層の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11516894A JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11516894A JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07321032A JPH07321032A (ja) | 1995-12-08 |
JP3369304B2 true JP3369304B2 (ja) | 2003-01-20 |
Family
ID=14656031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11516894A Expired - Fee Related JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3369304B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492251B2 (en) | 2011-11-09 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of forming a thin layer structure |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE240792T1 (de) * | 1997-03-14 | 2003-06-15 | Kajima Corp | Verfahren zum reinigen einer strukturellen oberfläche |
WO2009084242A1 (ja) * | 2007-12-28 | 2009-07-09 | Sumitomo Chemical Company, Limited | 半導体基板および半導体基板の製造方法 |
DE102011016366B4 (de) * | 2011-04-07 | 2018-09-06 | Nasp Iii/V Gmbh | III/V-Si-Template, dessen Verwendung und Verfahren zu dessen Herstellung |
US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
JP6050595B2 (ja) * | 2012-03-09 | 2016-12-21 | 旭化成株式会社 | 化合物半導体基板及びその製造方法 |
CN108899359A (zh) | 2014-07-22 | 2018-11-27 | Flosfia 株式会社 | 结晶性半导体膜和板状体以及半导体装置 |
-
1994
- 1994-05-27 JP JP11516894A patent/JP3369304B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
S.F.Fang,K.Adomi,S.Iyer,H.Morkoc,H.Zabe,C.Choi,N.Otsuka,"Gallium arsenide and other compound semiconductors on silicon",Journal of Applied Physics,1990年10月1日,Vol.68,No.7,pp.R31−R58 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492251B2 (en) | 2011-11-09 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of forming a thin layer structure |
Also Published As
Publication number | Publication date |
---|---|
JPH07321032A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
KR100304664B1 (ko) | GaN막 제조 방법 | |
US7732306B2 (en) | Methods for producing improved epitaxial materials | |
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
US5019529A (en) | Heteroepitaxial growth method | |
TWI521733B (zh) | 用以產生含鎵三族氮化物半導體之方法 | |
JPH05291140A (ja) | 化合物半導体薄膜の成長方法 | |
JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
WO2002017369A1 (en) | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
US6339014B1 (en) | Method for growing nitride compound semiconductor | |
KR20200142482A (ko) | 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법 | |
JP2845464B2 (ja) | 化合物半導体の成長方法 | |
KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
JP2003192496A (ja) | Iii族窒化物半導体基板およびその製造方法 | |
EP2695180B1 (de) | Verfahren zur herstellung eines iii/v-si-templats | |
JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
JP2900946B2 (ja) | 半導体装置 | |
JP3052399B2 (ja) | 化合物半導体膜の製造方法 | |
JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
JPH047819A (ja) | GaAs薄膜 | |
JP3124616B2 (ja) | 化合物半導体薄膜の成長方法 | |
JP2985413B2 (ja) | 化合物半導体装置の製造方法 | |
JP4524630B2 (ja) | Hemt用エピタキシャルウェハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
LAPS | Cancellation because of no payment of annual fees |