JP5309428B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5309428B2 JP5309428B2 JP2006127727A JP2006127727A JP5309428B2 JP 5309428 B2 JP5309428 B2 JP 5309428B2 JP 2006127727 A JP2006127727 A JP 2006127727A JP 2006127727 A JP2006127727 A JP 2006127727A JP 5309428 B2 JP5309428 B2 JP 5309428B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- trench groove
- electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 230000007704 transition Effects 0.000 claims abstract description 76
- 239000012212 insulator Substances 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 24
- 210000000746 body region Anatomy 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 77
- 238000010586 diagram Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
この発明は、大電力用縦型絶縁ゲート半導体素子を有する半導体装置に関する。
従来、大電力用縦型絶縁ゲート半導体素子として、金属−酸化物−半導体構造を有する絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴとする）や絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）が公知である。これらの半導体素子は、高電力出力用途のために単独で形成されたり、他の高電圧出力用途のために並列に接続された構造として形成される。
このような縦型半導体素子を有する半導体装置では、主電流が流れる活性領域の外側で、かつＭＯＳゲート構造が形成された側（以下、上側とする）の主面に、ＰＮ接合を終端させるためのプレーナ型終端構造領域を設ける必要がある。この終端構造領域を設けない場合には、活性領域の外側に、ＰＮ接合部の曲率部分が存在することになる。この曲率部分では、活性領域内の平面状のＰＮ接合部よりも、電界の集中が起こりやすい。そのため、活性領域の外側の方が、活性領域よりも高電界となり、活性領域よりも先に臨界電界強度に到達するため、耐圧が低くなってしまう。
また、一般的に、プレーナ型終端構造領域を有する縦型デバイスでは、主電流を流すために半導体層に接している電極のうち、上側の電極の方が、反対側の電極よりも小さい。そのため、上側の電極の端部には、電流が集中しやすい。この対策として、活性領域から終端構造領域に遷移する領域（以下、遷移領域とする）を設けることが公知である。
プレーナ型終端構造の例としては、フローティングガードリング構造、フィールドプレート構造、リサーフ構造等、またはそれらを組み合わせた終端構造が公知である。また、プレーナ型終端構造領域においてトレンチ溝同士をループ状につなぎ合わせることにより、トレンチ溝の端面をなくし、トレンチ溝端面への電界集中による耐圧低下を防ぐようにした構造が公知である（例えば、特許文献１参照。）。
また、トレンチ溝よりも深いＰ型拡散領域を設けることにより、トレンチ溝端面への電界集中による耐圧低下を防ぐようにした構造が公知である（例えば、特許文献２参照。）。この特許文献２には、活性セル領域を囲む不活性セル領域と、不活性セル領域を囲むターミネーション領域を設けることによって、寄生ＮＰＮトランジスタが形成されるのを防ぎ、電流集中に起因する破壊を防ぐようにした構造も開示されている。
また、活性領域において、トレンチ溝内に誘電体膜を介して、エミッタ電極に接続された電極を形成することにより、半導体基板領域内に空間電荷領域を形成し、チャネル領域と半導体基板領域との接合に発生する空間電荷領域との結合により、半導体基板領域内の空間電荷領域における電界集中を緩和させるようにした構造が公知である（例えば、特許文献３参照。）。この公知例は、高耐圧を維持しつつ、オン抵抗を低減できる程度に半導体基板の不純物濃度を高くするものである。
また、活性領域を完全に囲む縁部終端構造を備えたパワーＭＯＳ素子が公知である（例えば、特許文献４参照。）。この縁部終端構造は、ソース領域、ドレイン領域およびチャネル領域とは反対側の縁部に、絶縁体によって絶縁されている導電材料を有する終端トレンチの一部を含む。この縁部終端構造の導電材料は、接続孔、上面メタライゼーションおよび接続孔を介してソース領域およびドレイン領域に導電可能に接続されている。
また、第１導電型の半導体基板と、半導体基板上に設けられた第２導電型のエピタキシャル層と、エピタキシャル層の上面からエピタキシャル層の中に延在する第１導電型の第１の領域と、第１の領域を取り囲みかつ第１の領域から離間するようにエピタキシャル層の上面からエピタキシャル層の中に延在する第２の領域と、エピタキシャル層の上面から第２の領域およびエピタキシャル層を通って基板の中まで延在する傾斜した側壁と、第１の領域および第２の領域とエピタキシャル層との間に形成されたそれぞれのＰＮ接合と、傾斜した側壁中に設けられて、第２の領域を基板に電気的に接続する低抵抗路を構成する第１導電型の不純物の薄い注入層と、を有し、第１の領域と第２の領域との間に、降伏電圧特性を制御する手段が設けられている半導体デバイスが公知である。降伏電圧特性を制御する手段は、第１の領域から第２の領域に向かって横方向に延在する第１の接合終端延在領域と、第２の領域から第１の接合終端延在領域に向かって横方向に延在する第２の接合終端延在領域とを有している（例えば、特許文献５参照。）。
また、Ｎ+エミッタ領域が配置されるセルエリアと、当該セルエリア以外の領域である非セルエリアとの間にトレンチを形成し、Ｐベース層を分離した構造が公知である（例えば、特許文献６参照。）。トレンチ内にはゲート電極が埋設される。この公知例は、非セルエリアからセルエリアへ正孔が流れ込むことを防ぎ、ラッチアップ現象が生じることを回避することができる。
しかしながら、上述した不活性セル領域を設ける場合には、不活性セル領域がＭＯＳＦＥＴ動作をしない領域であるため、単位面積あたりのオン抵抗の上昇を招くという問題点がある。また、終端構造領域と不活性セル領域に挟まれたトレンチ溝には、絶縁膜を介してゲート電極が埋め込まれているため、総ゲート長が長くなり、容量が増加するという問題点や、ゲートの信頼性が損なわれるという問題点がある。
特に、半導体装置の角部には、ゲート電極が埋め込まれたトレンチ溝に曲率部分がある。この曲率部分と、他のトレンチ溝が直線状に形成されている領域とでは、絶縁膜の成長速度が異なるため、ゲートの信頼性が低下するという問題点がある。また、ゲート電極とソース電極を分離するために一定以上のスペースを設ける必要があるため、トランジスタの動作領域が狭くなるという問題点もある。
この発明は、上述した従来技術による問題点を解消するため、終端構造領域および遷移領域を有する半導体装置であって、終端構造領域および遷移領域をより一層短くすることができる半導体装置を提供することを目的とする。また、この発明は、終端構造領域および遷移領域を有する半導体装置であって、総ゲート長を必要以上に長くすることなく、本来必要な領域にのみゲート電極を設置することができる半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝内に埋め込まれた絶縁体、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする。
また、請求項２の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝内に埋め込まれた絶縁体、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする。
また、請求項３の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝内に埋め込まれた絶縁体、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする。
また、請求項４の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝内に埋め込まれた絶縁体、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする。
また、請求項５の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記トレンチ溝内に埋め込まれた電極、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする。
また、請求項６の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記トレンチ溝内に埋め込まれた電極、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする。
また、請求項７の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記第２トレンチ溝内に埋め込まれた電極、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする。
また、請求項８の発明にかかる半導体装置は、活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、第１主面と第２主面を有する第１導電型のドリフト領域と、前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記第２トレンチ溝内に埋め込まれた電極、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、前記第２半導体領域に接続された第２電極と、終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、を備え、前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする。
また、請求項９の発明にかかる半導体装置は、請求項５または６に記載の発明において、前記トレンチ溝内の電極が前記第１電極に接続されていることを特徴とする。また、請求項１０の発明にかかる半導体装置は、請求項９に記載の発明において、前記トレンチ溝内の電極が半導体装置の四隅においてのみ、前記第１電極に接続されていることを特徴とする。
また、請求項１１の発明にかかる半導体装置は、請求項７または８に記載の発明において、前記第２トレンチ溝内の電極が前記第１電極に接続されていることを特徴とする。また、請求項１２の発明にかかる半導体装置は、請求項１１に記載の発明において、前記第２トレンチ溝内の電極が半導体装置の四隅においてのみ、前記第１電極に接続されていることを特徴とする。
また、請求項１３の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記トレンチ溝内の絶縁体が酸化シリコンであることを特徴とする。また、請求項１４の発明にかかる半導体装置は、請求項３または４に記載の発明において、前記第２トレンチ溝内の絶縁体が酸化シリコンであることを特徴とする。
また、請求項１５の発明にかかる半導体装置は、請求項３、４、７または８に記載の発明において、前記第１トレンチ溝の深さと前記第２トレンチ溝の深さが同じであることを特徴とする。また、請求項１６の発明にかかる半導体装置は、請求項１〜１５のいずれか一つに記載の発明において、前記バイパス領域の不純物プロファイルと前記チャネル領域の不純物プロファイルが同じであることを特徴とする。
また、請求項１７の発明にかかる半導体装置は、請求項１〜１５のいずれか一つに記載の発明において、前記チャネル領域内に選択的に第２導電型のボディ領域が設けられており、前記バイパス領域の不純物プロファイルと前記ボディ領域の不純物プロファイルが同じであることを特徴とする。また、請求項１８の発明にかかる半導体装置は、請求項１〜１７のいずれか一つに記載の発明において、前記活性領域のＭＯＳゲート構造が直線状に形成されていることを特徴とする。
この発明によれば、遷移領域に設けたトレンチ溝により、終端構造領域の少数キャリアが活性領域に流れ込むのを防ぐとともに、その少数キャリアをバイパス領域から引き抜くことにより、終端構造領域の近傍でターンオフ破壊やアバランシェ破壊が起こるのを回避できる。つまり、遷移領域のトレンチ溝に電流障壁および電圧障壁としての機能を付与することによって、動的な耐量を向上させることができる。
また、遷移領域のトレンチ溝の内部を酸化膜によって埋め込むことにより、あるいは、酸化膜を介して電極を埋め込み、かつその電極の電位をゲート電極とは異なる電位に固定することによって、ゲート電極面積の増加を防ぐとともに、ゲート電位との絶縁に必要な領域を短くするか、なくすことができる。従って、高いゲート信頼性と短い遷移領域の両方を同時に実現することができる。
さらに、遷移領域のトレンチ溝を酸化シリコンで埋める場合には、従来の半導体製造プロセスを流用できる。また、遷移領域のトレンチ溝の深さを活性領域のトレンチ溝の深さと同じにしたり、バイパス領域の不純物プロファイルをチャネル領域やボディ領域の不純物プロファイルと同じにすることによって、プロセスを追加しないで遷移領域の構造を作製できるので、半導体製造プロセスを簡略化できる。
また、バイパス領域と遷移領域のトレンチ溝との界面から、バイパス領域の、前記界面から最も離れている部分までの距離が、活性領域のチャネル深さよりも長いように形成することによって、アバランシェ降伏による耐圧の低下が小さくなり、有利である。あるいは、同距離が、活性領域のトレンチ溝の間隔よりも広いように形成することによって、アバランシェ降伏による耐圧の低下が小さくなり、有利である。
ところで、上記特許文献３に開示された半導体装置は、オン抵抗を低減できる程度に半導体基板の不純物濃度を高くするものである。そのため、活性領域のほぼ全面にわたって、トレンチ溝を形成し、そのトレンチ溝内に誘電体膜を介して電極を形成する必要がある。それに対して、本発明は、活性領域と終端構造領域の間の遷移領域にトレンチ溝を形成し、そのトレンチ溝を絶縁体で埋めるか、またはトレンチ溝内に誘電体膜を介して電極を形成するものであるから、上記特許文献３に開示された半導体装置とは、その機構および構造が異なる。
本発明にかかる半導体装置によれば、終端構造領域および遷移領域をより一層短くすることができるという効果を奏する。また、総ゲート長を必要以上に長くすることなく、本来必要な領域にのみゲート電極を設置することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
本発明を６００ＶプレーナゲートＭＯＳＦＥＴに適用した例について説明する。図１は、実施の形態１の半導体装置の第１主面側の平面レイアウトを示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図１に示すように、活性領域１は、半導体装置の中央部に配置されている。遷移領域２は、活性領域１を囲むように、活性領域１の外側に配置されている。終端構造領域３は、遷移領域２を囲むように、遷移領域２の外側に配置されている。
本発明を６００ＶプレーナゲートＭＯＳＦＥＴに適用した例について説明する。図１は、実施の形態１の半導体装置の第１主面側の平面レイアウトを示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図１に示すように、活性領域１は、半導体装置の中央部に配置されている。遷移領域２は、活性領域１を囲むように、活性領域１の外側に配置されている。終端構造領域３は、遷移領域２を囲むように、遷移領域２の外側に配置されている。
遷移領域２には、チャネル領域４、トレンチ埋込領域５およびバイパス領域６が、活性領域１から終端構造領域３へ向かってこの順で、それぞれ半導体チップを一周するように配置されている。半導体チップの四隅の角部では、トレンチ埋込領域５は、約２００μｍ程度の曲率で直角に曲がるように形成されている。終端構造領域３の外周縁は、半導体装置の第１主面から第２主面まで達する切断面７ａ，７ｂとなっている。図示省略したが、終端構造領域３には、フィールドリミッティングリング等の終端構造が形成されている。
図示省略したが、活性領域１には、ＭＯＳゲート構造を構成するソース領域、チャネル領域およびボディ領域等が形成されている。特に限定しないが、例えば、活性領域１には、直線状に形成された複数のＭＯＳゲート構造がストライプ状に平行に配置されている。ここでは、図１の一点鎖線Ａ−Ａ’に垂直な方向（一点鎖線Ｂ−Ｂ’に平行な方向）に各ＭＯＳゲート構造が伸びているとする。また、活性領域１には、ゲートパッド８が設けられている。例えば、ゲートパッド８は、金属でできている。
次に、実施の形態１の半導体装置の断面の構成について説明する。図２および図３は、それぞれ図１の切断線Ａ−Ａ’およびＢ−Ｂ’における断面の構成を示す図である。活性領域１の構成は、次の通りである。例えば、Ｎ型のドリフト領域１１の濃度および厚さは、それぞれ約２．５×１０14ｃｍ-3および５０μｍ程度である。Ｐ型のチャネル領域１２は、ドリフト領域１１の第１主面に沿って選択的に設けられている。例えば、チャネル領域１２の深さは、３μｍ程度である。Ｎ型の第１半導体領域であるソース領域１３は、チャネル領域１２内に選択的に設けられている。
ゲート絶縁膜１４は、チャネル領域１２の、ソース領域１３とドリフト領域１１の間の領域に沿って、第１主面上に設けられている。例えば、ゲート絶縁膜１４は、酸化シリコンでできている。ゲート電極１５は、ゲート絶縁膜１４に沿ってその上に設けられている。例えば、ゲート電極１５は、高濃度ドープドポリシリコンでできている。
また、Ｐ型のボディ領域１６が、チャネル領域１２内に選択的に設けられている。第１電極であるソース電極１７は、ソース領域１３に接続されているとともに、ボディ領域１６を介してチャネル領域１２に電気的に接続されている。例えば、ソース電極１７は、金属でできている。ソース電極１７とゲート電極１５は、層間絶縁膜１８により絶縁されている。上述したＭＯＳゲート構造は、一般的なＤＭＯＳ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ−ＭＯＳ）プロセスにより形成される。
遷移領域２の構成は、次の通りである。チャネル領域４およびバイパス領域６の導電型は、Ｐ型である。チャネル領域４およびバイパス領域６は、ドリフト領域１１の第１主面に沿って選択的に設けられている。チャネル領域４の幅については、自由に設計できるが、プレーナーゲート型デバイスでは１／２セル程度であるのが適当である。チャネル領域４の深さおよび不純物プロファイルを活性領域１のチャネル領域１２の深さおよび不純物プロファイルと同じにして、両チャネル領域４，１２を同一のプロセスで形成するとよい。
バイパス領域６の幅は、トレンチ溝１９の深さと同等であるか、それよりも長い。バイパス領域６の幅が活性領域１のチャネル深さより深いトレンチ溝１９の深さよりも長いと、アバランシェ降伏による耐圧の低下が小さくなるので、好ましい。バイパス領域６の深さは、トレンチ溝１９の深さよりも浅い。バイパス領域６が浅い程、後述する動的耐量の向上効果が大きくなるので、好ましい。
あるいは、バイパス領域６の深さおよび不純物プロファイルを活性領域１のチャネル領域１２の深さおよび不純物プロファイルと同じにしてもよい。この場合には、バイパス領域６を活性領域１のチャネル領域１２と同一のプロセスで形成することができるので、バイパス領域６を形成する工程を追加する必要がなくなり、好ましい。例えば、２×１０13〜２×１０14ｃｍ-2程度のドーズ量でボロンイオンを注入し、その後に１１００℃で２００分程度の熱処理を行うことによって、活性領域１のチャネル領域１２とバイパス領域６を同時に形成することができる。
あるいは、バイパス領域６の深さおよび不純物プロファイルをボディ領域１６の深さおよび不純物プロファイルと同じにして、すなわちボディ領域２２をバイパス領域６として機能させ、ボディ領域２２をボディ領域１６と同一のプロセスで形成するようにしてもよい。トレンチ埋込領域５は、トレンチ溝１９に絶縁体２０を充填した構成となっている。トレンチ溝１９は、ドリフト領域１１の第１主面から遷移領域２のチャネル領域４よりも深くまで達するように形成されている。例えば、トレンチ溝１９の幅および深さは、それぞれ約１μｍおよび約５μｍである。また、例えば、絶縁体２０は、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）等の酸化シリコンである。
遷移領域２のチャネル領域４には、Ｐ型のボディ領域２１が選択的に設けられている。また、バイパス領域６には、Ｐ型のボディ領域２２が選択的に設けられている。ソース電極１７は、ボディ領域２１，２２を介して遷移領域２のチャネル領域４およびバイパス領域６に電気的に接続されている。トレンチ埋込領域５の絶縁体２０とソース電極１７の間には、層間絶縁膜２３が設けられている。
終端構造領域３の構成は、次の通りである。Ｐ型のフィールドリミッティングリング２４は、半導体チップを一周するように、ドリフト領域１１の第１主面に沿って選択的に設けられている。フィールドリミッティングリング２４と遷移領域２の間、およびフィールドリミッティングリング２４と切断面７ａ，７ｂの間には、フィールド酸化膜２５，２６が設けられている。フィールド酸化膜２５，２６上には層間絶縁膜２７，２８が設けられている。
フィールドプレート２９は、Ｐ型のボディ領域３０を介してフィールドリミッティングリング２４に電気的に接続されている。例えば、フィールドプレート２９は、金属でできている。例えば、層間絶縁膜１８，２３，２７，２８は、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）でできている。上述した終端構造は、一般的なＤＭＯＳプロセスにより形成される。
Ｎ型の第２半導体領域であるドレイン領域３１は、活性領域１、遷移領域２および終端構造領域３にわたって、ドリフト領域１１の第２主面に沿って設けられている。例えば、ドレイン領域３１の濃度および厚さは、それぞれ約２．０×１０18ｃｍ-3および３００μｍである。第２電極であるドレイン電極３２は、ドレイン領域３１に電気的に接続されている。例えば、ドレイン電極３２は、金属でできている。
実施の形態１によれば、トレンチ溝１９にＭＯＳゲート電極が形成されていないので、オン状態のときに、電流パスが形成されない。また、トレンチ溝１９が電流障壁として機能するので、横方向の電流の流れを制限することができる。従って、活性領域１から終端構造領域３に電流が広がるのを抑制することができる。また、ターンオフ時には、トレンチ溝１９が電位障壁として機能するので、バイパス領域６に流れ込む電流によって上昇するトレンチ溝１９の底部の電位が、チャネル領域４に流れ込む電流によって発生するトレンチ溝１９の底部の電位上昇を上回るまで、活性領域１側のチャネル領域４に電流が流れ込まないようにすることができる。従って、動的（スイッチング）耐量を向上させることができる。
ここで、特許文献２に開示されているように、トレンチ溝よりも深い拡散層が形成されている場合には、トレンチ溝の電位障壁としての機能が失われてしまう。従って、その場合には、活性領域１側のチャネル領域４の幅を広げる必要があるので、遷移領域２の幅が広くなり、その分、活性領域１の面積が小さくなってしまうため、オン抵抗の上昇を招く、という不都合がある。
また、実施の形態１によれば、トレンチ溝１９の内部にゲート電極が埋め込まれていないので、トレンチ溝１９の内部にゲート電極が埋め込まれている場合にその埋め込まれたゲート電極とソース電極との絶縁のために必要な領域が不要であるので、遷移領域２の幅を狭くすることができる。また、ＭＯＳゲート面積を広げずに済むので、ＭＯＳゲートの信頼性を損ねることがない。
実施の形態２．
図４および図５は、実施の形態２の半導体装置の構成を示す図であり、それぞれ図１の切断線Ａ−Ａ’およびＢ−Ｂ’に相当する断面における構成を示す図である。実施の形態２の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図４および図５に示すように、実施の形態２が実施の形態１と異なるのは、絶縁膜４１が遷移領域２のトレンチ溝１９の内周面に沿って設けられており、トレンチ溝１９がその絶縁膜４１を介して電極４２で埋められていることと、その電極４２がソース電極１７に接続されていることである。その他の構成は、実施の形態１と同じである。
図４および図５は、実施の形態２の半導体装置の構成を示す図であり、それぞれ図１の切断線Ａ−Ａ’およびＢ−Ｂ’に相当する断面における構成を示す図である。実施の形態２の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図４および図５に示すように、実施の形態２が実施の形態１と異なるのは、絶縁膜４１が遷移領域２のトレンチ溝１９の内周面に沿って設けられており、トレンチ溝１９がその絶縁膜４１を介して電極４２で埋められていることと、その電極４２がソース電極１７に接続されていることである。その他の構成は、実施の形態１と同じである。
トレンチ溝１９内の電極４２は、トレンチ溝１９内の絶縁膜４１によって、遷移領域２のチャネル領域４およびバイパス領域６から絶縁されている。例えば、トレンチ溝１９内の絶縁膜４１は、１００ｎｍの厚さの酸化シリコンでできている。例えば、トレンチ溝１９内の電極４２は、高濃度ドープドポリシリコンでできている。これら絶縁膜４１および電極４２を、それぞれ活性領域１のゲート絶縁膜１４およびゲート電極１５と同時に形成するようにすれば、トレンチ溝１９を埋める工程を追加しなくてもよいので、好ましい。
実施の形態３．
実施の形態３は、実施の形態２の変形例である。図６は、実施の形態３の半導体装置の構成を示す図であり、図１の切断線Ａ−Ａ’に相当する断面における構成を示す図である。実施の形態３の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図６に示すように、実施の形態３が実施の形態２と異なるのは、遷移領域２のチャネル領域４およびバイパス領域６が、トレンチ溝１９よりも浅いが、活性領域１のチャネル領域１２よりも深く形成されていることである。
実施の形態３は、実施の形態２の変形例である。図６は、実施の形態３の半導体装置の構成を示す図であり、図１の切断線Ａ−Ａ’に相当する断面における構成を示す図である。実施の形態３の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図６に示すように、実施の形態３が実施の形態２と異なるのは、遷移領域２のチャネル領域４およびバイパス領域６が、トレンチ溝１９よりも浅いが、活性領域１のチャネル領域１２よりも深く形成されていることである。
また、実施の形態３では、トレンチ溝１９内の電極４２は、トレンチ溝１９内の絶縁膜４１と層間絶縁膜４３によって、遷移領域２のチャネル領域４から絶縁されているとともに、トレンチ溝１９内の絶縁膜４１によって、バイパス領域６から絶縁されている。例えば、この層間絶縁膜４３は、ＢＰＳＧでできており、他の層間絶縁膜１８，２７，２８と同時に形成される。その他の構成は、実施の形態２と同じである。
実施の形態４．
実施の形態４は、実施の形態２の変形例である。図７は、実施の形態４の半導体装置の構成を示す図であり、図１の切断線Ａ−Ａ’に相当する断面における構成を示す図である。実施の形態４の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図７に示すように、実施の形態４が実施の形態２と異なるのは、遷移領域２において、チャネル領域４内のボディ領域２１およびバイパス領域６内のボディ領域２２がトレンチ溝１９まで伸びており、ソース電極１７がトレンチ溝１９内においてトレンチ溝１９内の電極４２に接続していることである。その他の構成は、実施の形態２と同じである。
実施の形態４は、実施の形態２の変形例である。図７は、実施の形態４の半導体装置の構成を示す図であり、図１の切断線Ａ−Ａ’に相当する断面における構成を示す図である。実施の形態４の半導体装置の第１主面側の平面レイアウトは、図１に示すレイアウトと同じである。図７に示すように、実施の形態４が実施の形態２と異なるのは、遷移領域２において、チャネル領域４内のボディ領域２１およびバイパス領域６内のボディ領域２２がトレンチ溝１９まで伸びており、ソース電極１７がトレンチ溝１９内においてトレンチ溝１９内の電極４２に接続していることである。その他の構成は、実施の形態２と同じである。
実施の形態５．
実施の形態５は、実施の形態２の変形例である。図８は、実施の形態５の半導体装置の第１主面側の平面レイアウトを示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図９は、実施の形態５の半導体装置の辺領域（四隅を除く領域）における断面の構成を示す図であり、図８の切断線Ｃ−Ｃ’における断面の構成を示す図である。なお、切断線Ｃ−Ｃ’は、例えば活性領域１に形成された直線状の各ＭＯＳゲート構造が伸びる方向に対して垂直な方向であるとする。
実施の形態５は、実施の形態２の変形例である。図８は、実施の形態５の半導体装置の第１主面側の平面レイアウトを示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図９は、実施の形態５の半導体装置の辺領域（四隅を除く領域）における断面の構成を示す図であり、図８の切断線Ｃ−Ｃ’における断面の構成を示す図である。なお、切断線Ｃ−Ｃ’は、例えば活性領域１に形成された直線状の各ＭＯＳゲート構造が伸びる方向に対して垂直な方向であるとする。
図８および図９に示すように、実施の形態５が実施の形態２と異なるのは、遷移領域２において、トレンチ溝１９内の電極４２が半導体チップの四隅の角部においてのみ、接続部４４（図８）によりソース電極１７（図９）に接続されていることである。この電極４２とソース電極１７の接続構造は、上述した実施の形態２〜４の断面構造のいずれでもよい。半導体チップの辺領域では、トレンチ溝１９内の電極４２は、層間絶縁膜４５によりソース電極１７から絶縁されている。例えば、この層間絶縁膜４５は、ＢＰＳＧでできており、他の層間絶縁膜１８，２７，２８と同時に形成される。その他の構成は、実施の形態２と同じである。
実施の形態６．
実施の形態６は、実施の形態２の変形例である。図１０は、実施の形態６の半導体装置の第１主面側の平面レイアウトの要部を示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図１１および図１２は、それぞれ図１０の切断線Ｄ−Ｄ’およびＥ−Ｅ’における断面の構成を示す図である。これら切断線Ｄ−Ｄ’およびＥ−Ｅ’は、それぞれ図１の切断線Ａ−Ａ’およびＢ−Ｂ’に相当する。図１０〜図１２に示すように、実施の形態６が実施の形態２と異なるのは、活性領域１のＭＯＳゲート構造が、トレンチ溝５１、ゲート絶縁膜５２およびゲート電極５３からなるトレンチゲート構造５４になっていることである。
実施の形態６は、実施の形態２の変形例である。図１０は、実施の形態６の半導体装置の第１主面側の平面レイアウトの要部を示す図であり、第１主面上に形成されている電極や絶縁膜等を省略した図である。図１１および図１２は、それぞれ図１０の切断線Ｄ−Ｄ’およびＥ−Ｅ’における断面の構成を示す図である。これら切断線Ｄ−Ｄ’およびＥ−Ｅ’は、それぞれ図１の切断線Ａ−Ａ’およびＢ−Ｂ’に相当する。図１０〜図１２に示すように、実施の形態６が実施の形態２と異なるのは、活性領域１のＭＯＳゲート構造が、トレンチ溝５１、ゲート絶縁膜５２およびゲート電極５３からなるトレンチゲート構造５４になっていることである。
トレンチ溝５１は、ソース領域１３に隣接して、半導体装置の第１主面からチャネル領域１２を貫通してドリフト領域１１に達している。ゲート絶縁膜５２は、トレンチ溝５１の内周面に沿って設けられている。ゲート電極５３は、ゲート絶縁膜５２を介してトレンチ溝５１内に埋め込まれている。ゲート電極５３は、層間絶縁膜５５によりソース電極１７から絶縁されている。例えば、この層間絶縁膜５５は、ＢＰＳＧでできており、他の層間絶縁膜２７，２８と同時に形成される。その他の構成は、実施の形態２と同じである。
遷移領域２のチャネル領域４の幅については、自由に設計できるが、実施の形態６のようにトレンチゲート型デバイスの場合には、トレンチゲート構造５４のトレンチ溝５１の深さ程度であればよい。例えば、活性領域１のトレンチ溝５１と遷移領域２のトレンチ溝１９の深さを同じにし、ゲート絶縁膜５２およびゲート電極５３をそれぞれ酸化シリコンおよび高濃度ドープドポリシリコンで構成すれば、活性領域１内のトレンチゲート構造５４と、遷移領域２のトレンチ溝１９、トレンチ溝１９内の絶縁膜４１および電極４２を同一のプロセスで形成することができる。そうすれば、新たな工程を追加しなくても、遷移領域２の構造を形成することができるので、好ましい。
実施の形態２〜６によれば、トレンチ溝１９およびバイパス領域６が設けられているので、実施の形態１と同様に、動的（スイッチング）耐量を向上させることができる。また、トレンチ溝１９の内部の電極４２がソース電極１７に接続されていることによって、トレンチ溝１９の内部にゲート電極が埋め込まれている場合にその埋め込まれたゲート電極とソース電極との絶縁のために必要な領域が不要であるので、遷移領域２の幅を狭くすることができる。さらに、ＭＯＳゲート面積を広げずに済むので、ＭＯＳゲートの信頼性を損ねることがない。
また、実施の形態５では、トレンチ溝１９に埋め込まれた電極４２は、電位をソース電位に固定する目的で設けられているため、ゲート電極とは異なり、ほとんど電流を流す必要がない。そのため、電極４２として、電極材料よりも高抵抗の高ドープドポリシリコンを用いることができる。そして、電極４２とソース電極１７の接続構造を実施の形態５のような構造とすることによって、より一層、遷移領域２の幅を狭くすることができる。従って、実施の形態５によれば、活性領域１の面積をより一層、広げることができるので、好ましい。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態ではバイパス領域６とボディ領域２２の組み合わせを有する構成を主に説明したが、いずれの実施の形態においても、この組み合わせに替えてバイパス領域６のみ、あるいはボディ領域２２のみを有する構成としてもよい。また、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。また、活性領域１および終端構造領域３については、自由に構成することができる。さらに、上述した各構成例を適宜、組み合わせることができる。例えば、実施の形態１〜５において、活性領域１のＭＯＳゲート構造を実施の形態６のようにトレンチゲート構造としてもよい。また、上述した各例は、ＭＯＳＦＥＴの例であるが、本発明は、ＩＧＢＴにも適用可能である。ＩＧＢＴの場合には、第２半導体領域の導電型がＰ型となる。さらに、上述した各例では、第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は、第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置は、絶縁ゲート構造を有する半導体装置に有用であり、特に、パワーＭＯＳＦＥＴやＩＧＢＴに適している。
１ 活性領域
２ 遷移領域
３ 終端構造領域
６ バイパス領域
７ａ，７ｂ 切断面
１１ ドリフト領域
４，１２ チャネル領域
１３ 第１半導体領域
１４，５２ ゲート絶縁膜
１５，５３ ゲート電極
１６，２１ ボディ領域
１７ 第１電極
１９，５１ トレンチ溝
２０ 絶縁体
３１ 第２半導体領域
３２ 第２電極
４１ 絶縁膜
４２ 電極
２ 遷移領域
３ 終端構造領域
６ バイパス領域
７ａ，７ｂ 切断面
１１ ドリフト領域
４，１２ チャネル領域
１３ 第１半導体領域
１４，５２ ゲート絶縁膜
１５，５３ ゲート電極
１６，２１ ボディ領域
１７ 第１電極
１９，５１ トレンチ溝
２０ 絶縁体
３１ 第２半導体領域
３２ 第２電極
４１ 絶縁膜
４２ 電極
Claims (18)
- 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝内に埋め込まれた絶縁体、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝内に埋め込まれた絶縁体、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝内に埋め込まれた絶縁体、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝内に埋め込まれた絶縁体、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記トレンチ溝内に埋め込まれた電極、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域と前記ドリフト領域の間の前記チャネル領域に沿って設けられたゲート絶縁膜、および該ゲート絶縁膜に沿って設けられたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達するトレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記トレンチ溝内に埋め込まれた電極、および前記トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記トレンチ溝の深さと同一の寸法または前記トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記第２トレンチ溝内に埋め込まれた電極、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第１導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 活性領域と該活性領域を囲む終端構造領域との間に遷移領域を有する半導体装置において、
第１主面と第２主面を有する第１導電型のドリフト領域と、
前記第１主面に沿って選択的に設けられた第２導電型のチャネル領域、該チャネル領域内に選択的に設けられた第１導電型の第１半導体領域、該第１半導体領域と前記チャネル領域の両方に接続された第１電極、前記第１半導体領域に隣接して前記第１主面から前記チャネル領域を貫通して前記ドリフト領域に達する第１トレンチ溝の内周面に沿って設けられたゲート絶縁膜、該ゲート絶縁膜を介して前記第１トレンチ溝内に埋め込まれたゲート電極を有する活性領域と、
前記第１主面から前記チャネル領域よりも深くまで達する第２トレンチ溝の内周面に沿って設けられた絶縁膜、該絶縁膜を介して前記第２トレンチ溝内に埋め込まれた電極、および前記第２トレンチ溝の前記終端構造領域側に設けられ、かつ前記第１電極に接続された第２導電型のバイパス領域を有する遷移領域と、
前記ドリフト領域の第２主面に沿って設けられた第２導電型の第２半導体領域と、
前記第２半導体領域に接続された第２電極と、
終端構造領域の外周縁に沿って前記第１主面から前記第２主面まで達する切断面と、
を備え、
前記バイパス領域の幅は、前記第２トレンチ溝の深さと同一の寸法または前記第２トレンチ溝の深さよりも長いことを特徴とする半導体装置。 - 前記トレンチ溝内の電極が前記第１電極に接続されていることを特徴とする請求項５または６に記載の半導体装置。
- 前記トレンチ溝内の電極が半導体装置の四隅においてのみ、前記第１電極に接続されていることを特徴とする請求項９に記載の半導体装置。
- 前記第２トレンチ溝内の電極が前記第１電極に接続されていることを特徴とする請求項７または８に記載の半導体装置。
- 前記第２トレンチ溝内の電極が半導体装置の四隅においてのみ、前記第１電極に接続されていることを特徴とする請求項１１に記載の半導体装置。
- 前記トレンチ溝内の絶縁体が酸化シリコンであることを特徴とする請求項１または２に記載の半導体装置。
- 前記第２トレンチ溝内の絶縁体が酸化シリコンであることを特徴とする請求項３または４に記載の半導体装置。
- 前記第１トレンチ溝の深さと前記第２トレンチ溝の深さが同じであることを特徴とする請求項３、４、７または８に記載の半導体装置。
- 前記バイパス領域の不純物プロファイルと前記チャネル領域の不純物プロファイルが同じであることを特徴とする請求項１〜１５のいずれか一つに記載の半導体装置。
- 前記チャネル領域内に選択的に第２導電型のボディ領域が設けられており、前記バイパス領域の不純物プロファイルと前記ボディ領域の不純物プロファイルが同じであることを特徴とする請求項１〜１５のいずれか一つに記載の半導体装置。
- 前記活性領域のＭＯＳゲート構造が直線状に形成されていることを特徴とする請求項１〜１７のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127727A JP5309428B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127727A JP5309428B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299990A JP2007299990A (ja) | 2007-11-15 |
| JP5309428B2 true JP5309428B2 (ja) | 2013-10-09 |
Family
ID=38769228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006127727A Expired - Fee Related JP5309428B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5309428B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230170410A1 (en) * | 2020-07-31 | 2023-06-01 | Rohm Co., Ltd. | Sic semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3257394B2 (ja) * | 1996-04-04 | 2002-02-18 | 株式会社日立製作所 | 電圧駆動型半導体装置 |
| JP4852188B2 (ja) * | 1999-12-06 | 2012-01-11 | 株式会社豊田中央研究所 | 半導体装置 |
| JP4761644B2 (ja) * | 2001-04-18 | 2011-08-31 | 三菱電機株式会社 | 半導体装置 |
| JP3906181B2 (ja) * | 2003-05-26 | 2007-04-18 | 株式会社東芝 | 電力用半導体装置 |
| GB0312512D0 (en) * | 2003-05-31 | 2003-07-09 | Koninkl Philips Electronics Nv | Termination structures for semiconductor devices and the manufacture thereof |
| JP4860102B2 (ja) * | 2003-06-26 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2006
- 2006-05-01 JP JP2006127727A patent/JP5309428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007299990A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11610884B2 (en) | Semiconductor device | |
| US10818782B2 (en) | Insulated-gate bipolar transistor (IGBT) including a branched gate trench | |
| US8872264B2 (en) | Semiconductor device having a floating semiconductor zone | |
| JP2024073632A (ja) | 半導体装置 | |
| JP4070485B2 (ja) | 半導体装置 | |
| JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
| JP3721172B2 (ja) | 半導体装置 | |
| JP4289123B2 (ja) | 半導体装置 | |
| JP3966151B2 (ja) | 半導体素子 | |
| JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP7230969B2 (ja) | 半導体装置 | |
| JP6561611B2 (ja) | 半導体装置 | |
| JPH08181313A (ja) | 横型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP2010056510A (ja) | 半導体装置 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| CN109314130B (zh) | 绝缘栅极功率半导体器件以及用于制造这种器件的方法 | |
| CN103681785A (zh) | 半导体装置 | |
| KR101039564B1 (ko) | 트렌치 게이트 구조를 가지는 반도체 소자 | |
| US6930356B2 (en) | Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same | |
| JP5145665B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP5309427B2 (ja) | 半導体装置 | |
| JP5309428B2 (ja) | 半導体装置 | |
| JP2005150348A (ja) | 半導体装置 | |
| KR101366982B1 (ko) | 트렌치 게이트형 전력 반도체 소자 | |
| JP2009277956A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |