JP2023541206A - クロックソース回路、ケース、及びマルチケースカスケードシステム - Google Patents
クロックソース回路、ケース、及びマルチケースカスケードシステム Download PDFInfo
- Publication number
- JP2023541206A JP2023541206A JP2023517327A JP2023517327A JP2023541206A JP 2023541206 A JP2023541206 A JP 2023541206A JP 2023517327 A JP2023517327 A JP 2023517327A JP 2023517327 A JP2023517327 A JP 2023517327A JP 2023541206 A JP2023541206 A JP 2023541206A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- clock
- generation circuit
- case
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 158
- 239000000872 buffer Substances 0.000 claims description 31
- 239000013078 crystal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 230000003993 interaction Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
前記スロットに接続され、第1基準信号及び第2基準信号を生成して前記スロットに伝達するための基準信号生成回路と、
前記基準信号生成回路と前記スロットとの間に接続され、前記第1基準信号及び前記第2基準信号を取得して、第1クロック信号を生成して前記スロットに伝達するためのクロック信号生成回路と、
前記基準信号生成回路及び前記クロック信号生成回路に接続され、さらに前記スロットに接続され、前記第1基準信号、前記第2基準信号、及び前記第1クロック信号を取得して、前記スロットに伝達される第1トリガ信号、及びソース同期信号を生成するためのプログラマブルゲートアレイと、
前記プログラマブルゲートアレイと前記スロットとの間に接続され、前記ソース同期信号を取得し、同期信号を生成して前記スロットに伝達するための同期信号生成回路と、を含む。
第1パルス信号を出力するための定温水晶振動子と、
前記定温水晶振動子に接続され、前記第1パルス信号を取得して、前記第1基準信号および前記第2基準信号を生成するための第1クロック発生器と、を含む。
入力端が第1ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第1基準信号を取得して、前記第1基準信号に対するジッタ除去、同期化、及び拡張を行うための第1クロックチップと、
入力端が第2ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第2基準信号を取得して、前記第2基準信号に対するジッタ除去、同期化、及び拡張を行うための第2クロックチップと、を更に含む。
前記基準信号生成回路と前記スロットとの間に接続され、前記第1基準信号及び前記第2基準信号を取得して、第1クロック信号を生成して前記スロットに伝達するための第2クロック発生器と、
前記第2クロック発生器に接続され、前記第2クロック発生器に第2パルス信号を出力するための電圧制御発振器と、を含む。
いくつかのスロットと、
いくつかの前記スロットに接続される、上記の実施例のいずれかに記載のクロックソース回路と、を含む。
前記マスターケースと前記スレーブケースとは、前記マスターケースの基準信号生成回路を共用する。
前記マスターケースの基準信号生成回路は、いずれかの前記ケースの前記第1クロックチップに接続されて、前記第1基準信号を出力し、
前記マスターケースの基準信号生成回路は、いずれかの前記ケースの前記第2クロックチップに接続されて、前記第2基準信号を出力し、
前記マスターケースの基準信号生成回路といずれかの前記第1クロックチップとの間の電気的接続距離と、前記マスターケースの基準信号生成回路といずれかの前記第2クロックチップとの間の電気的接続距離とは等しい。
前記第1同期バッファは、前記マスターケースのプログラマブルゲートアレイが前記第1同期バッファを介していずれかの前記第1クロックチップを配置するように、いずれかの前記第1クロックチップにそれぞれ接続され、
前記第2同期バッファは、前記マスターケースのプログラマブルゲートアレイが前記第2同期バッファを介していずれかの前記第2クロックチップを配置するように、いずれかの前記第2クロックチップにそれぞれ接続される。
110 基準信号生成回路
112 定温水晶振動子
114 第1クロック発生器
120 クロック信号生成回路
122 第2クロック発生器
124 電圧制御発振器
130 プログラマブルゲートアレイ
140 同期信号生成回路
150 第1クロックチップ
152 第1ケーブル
160 第2クロックチップ
162 第2ケーブル
170 第1同期バッファ
180 第2同期バッファ
20 ケース
22 スロット
30 マルチケースカスケードシステム
32 マスターケース
34 スレーブケース
Claims (11)
- ケースのスロットに接続するために用いられるクロックソース回路であって、
前記スロットに接続され、第1基準信号及び第2基準信号を生成して前記スロットに伝達するための基準信号生成回路と、
前記基準信号生成回路と前記スロットとの間に接続され、前記第1基準信号及び前記第2基準信号を取得して、第1クロック信号を生成して前記スロットに伝達するためのクロック信号生成回路と、
前記基準信号生成回路及び前記クロック信号生成回路に接続され、さらに前記スロットに接続され、前記第1基準信号、前記第2基準信号、及び前記第1クロック信号を取得して、前記スロットに伝達される第1トリガ信号、及びソース同期信号を生成するためのプログラマブルゲートアレイと、
前記プログラマブルゲートアレイと前記スロットとの間に接続され、前記ソース同期信号を取得し、同期信号を生成して前記スロットに伝達するための同期信号生成回路と、を含む
ことを特徴とするクロックソース回路。 - 前記基準信号生成回路は、
第1パルス信号を出力するための定温水晶振動子と、
前記定温水晶振動子に接続され、前記第1パルス信号を取得して、前記第1基準信号および前記第2基準信号を生成するための第1クロック発生器と、を含む
ことを特徴とする請求項1に記載のクロックソース回路。 - 入力端が第1ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第1基準信号を取得して、前記第1基準信号に対するジッタ除去、同期化、及び拡張を行うための第1クロックチップと、
入力端が第2ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第2基準信号を取得して、前記第2基準信号に対するジッタ除去、同期化、及び拡張を行うための第2クロックチップと、を更に含む
ことを特徴とする請求項1に記載のクロックソース回路。 - 前記第1ケーブルと前記第2ケーブルとは長さが同じである
ことを特徴とする請求項3に記載のクロックソース回路。 - 前記クロック信号生成回路は、
前記基準信号生成回路と前記スロットとの間に接続され、前記第1基準信号及び前記第2基準信号を取得して、第1クロック信号を生成して前記スロットに伝達するための第2クロック発生器と、
前記第2クロック発生器に接続され、前記第2クロック発生器に第2パルス信号を出力するための電圧制御発振器と、を含む
ことを特徴とする請求項1に記載のクロックソース回路。 - 前記第1基準信号と前記第2基準信号とは位相が同じである
ことを特徴とする請求項1に記載のクロックソース回路。 - 前記ケースは、いくつかのスロットを有し、前記第1基準信号および前記第2基準信号は、前記基準信号生成回路からいずれかの前記スロットまでの伝送距離が等しい
ことを特徴とする請求項1に記載のクロックソース回路。 - いくつかのスロットと、
いくつかの前記スロットに接続される、請求項1から7のいずれか一項に記載のクロックソース回路と、を含む
ことを特徴とするケース。 - 請求項8に記載のケースを複数含み、複数の前記ケースは、1つのマスターケースといくつかのスレーブケースを備え、
前記マスターケースと前記スレーブケースとは、前記マスターケースの基準信号生成回路を共用する
ことを特徴とするマルチケースカスケードシステム。 - 前記クロックソース回路は、入力端が第1ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第1基準信号を取得して、前記第1基準信号に対するジッタ除去、同期化、及び拡張を行うための第1クロックチップと、入力端が第2ケーブルを介して前記基準信号生成回路に接続され、出力端が前記スロット及び前記クロック信号生成回路に接続され、前記第2基準信号を取得して、前記第2基準信号に対するジッタ除去、同期化、及び拡張を行うための第2クロックチップと、を含み、
前記マスターケースの基準信号生成回路は、いずれかの前記ケースの前記第1クロックチップに接続されて、前記第1基準信号を出力し、
前記マスターケースの基準信号生成回路は、いずれかの前記ケースの前記第2クロックチップに接続されて、前記第2基準信号を出力し、
前記マスターケースの基準信号生成回路といずれかの前記第1クロックチップとの間の電気的接続距離と、前記マスターケースの基準信号生成回路といずれかの前記第2クロックチップとの間の電気的接続距離とは等しい
ことを特徴とする請求項9に記載のマルチケースカスケードシステム。 - 第1同期バッファおよび第2同期バッファをさらに含み、前記第1同期バッファおよび前記第2同期バッファは、前記マスターケースの前記プログラマブルゲートアレイにそれぞれ接続され、
前記第1同期バッファは、前記マスターケースのプログラマブルゲートアレイが前記第1同期バッファを介していずれかの前記第1クロックチップを配置するように、いずれかの前記第1クロックチップにそれぞれ接続され、
前記第2同期バッファは、前記マスターケースのプログラマブルゲートアレイが前記第2同期バッファを介していずれかの前記第2クロックチップを配置するように、いずれかの前記第2クロックチップにそれぞれ接続される
ことを特徴とする請求項10に記載のマルチケースカスケードシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011021236.5 | 2020-09-25 | ||
CN202011021236.5A CN112350718B (zh) | 2020-09-25 | 2020-09-25 | 时钟源电路、机箱及多机箱级联*** |
PCT/CN2020/127103 WO2022062094A1 (zh) | 2020-09-25 | 2020-11-06 | 时钟源电路、机箱及多机箱级联*** |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023541206A true JP2023541206A (ja) | 2023-09-28 |
JP7472402B2 JP7472402B2 (ja) | 2024-04-22 |
Family
ID=74360348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023517327A Active JP7472402B2 (ja) | 2020-09-25 | 2020-11-06 | クロックソース回路、ケース、及びマルチケースカスケードシステム |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7472402B2 (ja) |
KR (1) | KR20230058135A (ja) |
CN (1) | CN112350718B (ja) |
WO (1) | WO2022062094A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114415779A (zh) * | 2021-12-17 | 2022-04-29 | 苏州华兴源创科技股份有限公司 | 机箱触发信号控制方法及机箱控制*** |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6831490B1 (en) * | 2000-07-18 | 2004-12-14 | Hewlett-Packard Development Company, L.P. | Clock synchronization circuit and method |
US7366939B2 (en) | 2005-08-03 | 2008-04-29 | Advantest Corporation | Providing precise timing control between multiple standardized test instrumentation chassis |
GB2480311A (en) * | 2010-05-13 | 2011-11-16 | Univ Bangor | Optical OFDM synchronisation using clock signal transmitted outside OFDM symbol frequency band |
CN102013970B (zh) * | 2010-12-23 | 2013-07-10 | 北京北方烽火科技有限公司 | 时钟同步方法、装置及基站时钟设备 |
CN104836573B (zh) * | 2015-04-30 | 2017-07-28 | 北京空间机电研究所 | 一种超大面阵cmos相机多路高速信号的同步时钟*** |
CN105306047B (zh) * | 2015-10-27 | 2018-08-10 | 中国电子科技集团公司第四十一研究所 | 一种同步时钟参考源及同步时钟参考产生方法 |
CN106788853B (zh) * | 2017-01-26 | 2018-12-07 | 华为技术有限公司 | 一种时钟同步装置及方法 |
CN107547161B (zh) * | 2017-07-03 | 2019-11-08 | 新华三技术有限公司 | 一种时钟同步方法和装置 |
CN108494399A (zh) * | 2018-03-22 | 2018-09-04 | 苏州瑞迈斯医疗科技有限公司 | 一种时钟分配装置及pet*** |
CN110932839B (zh) | 2018-09-20 | 2023-09-22 | 中兴通讯股份有限公司 | 一种网卡、时间同步方法、设备及计算机存储介质 |
CN209489030U (zh) * | 2018-10-30 | 2019-10-11 | 北京金风科创风电设备有限公司 | 主控机箱和电力电子控制*** |
-
2020
- 2020-09-25 CN CN202011021236.5A patent/CN112350718B/zh active Active
- 2020-11-06 KR KR1020237010495A patent/KR20230058135A/ko unknown
- 2020-11-06 JP JP2023517327A patent/JP7472402B2/ja active Active
- 2020-11-06 WO PCT/CN2020/127103 patent/WO2022062094A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP7472402B2 (ja) | 2024-04-22 |
CN112350718A (zh) | 2021-02-09 |
WO2022062094A1 (zh) | 2022-03-31 |
CN112350718B (zh) | 2023-06-27 |
KR20230058135A (ko) | 2023-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100528379B1 (ko) | 클록신호분배시스템 | |
EP1562294B1 (en) | Fractional frequency divider circuit and data transmission apparatus using the same | |
US6359479B1 (en) | Synchronizing data transfers between two distinct clock domains | |
KR101090573B1 (ko) | 클록 환승 장치 및 시험 장치 | |
US5914996A (en) | Multiple clock frequency divider with fifty percent duty cycle output | |
JPS63238714A (ja) | クロック供給システム | |
KR100195855B1 (ko) | 소수배 시스템에 있어서 클록 동기 체계 | |
US6731142B1 (en) | Circuit for providing clock signals with low skew | |
JPH11510629A (ja) | デジタルシステムにおけるクロック信号分配および同期化 | |
JP7472402B2 (ja) | クロックソース回路、ケース、及びマルチケースカスケードシステム | |
US10261539B2 (en) | Separate clock synchronous architecture | |
JP4155062B2 (ja) | クロック整形器とこれを用いた電子機器 | |
US6177845B1 (en) | Frequency-providing circuit | |
JP4289868B2 (ja) | 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置 | |
JP2005167317A (ja) | 発振器、周波数逓倍器、及び試験装置 | |
JPH04140812A (ja) | 情報処理システム | |
US20130176063A1 (en) | Semiconductor apparatus | |
JP7493915B2 (ja) | 共通基準信号に対するマルチチップタイミングアライメント | |
CN116505928B (zh) | 应用于tx时钟的缓冲器电路 | |
JP7488104B2 (ja) | タイミング同期回路 | |
US7555083B2 (en) | Synchronizing circuit for stably generating an output signal | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
KR100286695B1 (ko) | 피엘엘 기준클럭 인가장치 | |
KR100280210B1 (ko) | 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 | |
JPH0738398A (ja) | クロック切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7472402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |