CN209489030U - 主控机箱和电力电子控制*** - Google Patents

Abstract

本实用新型提供了一种主控机箱和电力电子控制***，该主控机箱包括：背板，固定于主控机箱内部；两个或两个以上的第一卡槽，设置在背板上，每个第一卡槽设有时钟引脚；两种或两种以上的功能板卡，分别***第一卡槽中；同步时钟源，设置在背板上，同步时钟源的输出端分别连接到每个时钟引脚，为每种功能板卡提供同步时钟信号。采用本实用新型主控机箱和电力电子控制***，能够实现同一机箱内的所有功能板卡的时钟同步。

Description

主控机箱和电力电子控制***

技术领域

本实用新型涉及电力电子技术领域，更具体地讲，涉及一种主控机箱和电力电子控制***。

背景技术

目前在工业控制***中，普遍采用的是标准机箱配合多功能模块的实现方式，背板则承担了各个功能模块数据交互的桥梁，而整个控制***的稳定性就取决于背板通信的稳定性。

随着电力电子设备的大容量化发展，底层的执行单元数量越来越多，而且不同容量的电子设备和在不同的应用场景下对控制***的要求也不同，为了降低研发成本，实现对控制***的灵活配置，控制***也采用工业控制***中多功能模块的设计方式。为了满足大容量的电力电子设备，对控制***的实时性和数据吞吐量要求越来越高，对背板通信的速率、通信质量和误码率的要求也越来越高。但现有的控制***无法满足不同的应用场景以及不同容量的电力电子设备对控制***的不同需求。

实用新型内容

本实用新型的示例性实施例的目的在于提供一种主控机箱和电力电子控制***，以解决现有技术中数据传输同步***布线复杂、背板设计难度大的技术问题。

在一个总体方面，提供一种主控机箱，包括：背板，固定于主控机箱内部；两个或两个以上的第一卡槽，设置在背板上，每个第一卡槽设有时钟引脚；两种或两种以上的功能板卡，分别***第一卡槽中；同步时钟源，设置在背板上，同步时钟源的输出端分别连接到时钟引脚，为功能板卡提供同步时钟信号。

可选地，主控机箱可还包括：一个或一个以上的第二卡槽，设置在背板上，一个或一个以上的电源板，分别***第二卡槽中，其中，第一卡槽与第二卡槽可采用防混插设计。

可选地，电源板可通过背板为功能板卡进行供电，当主控机箱包括一个以上的电源板时，每个电源板可互为冗余备份。

可选地，功能板卡可包括主控板和其他功能板卡，第一卡槽可包括用于***主控板的主控卡槽和用于***其他功能板卡的功能卡槽。

可选地，主控卡槽可设有多个接收数据总线引脚和多个发送数据总线引脚，每个功能卡槽可设有接收数据总线引脚和第一发送数据总线引脚，其中，主控卡槽的多个接收数据总线引脚可通过背板分别连接到每个功能卡槽的第一发送数据总线引脚，主控卡槽的多个发送数据总线引脚可通过背板分别连接到每个功能卡槽的接收数据总线引脚。

可选地，其他功能板卡可包括录波功能板卡，功能卡槽可包括用于***录波功能板卡的录波卡槽，其中，除录波卡槽之外的功能卡槽可还设有第二发送数据总线引脚，第二发送数据总线引脚可通过背板与录波卡槽的接收数据总线引脚连接。

可选地，主控机箱可还包括设置在背板上的转换电路，其中，转换电路的输入端可连接到同步时钟源，转换电路的输出端可分别连接到每个时钟引脚，转换电路可将同步时钟源输出的一路时钟信号转换为多路时钟同步信号，并将多路时钟同步信号分别传送至每个时钟引脚，以使每种功能板卡实现时钟同步。

可选地，转换电路可为由一路晶体管-晶体管逻辑电平信号转换为多路低电压差分时钟同步信号的转换电路。

可选地，每个功能卡槽可设有地址识别引脚，其中，主控机箱可还包括设置在背板上的槽位地址识别电路，槽位地址识别电路的输出端可分别连接到每个功能卡槽的地址识别引脚，其中，每个其他功能板卡通过可采集各自地址识别引脚的电平状态确定各自的卡槽地址，并将确定的卡槽地址通过背板发送至主控板。

在另一总体方面，提供一种电力电子控制***，该电力电子控制***包括上述的主控机箱。

可选地，主控机箱的功能板卡可包括主控板，主控板上可设置有多个第一高速收发器，其中，电力电子控制***可还包括一个或一个以上的扩展机箱，每个扩展机箱可包括级联板，每个级联板上可设有第二高速收发器，第一高速收发器可通过光纤分别与第二高速收发器连接。

采用本实用新型示例性实施例的主控机箱和电力电子控制***，通过在主控机箱的背板上设置同步时钟源来为主控机箱中的每种功能板卡提供同步时钟信号，实现了同一机箱内的所有功能板卡的时钟同步。

附图说明

通过下面结合示例性地示出实施例的附图进行的详细描述，本实用新型示例性实施例的上述和其它目的、特点和优点将会变得更加清楚。

图1示出根据本实用新型示例性实施例的背板上设置的多个卡槽的示意图；

图2示出根据本实用新型示例性实施例的主控机箱的多种板卡在背板上的布置示例图；

图3示出根据本实用新型示例性实施例的时钟源同步的电路图；

图4示出根据本实用新型示例性实施例的电力电子控制***连接示意图。

具体实施方式

现在，将参照附图更充分地描述不同的示例实施例，一些示例性实施例在附图中示出。

根据本实用新型示例性实施例的主控机箱包括背板、两个或两个以上的第一卡槽、两种或两种以上的功能板卡和同步时钟源。

具体说来，背板固定于主控机箱内部，第一卡槽设置在背板上，每个第一卡槽设有时钟引脚，功能板卡分别***第一卡槽中。这里，可利用背板总线实现主控机箱内各个功能板卡之间的数据通讯。

例如，功能板卡可包括主控板和其他功能板卡，第一卡槽可包括用于***主控板的主控卡槽和用于***其他功能板卡的功能卡槽。

优选地，主控机箱可还包括一个或一个以上的第二卡槽，设置在背板上，一个或一个以上的电源板，分别***第二卡槽中。优选地，第一卡槽与第二卡槽可采用防混插设计(如，第一卡槽与第二卡槽的接插件的针脚数不同)，以防止电源板和功能板卡的误插。

每个电源板可通过背板为每种功能板卡进行供电，即，每个电源板通过背板汇流进入各个功能板卡。优选地，当主控机箱包括一个以上的电源板时，每个电源板可互为冗余备份。

优选地，每个电源板可带有电压监控功能，例如，每个电源板可监测各自的电源电压，当监测到的电源电压大于第一设定电压值或者小于第二设定电压值时，产生报警信号，将产生的报警信号传送至主控板，主控板将产生的报警信号上传到上位机。作为示例，每个电源板可利用接点信号发出报警信息，接点信号可接入数字量输入功能板卡，以提高主控机箱的工作可靠性。在一优选实施例中，每个电源板上可还设置防浪涌保护电路、热插拔保护电路和理想二极管电源“或”电路，以提高主控机箱的电磁兼容性。

作为示例，主控板与其他功能板卡可通过背板总线来完成数据交互。优选地，背板总线可为LVDS(Low Voltage Different Signal，低电压差分信号)数据总线，采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，可以达到主控机箱内数据快速传输的目的。

优选地，主控卡槽可设有多个接收数据总线引脚和多个发送数据总线引脚，每个功能卡槽可设有接收数据总线引脚和第一发送数据总线引脚。主控卡槽的多个接收数据总线引脚通过背板分别连接到每个功能卡槽的第一发送数据总线引脚，主控卡槽的多个发送数据总线引脚通过背板分别连接到每个功能卡槽的接收数据总线引脚。

也就是说，主控板可包括多个接收数据总线和多个发送数据总线，功能板卡可包括接收数据总线和第一发送数据总线。当主控板***主控卡槽、且功能板卡***功能卡槽时，经由主控卡槽的多个接收数据总线引脚、多个发送数据总线引脚以及背板总线主控板与***各功能卡槽的功能板卡进行数据交互。

在一个示例中，其他功能板卡可包括录波功能板卡，功能卡槽可包括用于***录波功能板卡的录波卡槽，录波卡槽设有接收数据总线引脚。在此情况下，除录波卡槽之外的功能卡槽可还设有第二发送数据总线引脚，第二发送数据总线引脚通过背板与录波卡槽的接收数据总线引脚连接。

这里，当功能卡槽包括录波功能板卡时，录波卡槽在背板上的位置固定，除录波卡槽之外的功能卡槽可任意***各功能板卡。录波功能板卡可包括接收数据总线引脚，当录波功能板卡***录波卡槽时，录波功能板卡经由录波卡槽的接收数据总线引脚和背板总线与***其他功能卡槽的功能板卡进行数据交互。

下面结合图1和图2来介绍背板上各卡槽的设置方式。

图1示出根据本实用新型示例性实施例的背板上设置的多个卡槽的示意图。图2示出根据本实用新型示例性实施例的主控机箱的多种板卡在背板上的布置示例图。

如图1所示，在本示例中所提供的主控机箱采用了工业通用的19英寸6U后插卡机箱的形式，主控机箱的背板设有16个卡槽(卡槽1～卡槽16)，其中，背板上设有2个第二卡槽，用于分别***2个电源板。作为示例，2个第二卡槽可为16个卡槽中相对距离最远的两个卡槽，例如，可将主控机箱的背板上的最左侧和最右侧的卡槽设置为第二卡槽，且仅能***电源板。但本实用新型不限于此，还可将2个第二卡槽设置在背板的同一侧(例如，均设置在背板的最左侧或者最右侧)，或者本领域技术人员还可以根据需要将第一卡槽与第二卡槽交叉设置。

背板上除设有2个第二卡槽之外，可还设有14个第一卡槽，其中包括1个用于***主控板的主控卡槽和13个功能卡槽。除主控卡槽的位置固定外，其他功能卡槽可任意***各功能板卡。14个第一卡槽与两侧的第二卡槽采用了防混插设计，从而防止电源板和功能板卡的误插。

如图2所示，主控机箱可包括1个主控板和13种功能板卡，13种功能板卡可任意***13个功能卡槽中。这里，每个功能卡槽的具有相同功能的引脚的设置位置相同，因此每个功能板卡可***任意一个功能卡槽中。应理解，当功能卡槽包括录波卡槽(图中未示出)时，录波卡槽在背板上的位置固定，该录波卡槽仅用于***录波功能板卡。

以图2所示为例，主控机箱可包括1个主控板、2个电源板和多种其他功能板卡。例如，主控机箱的多种其他功能板卡可包括AD(Analog to Digital，模拟量到数字量转换)板1、AD板2、DI(Digital Input，数字量输入)板1、DI板2、DO(Digital Output，数字量输出)板、通信管理板、光纤接口板1、光纤接口板2、光纤接口板3、光纤接口板4、光纤接口板5。这里，DI板和DO板可用于实现数字量输入输出功能，AD板可用于模拟量采集(作为示例，AD板可占用2个功能卡槽)，各功能板卡分别插在背板对应的位置上，2个电源板通过背板为每种功能板卡进行供电，并且两个电源板互为冗余备份。

以图2所示主控机箱包括16个卡槽、且背板总线为LVDS数据总线为例，主控卡槽可设有26对LVDS数据总线引脚，也就是说，主控卡槽对13种其他功能板卡分别设有一对发送数据总线引脚和一对接收数据总线引脚，主控板内的所有数据总线均需要做长度控制。

针对功能卡槽包括用于***录波功能板卡的录波卡槽的情况，除录波卡槽之外的其他功能卡槽可均设有三对数据总线引脚，一对接收数据总线引脚和两对发送数据总线引脚，除录波功能板卡之外的其他功能板卡内的三对数据总线均需要做长度控制。其中一对接收数据总线引脚和一对发送数据总线引脚(即，第一发送数据总线引脚)用于功能板卡和主控板之间的数据交互，另一对发送数据总线引脚(即，第二发送数据总线引脚)用于同录波功能板卡之间的数据交互。在此情况下，录波卡槽可设有三对数据总线引脚，一对发送数据总线引脚和两对接收数据总线引脚。其中一对接收数据总线引脚和一对发送数据总线引脚用于同主控板之间的数据交互，另一对接收数据总线引脚用于同其他功能板卡之间的数据交互。

应理解，图1和图2所示的背板上多个卡槽的设置方式以及多种板卡的数量和种类仅为示例，本领域技术人员还可以采用其他方式来在背板上设置多个卡槽，并根据实际需要调整多种板卡的数量和种类。

同步时钟源设置在背板上，同步时钟源的输出端分别连接到每个时钟引脚，为每种功能板卡提供同步时钟信号。也就是说，由背板提供全局时钟，作为示例，背板上设置的同步时钟源可为差分时钟。

优选地，所有功能板卡可都设有FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片，所有FPGA芯片的工作主时钟都是来源于背板的同步时钟源，FPGA通过设置打开MMCM(Mixed-Mode Clock Manager，混合模式时钟管理器)中的相位校准功能，即可实现锁相后输出的时钟与源时钟同步，这样即可实现同一机箱内的所有功能板卡的时钟同步。

在本实用新型示例性实施例中，在实现了FPGA工作时钟的同步和保证了LVDS数据总线的信号质量之后，可将通用的数据传输同步***中的三线制总线(信号线、时钟线和同步线)减少为一线制总线(信号线)，这样就可以在不降低通信质量和通信速率的情况下，满足主控机箱的数据吞吐量要求，整个背板总线的数量也降低了三分之二，同时也降低了背板PCB(Printed Circuit Board，印刷电路板)的设计难度。

优选地，主控机箱可还包括设置在背板上的转换电路。转换电路的输入端连接到同步时钟源，转换电路的输出端分别连接到一个或一个以上第一卡槽的每个时钟引脚，转换电路可将同步时钟源输出的一路时钟信号转换为多路时钟同步信号，并将多路时钟同步信号分别传送至每个时钟引脚，以使每种功能板卡实现时钟同步。

这里，由于时钟信号在背板上的传输会存在延时，为保证每一路时钟同步信号传送到各个时钟引脚时的延时时间相同，可使得传送至每种功能板卡的时钟同步信号在背板上的布线路径长度相同。

在一优选实施例中，为了实现背板通信的高速率、高通信质量和误码率低的要求，同时为保证最小的反射和保持接收器的共模噪声抑制，减小EMI(Electro MagneticInterference，电磁干扰)，背板可采用8层板的层叠设计，设计时对所有的数据总线进行了差分阻抗的控制和数据总线长度的控制。

优选地，针对上述背板总线为LVDS数据总线的情况，此时上述转换电路可为由一路TTL(Transistor Transistor Logic，晶体管-晶体管逻辑)电平信号转换为多路低电压差分时钟同步信号的转换电路。

图3示出根据本实用新型示例性实施例的时钟源同步的电路图。

以图1和图2所示的主控机箱的背板上设有16个卡槽为例，背板上的同步时钟源由单端时钟源经过两级4通道TTL转LVDS(即，如图3所示的TTL转4路LVDS)芯片，得到多路LVDS同步时钟源(即，SLOT1～SLOT14)分别输送至各时钟引脚。这里，TTL转LVDS芯片输入与输出之间的延时最大为0.5纳秒(ns)，由于时钟同步信号在背板上的布线路径长度相同，使得时钟同步信号在传输上的延时近似相同，因此可认为14路LVDS时钟源同步。

如图3所示，SLOT8有两路LVDS时钟输入，优选地，可将SLOT8连接到主控卡槽的时钟引脚，其中一路作为主时钟，另一路作为冗余时钟使用。

在一优选实施例中，背板上可还设有槽位地址识别电路，每个与背板相连的功能板卡可以识别自己所在槽位的槽位地址。

例如，每个功能卡槽可设有地址识别引脚，槽位地址识别电路的输出端分别连接到每个功能卡槽的地址识别引脚。每个其他功能板卡可通过采集各自地址识别引脚的电平状态确定各自的卡槽地址，并将确定的卡槽地址通过背板发送至主控板。这样，主控板可以知道在哪一卡槽中***的是哪种功能板卡。

针对每个功能板卡具有FPGA芯片的情况，每个功能板卡可以配合背板上的槽位地址识别电路来识别各个功能板卡所在卡槽的卡槽地址，作为示例，槽位地址识别电路可包括多个上拉电路和/或下拉电路。例如，通过在背板上设置上拉电路或者下拉电路，功能板卡的FPGA芯片采集对应地址识别引脚的电平状态，进行编码后即可得出卡槽地址。

例如，以主控机箱的背板上设有16个卡槽为例，此时可在背板上设置4个上拉电阻和/或下拉电阻(对应有16组电平状态)，连接到每个功能卡槽的地址识别引脚，各功能板卡通过识别地址识别引脚的电平状态即可得到一组二进制数值(如，0010)作为卡槽地址，主控板接收到各功能板卡发送的卡槽地址之后，即可获知与该卡槽地址对应的是哪种功能板卡。

优选地，针对背板上所有功能卡槽的供电、数据通信和槽位地址识别所定义的引脚全部相同。也就是说，为提高主控机箱的一致性和板卡的通用性，使得其他功能板卡可以任意***主控机箱内的任意功能卡槽中，功能卡槽在数据通信、供电和槽位地址识别的引脚定义做了统一规定，各功能卡槽中的功能相同的电路也使用了相同的PCB布线。这样不仅可以实现主控机箱内板卡的灵活配置，也使得各功能板卡的PCB设计有了一致性，方便设计和后期的维护。

在上述实施例中示出的是单机箱电力电子控制***的实施例，本实用新型还提供一种多机箱电力电子控制***。在此情况下，电力电子控制***除包括主控机箱之外，可还包括一个或一个以上扩展机箱，主控机箱与扩展机箱相连构成多机箱电力电子控制***。

每个扩展机箱的背板、第一卡槽、第二卡槽、功能板卡、同步时钟源均与上述主控机箱的设置方式相同，每个扩展机箱包括级联板，每个级联板采用与主控机箱的主控板相同的PCB设计。

例如，主控机箱的主控板上可设置有多个第一高速收发器，每个扩展机箱的级联板上可设有第二高速收发器，第一高速收发器通过光纤分别与第二高速收发器连接。

图4示出根据本实用新型示例性实施例的主控机箱与扩展机箱的连接示意图。

如图4所示，以主控板上设有3个高速收发器、电力电子控制***包括3个扩展机箱为例，主控机箱的主控板的第1个第一高速收发器与第1个扩展机箱的级联板上的第二高速收发器连接，主控机箱的主控板的第2个第一高速收发器与第2个扩展机箱的级联板上的第二高速收发器连接，主控机箱的主控板的第3个第一高速收发器与第3个扩展机箱的级联板上的第二高速收发器连接。

针对所有功能板卡都设有FPGA芯片的情况，主控板上的3个高速收发器，直接与FPGA的高速GTX(Gigabit Transceiver，高速收发器)接口连接，通信速率可达2.5Gbps，当电力电子控制***为单机箱配置时，高速收发器不需要启用，当电力电子控制***为多机箱配置时，可扩展一个或一个以上的扩展机箱，实现***的灵活配置。

应理解，图4所示的多机箱电力电子控制***仅为示例，本领域技术人员可以根据需要调整主板上设有的高速收发器的数量和扩展机箱的数量。

采用本实用新型示例性实施例的主控机箱和电力电子控制***，能够极大的满足不同应用场景下以及不同电力电子设备对控制***的不同需求。

此外，在本实用新型示例性实施例的主控机箱和电力电子控制***中，提出了一种基于时钟源同步的高速LVDS的大容量主控机箱和电力电子控制***，不仅可以灵活的配置成单机箱电力电子控制***，也可以配置成多机箱电力电子控制***。多机箱通信是基于FPGA内置的高速GTX收发器来完成，通信速率可达到2.5Gbps，这样在进行大量数据交互时，不会影响整个电力电子控制***的实时性。在实际应用中，背板高速LVDS通信的速率可达到250Mbps，差分信号眼图质量良好，通信误码率在10e-9以内，完全满足整个电力电子控制***的时序要求。

此外，根据本实用新型示例性实施例的主控机箱和电力电子控制***，可以根据不同功能、不同应用场景灵活配置所需要的主控机箱和电力电子控制***，单机箱内采用高速LVDS进行数据交互，即，基于时钟源同步的高速串行LVDS总线，多机箱间采用2.5G的高速光纤进行数据交互。

此外，根据本实用新型示例性实施例的主控机箱和电力电子控制***，背板载体上只有电源线、数据线和同步时钟线，有效减少了功能板卡之间互联线的数量。

尽管已经参照其示例性实施例具体显示和描述了本实用新型，但是本领域的技术人员应该理解，在不脱离权利要求所限定的本实用新型的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (11)

1.一种主控机箱，其特征在于，包括：

背板，固定于所述主控机箱内部；

两个或两个以上的第一卡槽，设置在所述背板上，每个所述第一卡槽设有时钟引脚；

两种或两种以上的功能板卡，分别***所述第一卡槽中；

同步时钟源，设置在所述背板上，所述同步时钟源的输出端分别连接到所述时钟引脚，为所述功能板卡提供同步时钟信号。

2.如权利要求1所述的主控机箱，其特征在于，还包括：

一个或一个以上的第二卡槽，设置在所述背板上，

一个或一个以上的电源板，分别***所述第二卡槽中，

其中，所述第一卡槽与所述第二卡槽采用防混插设计。

3.如权利要求2所述的主控机箱，其特征在于，所述电源板通过所述背板为所述功能板卡进行供电，当所述主控机箱包括一个以上的所述电源板时，每个所述电源板互为冗余备份。

4.如权利要求1所述的主控机箱，其特征在于，所述功能板卡包括主控板和其他功能板卡，所述第一卡槽包括用于***所述主控板的主控卡槽和用于***所述其他功能板卡的功能卡槽。

5.如权利要求4所述的主控机箱，其特征在于，所述主控卡槽设有多个接收数据总线引脚和多个发送数据总线引脚，每个功能卡槽设有接收数据总线引脚和第一发送数据总线引脚，

其中，所述主控卡槽的所述多个接收数据总线引脚通过所述背板分别连接到每个功能卡槽的第一发送数据总线引脚，所述主控卡槽的所述多个发送数据总线引脚通过所述背板分别连接到每个功能卡槽的接收数据总线引脚。

6.如权利要求5所述的主控机箱，其特征在于，所述其他功能板卡包括录波功能板卡，所述功能卡槽包括用于***录波功能板卡的录波卡槽，

其中，除所述录波卡槽之外的功能卡槽还设有第二发送数据总线引脚，所述第二发送数据总线引脚通过所述背板与所述录波卡槽的接收数据总线引脚连接。

7.如权利要求1-6中的任意一项所述的主控机箱，其特征在于，还包括设置在所述背板上的转换电路，

其中，所述转换电路的输入端连接到所述同步时钟源，所述转换电路的输出端分别连接到每个时钟引脚，所述转换电路将所述同步时钟源输出的一路时钟信号转换为多路时钟同步信号，并将所述多路时钟同步信号分别传送至每个时钟引脚，以使每种所述功能板卡实现时钟同步。

8.如权利要求7所述的主控机箱，其特征在于，所述转换电路为由一路晶体管-晶体管逻辑电平信号转换为多路低电压差分时钟同步信号的转换电路。

9.如权利要求4所述的主控机箱，其特征在于，每个功能卡槽设有地址识别引脚，

其中，所述主控机箱还包括设置在所述背板上的槽位地址识别电路，所述槽位地址识别电路的输出端分别连接到每个功能卡槽的地址识别引脚，

其中，每个其他功能板卡通过采集各自地址识别引脚的电平状态确定各自的卡槽地址，并将确定的卡槽地址通过所述背板发送至所述主控板。

10.一种电力电子控制***，其特征在于，所述电力电子控制***包括如权利要求1-9中任意一项所述的主控机箱。

11.如权利要求10所述的电力电子控制***，其特征在于，所述主控机箱的功能板卡包括主控板，所述主控板上设置有多个第一高速收发器，

其中，所述电力电子控制***还包括一个或一个以上的扩展机箱，每个所述扩展机箱包括级联板，每个级联板上设有第二高速收发器，所述第一高速收发器通过光纤分别与所述第二高速收发器连接。