KR100280210B1 - 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 - Google Patents

에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 Download PDF

Info

Publication number
KR100280210B1
KR100280210B1 KR1019980057904A KR19980057904A KR100280210B1 KR 100280210 B1 KR100280210 B1 KR 100280210B1 KR 1019980057904 A KR1019980057904 A KR 1019980057904A KR 19980057904 A KR19980057904 A KR 19980057904A KR 100280210 B1 KR100280210 B1 KR 100280210B1
Authority
KR
South Korea
Prior art keywords
clock
distribution
clock generation
board
generation
Prior art date
Application number
KR1019980057904A
Other languages
English (en)
Other versions
KR20000041887A (ko
Inventor
민순호
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980057904A priority Critical patent/KR100280210B1/ko
Publication of KR20000041887A publication Critical patent/KR20000041887A/ko
Application granted granted Critical
Publication of KR100280210B1 publication Critical patent/KR100280210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배 기능을 수행할 수 있도록 한 ATM 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것이다.
종래에는 클럭발생수단과 클럭분배수단이 별도의 케이블로 연결되어 있어 해당 클럭분배수단에서 입력받는 클럭에 지터가 발생하거나, 동기 손실로 인한 클럭 안정도를 신뢰할 수 없는 문제점이 있으며, 다수의 클럭 발생 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있었다.
본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wander) 발생을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능해진다.

Description

에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법
본 발명은 ATM(Asynchronous Transfer Mode) 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것으로, 특히 스위치 블록 및 각종 정합 블록에 제공되는 시스템 클럭을 하나의 보드 내에서 발생 및 분배 기능을 수행할 수 있도록 한 ATM 교환 시스템에서의 클럭 발생/분배 장치 및 방법에 관한 것이다.
일반적으로, ATM 교환 시스템에서의 클럭 발생/분배 장치는 첨부된 도면 도 1에 도시된 바와 같이, 시스템 클럭을 발생하는 클럭발생수단(10)과 발생된 클럭을 분배해 주는 클럭분배수단(20)으로 구성되어 진다.
클럭발생수단(10)은 외부에서 제공되는 자체 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 클럭분배수단(20)에 DP-PLL(Digital Processing Phase Locked Loop) 동기 방식으로 제공하는 기능을 수행한다.
클럭분배수단(20)은 클럭발생수단(10)으로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록에 분배한다.
여기서, 해당 클럭발생수단(10)은 클럭의 안정도와 신뢰성을 고려하여 하나의 마스터 보드(11)와 두 개의 슬레이브 보드(12, 13)로 구분해서 삼중화로 구성하며, 해당 마스터 보드(11)에서 발생시킨 클럭(Clock0)을 클럭분배수단(20)에서 시스템 기준 클럭으로 선택하고, 해당 각 슬레이브 보드(12, 13)는 마스터 보드(11)의 클럭(Clock0)을 내부 동기 기준 클럭으로 선택하여 PLL 동기 방식으로 클럭분배수단(20)에 제공한다.
또한, 해당 클럭발생수단(10)과 클럭분배수단(20)의 각 클럭 포트는 ECL(Emitter Coupled Logic) 차등 레벨로 시스템 클럭을 출력하며, 해당 클럭분배수단(20)은 신뢰도를 유지하기 위해 마스터 보드(21)와 슬레이브 보드(22)로 이중화되어 있고, 클럭발생수단(10)의 마스터 보드(11)로부터 제공되는 클럭(Clock0)을 시스템 기준 클럭으로 선택한다.
이와 같이 구성된 종래 ATM 교환 시스템에서의 클럭 발생 및 분배 동작은 다음과 같이 수행된다.
먼저, 클럭발생수단(10)의 마스터 보드(11)와 각 슬레이브 보드(12, 13)에서 클럭분배수단(20)으로 클럭(Clock0~Clock2)을 제공하면, 해당 클럭분배수단(20)은 클럭발생수단(10)으로부터 제공되는 클럭 중에서 마스터 보드(11)로부터 제공되는 마스터 클럭(Clock0)을 시스템 기준 클럭으로 선택하여 모듈간 인터페이스를 통해 스위치 블록과 각종 정합 블록에 분배하며, 각 슬레이브 보드(12, 13)로부터 제공되는 슬레이브 클럭(Clock1, Clock2)은 수신만 하게 된다.
다시 말해서, 종래의 ATM 교환 시스템에서는 삼중화로 이루어진 클럭발생수단(10)의 클럭 발생 보드는 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 시스템 클럭을 발생시켜 클럭분배수단(20)으로 제공하는 기능을 수행하며, 이중화로 이루어진 해당 클럭분배수단(20)의 클럭 분배 보드는 각 클럭 발생 보드로부터 시스템 클럭을 입력받아 그 중 하나를 시스템 기준 클럭으로 선택한 후, 이를 해당 ATM 교환 시스템 내의 스위치 블록 및 각종 정합 블록으로 분배하는 기능을 수행하는데, 해당 클럭발생수단(10)과 클럭분배수단(20)이 별도의 케이블을 통해 연결되어 있어, 해당 클럭에 지터가 발생하거나 동기가 손실되는 단점이 있었다.
전술한 바와 같이, 종래에는 클럭발생수단과 클럭분배수단이 별도의 케이블로 연결되어 있어 해당 클럭분배수단에서 입력받는 클럭에 지터가 발생하거나, 동기 손실로 인한 클럭 안정도를 신뢰할 수 없는 문제점이 있으며, 다수의 클럭 발생 또는 분배 보드를 사용함에 따라 부품 단가 및 제작비가 상승하는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wander) 발생을 방지함과 동시에 안정된 시스템 클럭의 제공이 가능하도록 하는데 있다.
도 1은 종래 ATM 교환 시스템에서의 클럭 발생/분배 장치의 구성 블록도.
도 2는 본 발명에 따른 ATM 교환 시스템에서의 클럭 발생/분배 장치의 구성 블록도.
도 3은 도 2에 있어, 클럭 발생 및 분배 보드의 상세한 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 클럭발생보드 40-1, 40-2 : 클럭발생및분배보드
41 : 클럭발생부 42, 43 : 클럭분배부
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 장치에 있어서, 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 제공하는 클럭발생보드와; 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭발생및분배보드를 포함하는데 있다.
한편, 상기 클럭발생및분배보드는, 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시키는 클럭발생부와; 상기 클럭발생부로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭분배부를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 특징은, 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 방법에 있어서, 클럭발생보드에서 동기 기준 클럭을 발생시켜 이중화된 클럭발생및분배보드에 제공하고, 해당 각 클럭발생및분배보드의 클럭발생부에서 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 이중화된 클럭분배부로 제공하여 상기 클럭발생보드와 두 개의 클럭발생및분배보드에 의해 삼중화 클럭을 발생하는 과정과; 상기 클럭발생부로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 분배하되, 소정수의 포트를 통해 해당 시스템 클럭을 이중으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 이중화 클럭을 분배하는 과정을 포함하는데 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 ATM 교환 시스템에서의 클럭 발생/분배 장치는 첨부한 도면 도 2와 같이, 하나의 클럭발생보드(30)와, 두 개의 클럭발생및분배보드(40-1~40-2)를 구비하여 이루어진다.
해당 클럭발생보드(30)는 각 클럭발생및분배보드(40-1, 40-2)와 인터페이스 되어, 외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 해당 각 클럭발생및분배보드(40-1, 40-2)에 제공한다.
해당 각 클럭발생및분배보드(40-1, 40-2)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭을 스위치 블록 및 각종 정합 블록에 분배하되, 첨부한 도면 도 3에 도시한 바와 같이, 클럭발생부(41)와 두 개의 클럭분배부(42, 43)로 이루어지는데, 해당 클럭발생부(41)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공하며, 해당 각 클럭분배부(42, 43)는 클럭발생부(41)로부터 시스템 클럭(clock)을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배한다.
이와 같이 구성된 본 발명에 따른 ATM 교환 시스템에서의 클럭 발생 및 분배 동작을 설명하면 다음과 같다.
먼저, 클럭발생보드(30)에서 외부로부터 제공되는 외부 동기 기준 클럭과 자체 수정 발진기의 발진 클럭을 이용하여 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 각 클럭발생및분배보드(40-1, 40-2)에 제공하고, 해당 각 클럭발생및분배보드(40-1, 40-2)의 클럭발생부(41)는 클럭발생보드(30)로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭(clock)을 발생시켜 각 클럭분배부(42, 43)로 제공하므로, 해당 클럭발생보드(30)와 두 개의 클럭발생및분배보드(40-1, 40-2)에 의해 삼중화된 클럭 발생 기능을 수행하게 되는데, 이때, 해당 클럭발생보드(30)는 각 클럭발생및분배보드(40-1, 40-2)에 동기 기준 클럭을 제공하는 마스터 기능을 수행하고, 각 클럭발생및분배보드(40-1, 40-2)는 슬레이브 기능을 수행한다.
한편, 해당 클럭발생및분배보드(40-1, 40-2)의 클럭분배부(42, 43)는 클럭발생부(41)로부터 제공되는 시스템 클럭(clock)을 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 제공하는데, 이때, 해당 클럭분배부(42, 43)는 소정수의 포트를 통해 해당 시스템 클럭(clock)을 쌍(pair)으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 제공하므로, 해당 두 개의 클럭발생및분배보드(40-1, 40-2)에 의해 이중화된 클럭 분배 기능을 수행하게 된다.
즉, 삼중화된 클럭 발생 기능을 수행하는 보드 중에서 클럭발생보드(30)에서 정확도가 높은 동기 기준 클럭을 클럭 발생 및 클럭 분배 기능을 수행하는 클럭발생및분배보드(40-1, 40-2)로 제공함에 따라 동기 손실을 방지할 수 있어 셀 손실률이 감소하며, 해당 이중화된 클럭 분배 기능을 수행하는 클럭발생및분배보드(40-1, 40-2)에서 스위치 블록 및 각종 정합 블록으로 분배하는 클럭 출력 포트수가 증가되어 ATM 시스템 및 망 클럭을 필요로 하는 시스템에서 안정된 클럭을 분배받을 수 있게 된다.
또한, 해당 클럭발생및분배보드(40-1, 40-2)에 클럭분배부(42, 43)가 포함되어 있어 임피던스 및 노이즈가 안정된 클럭을 분배할 수 있게 된다.
이상과 같이, 본 발명은 ATM 교환 시스템의 스위치 블록 및 각종 정합 블록에서 필요로 하는 시스템 클럭에 대한 클럭 발생 및 분배 기능을 한 보드내의 패턴 상에서 수행하며, 삼중화 발생부에서 이중화 분배 기능을 수행함으로써, 해당 시스템 클럭의 지연이나 지터 및 원더(Wonder) 발생을 방지할 수 있게 되어 안정된 시스템 클럭의 제공이 가능해진다.

Claims (3)

  1. 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 장치에 있어서,
    외부 동기 기준 클럭을 입력받아 DP-PLL 동기 방식으로 안정도 및 정확도가 좋은 동기 기준 클럭을 발생시켜 제공하는 클럭발생보드와; 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭발생및분배보드를 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 장치.
  2. 제 1항에 있어서,
    상기 클럭발생및분배보드는, 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시키는 클럭발생부와; 상기 클럭발생부로부터 시스템 클럭을 입력받아 모듈간 인터페이스를 통해 스위치 블록 및 각종 정합 블록에 분배하는 이중화된 클럭분배부를 더 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 장치.
  3. 스위치 블록 및 각종 정합 블록에 시스템 클럭을 분배하는 ATM 교환 시스템의 클럭 발생/분배 방법에 있어서,
    클럭발생보드에서 동기 기준 클럭을 발생시켜 이중화된 클럭발생및분배보드에 제공하고, 해당 각 클럭발생및분배보드의 클럭발생부에서 상기 클럭발생보드로부터 제공되는 동기 기준 클럭에 동기된 시스템 클럭을 발생시켜 이중화된 클럭분배부로 제공하여 상기 클럭발생보드와 두 개의 클럭발생및분배보드에 의해 삼중화 클럭을 발생하는 과정과; 상기 클럭발생부로부터 제공되는 시스템 클럭을 모듈간 인터페이스를 통해 분배하되, 소정수의 포트를 통해 해당 시스템 클럭을 이중으로 출력하여 해당 스위치 블록 및 각종 정합 블록에 이중화 클럭을 분배하는 과정을 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 발생/분배 방법.
KR1019980057904A 1998-12-24 1998-12-24 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 KR100280210B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057904A KR100280210B1 (ko) 1998-12-24 1998-12-24 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057904A KR100280210B1 (ko) 1998-12-24 1998-12-24 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000041887A KR20000041887A (ko) 2000-07-15
KR100280210B1 true KR100280210B1 (ko) 2001-02-01

Family

ID=19565129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057904A KR100280210B1 (ko) 1998-12-24 1998-12-24 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100280210B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045830A (ko) * 2000-12-11 2002-06-20 조정남 위상동기루프 기준 클럭 분배 장치

Also Published As

Publication number Publication date
KR20000041887A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100528379B1 (ko) 클록신호분배시스템
KR970006395B1 (ko) 싱크로나이저 장치 및 그 방법
US5712882A (en) Signal distribution system
US7245240B1 (en) Integrated circuit serializers with two-phase global master clocks
JPH08116241A (ja) クロックスキュー低減回路
US6377077B1 (en) Clock supply circuit and data transfer circuit
KR100280210B1 (ko) 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법
EP0379279A2 (en) Data transmission synchroniser
KR200178748Y1 (ko) 에이티엠 교환 시스템에서의 이중화 클럭 발생/분배 장치
EP1482399A1 (en) Programmable clock management component reconfiguration upon receipt of one or more control signals to be able process one or more frequency signals
JPH08265349A (ja) ディジタル情報処理装置
Correia et al. Implementation of IEEE-1588 timing and synchronization for ATCA control and data acquisition systems
KR100440571B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
KR100406863B1 (ko) 다중컴퓨터 시스템의 클럭 생성장치
US8116321B2 (en) System and method for routing asynchronous signals
US6898211B1 (en) Scheme for maintaining synchronization in an inherently asynchronous system
JP4650956B2 (ja) 非同期信号をルーティングするためのシステムおよび方法
KR0153913B1 (ko) 기준 클럭을 이용한 위상 정렬기
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
KR100447397B1 (ko) 통신시스템의 비트에러방지장치
KR20230103155A (ko) 주 기준 주파수발생기 시스템
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JPH07200094A (ja) 位相同期クロック分配回路
KR0126860B1 (ko) 대용량 비동기 송수신기 정합(g-taxi) 수신 장치
KR20020005830A (ko) 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee