JP2022096079A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2022096079A
JP2022096079A JP2020208978A JP2020208978A JP2022096079A JP 2022096079 A JP2022096079 A JP 2022096079A JP 2020208978 A JP2020208978 A JP 2020208978A JP 2020208978 A JP2020208978 A JP 2020208978A JP 2022096079 A JP2022096079 A JP 2022096079A
Authority
JP
Japan
Prior art keywords
protective film
plasma
substrate
fluorine
holding sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020208978A
Other languages
English (en)
Inventor
俊行 高崎
Toshiyuki Takasaki
良太 古川
Ryota Furukawa
篤史 針貝
Atsushi Harigai
尚吾 置田
Shogo Okita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020208978A priority Critical patent/JP2022096079A/ja
Priority to US17/550,309 priority patent/US20220199411A1/en
Publication of JP2022096079A publication Critical patent/JP2022096079A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】素子チップを信頼性よく且つ低コストに製造可能な方法を提供する。【解決手段】開示される素子チップの製造方法は、フレーム２１に支持された保持シート２２に保持された基板１０であって素子領域と分割領域とを含む基板を準備する準備工程と、フレーム２１と保持シート２２と基板１０とを覆うように保護膜１５を形成する保護膜形成工程と、保護膜１５の一部を除去することによって、基板１０の分割領域を露出させるパターニング工程と、フッ素を含有するプラズマを用いたプロセスを含むプラズマダイシング工程であって、基板１０を複数の素子チップに個片化するプラズマダイシング工程と、プラズマダイシング工程において保護膜１５に付着したフッ素を保護膜１５とともに除去するフッ素除去工程と、を含む。【選択図】図３Ａ

Description

本開示は、素子チップの製造方法に関する。
複数の素子領域を含む半導体基板をダイシングすることによって、複数の素子チップを同時に製造することができる。プラズマエッチングによる深掘りによってシリコン基板をダイシングする方法として、ボッシュプロセス（Ｂｏｓｃｈプロセス）が知られている。ボッシュプロセスでは、プラズマエッチングと保護膜の成膜とを繰り返すことによって、シリコン層が深掘りされる。プラズマエッチングでは、エッチングガスとしてフッ素を含むガスが用いられる場合がある。
特許文献１（特開２００６－４９８１７号公報）は、「フッ素ガスを含む処理ガスをプラズマ生成室に供給し、高周波電界の印加と印加の停止とを交互に繰り返すことによりプラズマを生成し、該プラズマを基板に照射して基板処理を行うことを特徴とするプラズマ処理方法。」を開示している。
特許文献２（特表２０１４－５２３１１２号公報、対応する国際公開は、国際公開第２０１２／１７３７６８号）は、「複数のＩＣを含む基板をダイシングする方法であって、基板上にＩＣを被覆し保護するマスクを形成する工程であって、マスクはＩＣの上面と接触する水溶性材料の層を含む工程と、レーザスクライビングプロセスによってマスクをパターニングして、ギャップを有するパターニングされたマスクを提供し、ＩＣ間の基板の領域を露出させる工程と、パターニングされたマスク内のギャップを貫通して基板をプラズマエッチングして、ＩＣを個片化する工程を含む方法。」を開示している。
特開２００６－４９８１７号公報 特表２０１４－５２３１１２号公報
現在、素子チップを信頼性よく且つ低コストに製造する方法が求められている。このような状況において、本開示は、フッ素の残留による悪影響を抑制することによって、素子チップを信頼性よく且つ低コストに製造可能な方法を提供することを目的の１つとする。
本開示の一局面は、素子チップの製造方法に関する。当該製造方法は、フレームに支持された保持シートに保持された基板であって素子領域と分割領域とを含む基板を準備する準備工程と、前記フレームと前記保持シートと前記基板とを覆うように保護膜を形成する保護膜形成工程と、前記保護膜のうち前記基板を覆う部分の一部を除去することによって、前記基板の前記分割領域を露出させるパターニング工程と、フッ素を含有するプラズマを用いたプロセスを含むプラズマダイシング工程であって、前記基板を複数の素子チップに個片化するプラズマダイシング工程と、前記プラズマダイシング工程において前記保護膜に付着したフッ素を前記保護膜とともに除去するフッ素除去工程と、を含む。
本開示によれば、基板をプラズマダイシングすることによって素子チップを製造する際に、フッ素の残留による悪影響を抑制できる。そのため、本開示によれば、素子チップを信頼性よく且つ低コストに製造することが可能である。
実施形態１の製造方法で用いられる装置の一例を模式的に示す図である。 実施形態１の製造方法で用いられる装置の他の一例を模式的に示す図である。 実施形態１の製造方法の一工程の一例を示す上面図である。 図２Ａの線IIＢ－IIＢにおける断面図である。 図２Ａに続く工程の一例を示す断面図である。 図３Ａに続く工程の一例を示す断面図である。 図３Ｂに続く工程の一例を示す断面図である。 図３Ｃに続く工程の一例を示す断面図である。 図３Ａに示した部材の上面図である。 図３Ｂに示した部材の上面図である。 実施形態１の製造方法の一工程の一例を示す断面図である。 図５Ａに続く工程の一例を示す断面図である。
以下では、本開示の実施形態について例を挙げて説明するが、本開示は以下で説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。この明細書において、「数値Ａ～数値Ｂの範囲」という場合、当該範囲には数値Ａおよび数値Ｂが含まれる。
フッ素ガスを含むエッチングガスを用いたプラズマエッチングによって基板をダイシングする場合、ダイシングされた基板（素子チップ）と基板のキャリアとにフッ素が残存する。残存したフッ素は、大気中の水分と反応してフッ酸を生じることがある。検討の結果、本願発明者らは、生じたフッ酸が、素子チップの信頼性を低下させたり、装置に悪影響を与えたりすることが重大な問題となっていることを見出した。例えば、生じたフッ酸は、素子チップの電極パッドやバンプを腐食させて素子チップの信頼性を低下させる場合がある。また、生じたフッ酸は、不純物として次工程の装置に悪影響をもたらし、生産性を低下させたり、製造コストを増大させたりする場合がある。本開示は、これらの新たな知見に基づくものである。
（素子チップの製造方法）
本実施形態に係る素子チップの製造方法は、準備工程、保護膜形成工程、パターニング工程、プラズマダイシング工程、およびフッ素除去工程をこの順に含む。それらについて、以下に説明する。
（準備工程）
準備工程は、フレームに支持された保持シートに保持された基板であって素子領域と分割領域とを含む基板を準備する工程である。以下では、フレームおよび保持シートをまとめて、「搬送キャリア」と称する場合がある。フレームおよび保持シートに特に限定はなく、公知のものを用いてもよい。
基板は、半導体層を含む。半導体層を構成する半導体層は、例えばシリコン層であるが、他の半導体層（例えばIII－Ｖ族化合物半導体層）であってもよい。基板の典型的な一例は、半導体基板と半導体基板の表面に形成された素子層とを含む。素子層は、分割領域によって、複数の素子領域に分割されている。分割領域の一例は、格子状である。分割領域は、プラズマダイシング工程において除去される領域である。
それぞれの素子領域は、素子として機能する部分を含む。素子の例には、半導体素子、電子部品、微小電気機械システム（ＭＥＭＳ）などが含まれる。素子の種類に応じて、素子層は、半導体層、絶縁層、金属層、樹脂層（例えば、ポリイミド層）、レジスト層、電極パッド、バンプなどを含んでもよい。素子領域は、予め形成しておく。素子領域は、公知の方法で形成することができる。
基板の平面形状に特に限定はない。基板の平面形状は、略円形であってもよいし、略四角形であってもよい。
フレームは、基板のサイズ以上の大きさの開口を有する。フレームの材質の例には、金属（アルミニウム、ステンレス鋼など）や樹脂などが含まれる。保持シートは、フレームに固定されている。保持シートは、通常、フレームの開口を塞ぐように配置されている。基板は、保持シートによって保持される。
保持シートには、プロセス中において基板を保持できるシートが用いられる。保持シートには、プラズマ処理に用いられる公知の保持シートを用いてもよい。保持シートには、伸縮性を有するシートを用いてもよい。保持シートは、非粘着層（非粘着シート）と、非粘着層に積層された粘着層とを含んでもよい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂を用いてもよい。非粘着層には、各種の添加剤が添加されていてもよい。例えば、非粘着層には、伸縮性を付加するためのゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ）など）、可塑剤、軟化剤、酸化防止剤、導電性材料などが添加されていてもよい。
保持シートは、ダイアタッチフィルムを含んでもよい。その場合、基板は、ダイアタッチフィルムによって保持シート（例えば保持シートの粘着層）に固定されていてもよい。ダイアタッチフィルムには、公知のダイアタッチフィルムを用いることができる。
保持シートの表面のうち基板が保持されている側の一主面には、露出している領域が存在する。具体的には、当該一主面のうち、基板とフレームとの間の領域は露出している。当該露出している領域を、以下では、「露出領域（Ｅ）」と称する場合がある。
（保護膜形成工程）
保護膜形成工程は、フレームと保持シートと基板とを覆うように保護膜を形成する工程である。保護膜は、基板が配置されている側に形成される。典型的な一例では、保護膜は、露出している基板表面のすべて、保持シートの露出領域（Ｅ）のすべて、および、フレームの表面のうち少なくとも露出領域（Ｅ）に隣接している部分を覆うように形成される。その場合、フレームの表面のうち基板が存在する側の表面の面積のうちの５０％以上（例えば７０％以上や８０％以上）が保護膜で覆われてもよく、すべてが保護膜で覆われていてもよい。
露出領域（Ｅ）およびフレームを保護膜で覆わない場合、露出領域（Ｅ）およびフレームに付着したフッ素を除去することは容易ではない。一方、それらを保護膜で覆った場合、保護膜を除去するだけで、フッ素を簡単に除去できる。特に、水溶性の保護膜を用いた場合には、水を含む液体で洗浄するだけで保護膜およびフッ素を除去することが可能である。
保護膜は、水溶性で且つレーザグルービングが可能な膜であってもよい。この場合、パターニング工程ではレーザグルービングによって保護膜の一部を除去できる。さらに、この場合、後述するフッ素除去工程において保護膜を溶解させる液体として、水を含む液体を用いることができる。レーザグルービングが可能な膜とは、レーザを照射することによって、レーザが照射された部分を溝状に除去することが可能な膜である。
水溶性で且つレーザグルービングが可能な膜に特に限定はない。そのような膜およびそのような膜を形成するための塗液は公知であるため、公知の塗液を用いて形成してもよい。水溶性で且つレーザグルービングが可能な膜を形成するための塗液としては、例えば、ポリ酢酸ビニルまたはそのケン化物（ポリ酢酸ビニルの部分ケン化物、ポリビニルアルコールなど）、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリビニルピロリドン、ポリスチレンスルホン酸、ポリエチレンオキサイド、水溶性ポリエステル、オキサゾール系水溶性ポリマー（オキサゾール－２－エチル－４，５－ジヒドロホモポリマーなど）、またはこれらの塩（アルカリ金属塩、アンモニウム塩など）を含む液体が挙げられる。
また、プラズマ処理中に保護膜に付着または打ち込まれたフッ素が、保護膜を浸透してデバイスの表面に付着することを防ぐ観点から、保護膜の大西パラメータは低い方がよい。なお、大西パラメータとは、保護膜を構成する化合物中の全原子数をＮ、保護膜を構成する化合物中の炭素原子数をＮＣ、保護膜を構成する化合物中の酸素原子数をＮＯとした場合に、Ｎ／（ＮＣ－ＮＯ）で定義される値である。しかしながら、水溶性保護膜は、比較的大きい大西パラメータを有しフッ素が浸透しやすい性質を有する場合が多い。そのため、比較的大きい大西パラメータ（例えば８．５以上）を有する水溶性保護膜を用いる場合には、保護膜の厚さを３μｍ以上にすることが好ましく、５μｍ以上にすることがさらに好ましい。あるいは、大西パラメータが比較的小さい水溶性保護膜を用いることが望ましい。この場合、水溶性保護膜の大西パラメータが８．５以下であることが好ましく、５．５以下であることがさらに好ましい。
保護膜は、フォトレジスト膜であってもよい。フォトレジスト膜に特に限定はなく、公知のフォトレジストを用いて形成してもよい。あるいは、保護膜は、フォトレジストからなる第１の膜と、水溶性の第２の膜とで構成されてもよい。第１の膜は、少なくとも基板を覆うように形成される。第１の膜は、基板と、保護シートのうち基板に隣接する一部とを覆うように形成されてもよい。第２の膜は、フレームのうち、保護シートの露出領域（Ｅ）に隣接する部分を少なくとも覆うように形成される。第２の膜は、フレームと露出領域（Ｅ）とを覆うように形成されてもよい。
保護膜の形成方法に特に限定はない。例えば、保護膜を形成するための塗液を塗布した後、塗液を乾燥させることによって保護膜を形成してもよい。塗液を塗布する方法に限定はなく、スプレーコート法やスピンコート法を用いてもよい。スプレーコート法は、塗布面に段差があっても塗膜の厚さのばらつきを抑制できる点で好ましい。
基板上に形成される保護膜は、後述するプラズマダイシング工程においてマスクとして機能する。そのため、基板上の保護膜は、マスクとして機能する材料からなり、且つ、マスクとして機能するために必要な厚さを有する。マスクとして機能するために必要な厚さは、保護膜の材質や、プラズマダイシング工程の条件などによって変化する。
保護膜がマスクとして機能するためには、プラズマダイシング中に消失しない厚さＴＭを有することが必要である。プラズマダイシング中にマスク（保護膜）が消失しないために必要な保護膜の厚さＴＭは、エッチング対象膜の厚さＴ０と、エッチング対象膜をエッチングする時の保護膜との選択比Ｓと、補正係数αとにより、ＴＭ＝（Ｔ０／Ｓ）×αの式で算出される。ここで選択比Ｓは、エッチング対象膜のエッチング速度Ｅ０と保護膜のエッチング速度ＥＭとの比Ｅ０／ＥＭとして定義される。例えば、エッチング対象膜がＳｉの場合の選択比は１００～２００、エッチング対象膜がＧａＡｓの場合の選択比は１０程度、エッチング対象膜がシリコン酸化膜やシリコン窒化膜の場合の選択比は２～３程度である。また、補正係数αは、保護膜の膜厚の面内均一性（約１０％程度）とプラズマダイシングのオーバーエッチング量（約１０％程度）とを加味して設定され、例えば、１．１～１．３程度である。
一方で、上述したとおり、水溶性保護膜を用いる場合、プラズマ処理中に保護膜に付着または打ち込まれたフッ素が、保護膜を浸透してデバイスの表面に付着することを防ぐためには、その厚さを３μｍ以上にすることが好ましく、５μｍ以上にすることがさらに好ましい。従って、保護膜の厚さは、上述の厚さＴＭに、フッ素の浸透を抑制するための厚さとして３μｍ（好ましくは、５μｍ）を加えた厚さにすることが好ましい。
基板上の保護膜の厚さは、例えば、４μｍ～５０μｍの範囲にあってもよい。典型的な一例では、基板上の保護膜の厚さと、搬送キャリア上に形成される保護膜の厚さとはほぼ同じである。なお、搬送キャリア上に形成される保護膜を、基板上の保護膜よりも薄く形成することによって、保護膜の形成時間を短くすることが可能である。
（パターニング工程）
パターニング工程では、保護膜をパターニングする。具体的には、パターニング工程は、保護膜のうち基板を覆う部分の一部を除去することによって、基板の分割領域を露出させる工程である。保護膜が水溶性で且つレーザグルービングが可能な膜である場合、保護膜の所定の一部にレーザを照射することによって当該一部を除去することができる（レーザグルービング）。レーザの照射条件に特に限定はなく、保護膜の材質や膜厚に応じて、公知のレーザグルービングで用いられている条件を適用してもよい。
保護膜がフォトレジスト膜である場合には、公知のフォトリソ・エッチング工程によって保護膜をパターニングできる。
（プラズマダイシング工程）
プラズマダイシング工程は、フッ素を含有するプラズマを用いたプロセスを含む工程であって、基板を素子チップに個片化する工程である。具体的には、分割領域の部分において基板を貫通するように基板をエッチングすることによって、基板を複数の素子チップに分割できる。
フッ素を含有するプラズマを用いたプロセスの例には、フッ素を含有する第１のプラズマを用いたエッチングステップが含まれる。また、フッ素を含有するプラズマを用いたプロセスの例には、エッチングステップ以外のプロセスが含まれてもよい。例えば、フッ素を含有するプラズマを用いたプロセスの例には、フッ素を含有するプラズマを用いた保護層形成ステップが含まれる。
エッチングステップでは、基板のうちパターニング工程で露出した分割領域の部分がエッチングされる。フッ素を含有する第１のプラズマは、フッ素を含有するエッチングガス（プロセスガス）を用いることによって生成される。フッ素を含有するエッチングガスは、フッ素含有ガスを含む。フッ素含有ガスの例には、ＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ２Ｆ２、ＮＦ３、ＸｅＦ２、ＸｅＦ６、ＳＦ６などが含まれる。これらのガスは、１種を単独で用いてもよいし、２種以上を混合して用いてもよいし、希釈用のガスや酸素含有ガスと混合されてもよい。希釈用のガスとしては、Ａｒ、Ｈｅなどの不活性ガスが例示され、酸素含有ガスとしては、Ｏ２、ＣＯ、ＣＯ２などが例示される。
エッチング対象がシリコン基板（シリコン層）である場合、エッチングプロセスを含むプロセスは、ボッシュプロセス（Ｂｏｓｃｈプロセス）と呼ばれるプロセスであってもよい。例えば、プラズマダイシング工程は、シリコン層エッチングステップと、保護層形成ステップと、保護層エッチングステップをこの順に含むステップ群を繰り返すプロセスを含んでもよい。シリコン層エッチングステップでは、シリコン層の一部をプラズマエッチングすることによって、シリコン層に凹部を形成する。保護層形成ステップでは、形成された凹部の内側に保護層を形成する。保護層エッチングステップでは、凹部の底部に存在する保護層をプラズマエッチングすることによって除去する。これらのステップを繰り返すことによって、シリコン層が深掘りされる。これらのステップは、ボッシュプロセスで用いられている公知の条件で実行してもよい。
（フッ素除去工程）
フッ素除去工程では、プラズマダイシング工程において保護膜に付着したフッ素を、保護膜とともに除去する。保護膜の除去の方法は、保護膜の種類に応じて選択される。
フッ素除去工程において、保護膜を溶解させる液体に保護膜を接触させることによって保護膜を除去してもよい。保護膜を溶解させる液体を、以下では「液体（Ｌ）」と称する場合がある。液体（Ｌ）は、保護膜を溶解させるが、保持シートを実質的に溶解させない液体である。保護膜がフォトレジスト膜である場合には、フォトレジスト膜が溶解する液体（Ｌ）（例えば有機溶媒やアルカリ系剥離液）に保護膜を接触させればよい。保護膜が水溶性の場合には、水を含む液体（Ｌ）に保護膜を接触させることによって保護膜を除去することができる。水を含む液体（Ｌ）は、水と他の液体との混合液であってもよいし、水（例えば脱イオン水など）であってもよい。水溶性の保護膜を用いることによって、環境負荷が小さく安価な液体（Ｌ）で保護膜を除去することが可能になる。
液体（Ｌ）に保護膜を接触させる方法に特に限定はない。例えば、基板と搬送キャリアとを、液体（Ｌ）に浸漬してもよい。あるいは、液体（Ｌ）の流れを保護膜に当てることによって、液体（Ｌ）を保護膜に接触させてもよい。例えば、ノズルから噴出させた液体（Ｌ）を保護膜に接触させてもよい。この場合、液体（Ｌ）を高圧で吐出する高圧洗浄ノズルを用いて、高圧の液体（Ｌ）を保護膜に接触させてもよい。また、２流体ノズルなどを用いて、液体（Ｌ）とガス（例えば窒素ガスなどの不活性ガス）との混合物を保護膜に接触させてもよい。
保護膜は、プラズマアッシングなどによってその一部あるいは全てを除去してもよい。また、プラズマアッシングによって保護膜の一部を除去してから、保護膜を溶解させる液体に保護膜を接触させることによって残りの保護膜を除去してもよい。プラズマアッシングは、公知の方法、例えば、酸素ガスを含むプロセスガスを用いてプラズマを生成させる方法によって行うことができる。プラズマアッシングは、プラズマダイシング工程を行った装置と同じプラズマ処理装置で行ってもよいが、その場合、プラズマダイシング工程中にプラズマ処理装置の反応室内に付着したフッ素が、プラズマアッシング中に基板に再付着することがある。そのため、プラズマアッシングによる保護膜の除去は、保護膜のうち表面側の一部のみの除去（ライトアッシング）にとどめることが好ましい。ライトアッシングすることによって、プラズマダイシング工程で保護膜の表面が変質しても、保護膜を溶解させる液体に保護膜を接触させることによって残りの保護膜を除去する際に、残渣が発生しにくくなる。しかし、コストの点では、水溶性の保護膜を用い、水を含む液体（Ｌ）で保護膜を除去する方が有利である。
プラズマダイシング工程においてフッ素は保護膜の表面に付着し、その一部は保護膜中を拡散する。保護膜のうち、表面側のフッ素が拡散した拡散層を除去すれば、拡散層のみを除去して他の部分を残してもよい。拡散層以外の保護膜を基板上に残すことによって、素子チップを長期保管する際の素子チップ（例えば素子領域）の劣化を抑制することが可能である。
フッ素除去工程において、保護膜形成工程で形成された保護膜のすべてを除去してもよい。保護膜を残すと、残存した保護膜がその後の工程でダストを発生させたり、コンタミネーションの原因になったりすることがある。保護膜のすべてを除去することによって、これらの問題が発生することを防止できる。
（プラズマクリーニング工程）
本開示に係る製造方法は、フッ素除去工程の前または後にプラズマクリーニング工程を含んでもよい。プラズマクリーニング工程は、フレームに支持された保持シートに保持された状態の素子チップをプラズマクリーニングすることによって、プラズマダイシング工程において素子チップの側面に付着したフッ素を除去する工程である。プラズマクリーニングは、フレームに支持された保持シートに保持された状態の素子チップを第２のプラズマに曝すことによって行うことができる。
プラズマクリーニングは、公知のプラズマクリーニングの条件で行ってもよい。一例のプラズマクリーニングでは、プロセスガスとしてＡｒ（アルゴン）を含むガスを用いて第２のプラズマを生成させ、その第２のプラズマに素子チップを曝す。第２のプラズマは、Ｏ２、ＣＯ２、およびＡｒからなる群より選択される少なくとも１つを含んでもよい。すなわち、プラズマクリーニング工程は、Ｏ２、ＣＯ２、およびＡｒからなる群より選択される少なくとも１つを含むプラズマを用いて行われてもよい。プラズマクリーニングは、プラズマダイシング工程を行ったプラズマ処理装置とは別のプラズマ処理装置で行うことが好ましい。これにより、プラズマダイシング工程中にプラズマ処理装置の反応室内に付着したフッ素が、プラズマクリーニング中に基板に再付着することを抑制できる。
プラズマクリーニング工程は、フッ素除去工程の後で、保持シートを拡張することによって素子チップ同士の間隔を広げた状態で行ってもよい。これによって、素子チップの側面に付着したフッ素を除去しやすくなる。この場合、保持シートには、伸縮性を有するシートが用いられる。
以上のようにして、素子チップが製造される。製造された素子チップは、保持テープから取り外されて利用される。
なお、上記の工程で行われるプラズマを用いた処理（エッチング、成膜、クリーニング、アッシング）は、公知のプラズマ処理装置を用いて行うことができる。異なるプラズマ処理を行う場合、異なるプラズマ処理装置で行ってもよいが、同じプラズマ処理装置で行ってもよい。
以下では、本開示に係る実施形態の例について、図面を参照して具体的に説明する。以下で説明する実施形態には、上述した説明を適用できる。また、以下で説明する実施形態は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。また、以下で説明する実施形態において、本開示の方法に必須ではない事項は省略してもよい。
（実施形態１）
実施形態１では、本開示に係る製造方法の一例について説明する。この製造方法によって、素子チップが製造される。
実施形態１の製造方法で用いられるプラズマ処理装置の一例の構成を、図１Ａに模式的に示す。図１Ａの装置１００は、チャンバ１１０、第１電極（アンテナ）１２１、第１高周波電源１２２、第１整合回路１２３、基板ステージ１３１、第２高周波電源１３２、第２整合回路１３３、圧力調整装置１４１、ガス流量制御部１５０、制御装置１７０、および圧力計（図示せず）を含む。制御装置１７０は、制御が必要な機器に接続され、プラズマ処理に必要な制御を行う。図１Ａでは、制御装置１７０と機器との接続の一部のみを示す。装置１００に含まれる機器には、公知の機器を適用することが可能であるため、詳細な説明は省略する。また、本開示の方法が実施できる限り、これらの機器および構成（配置を含む）を変更することが可能である。
チャンバ１１０は、内部を減圧状態に保つことが可能なチャンバである。チャンバ１１０は、ガス導入口１１０ａ、ガス排出口１１０ｂ、および誘電体窓１１１を含む。誘電体窓１１１は、誘電体（例えば、窒化アルミニウム、アルミナ、石英など）で形成されている。誘電体窓１１１に隣接して第１電極１２１が配置されている。
基板ステージ１３１には、装置１００でプラズマ処理される基板１０と、基板１０を保持する搬送キャリア２０とが配置される。搬送キャリア２０は、フレーム２１と保持シート２２とを含む。基板ステージ１３１は、第２高周波電源１３２に接続されており、第２電極としても機能する。装置１００は、搬送キャリア２０を基板ステージ１３１に固定するための固定機構を含む。固定機構の例には、静電チャック、真空チャック、クランプなどが含まれる。
圧力調整装置１４１は、ガス排出口１１０ｂに接続されており、チャンバ１１０内を減圧する。圧力調整装置１４１には、真空ポンプなどが用いられる。圧力調整装置１４１は、圧力調整バルブなどを含んでもよい。装置１００は、チャンバ１１０内の圧力をモニタするための圧力計を含む。制御装置１７０は、圧力計の出力に基づいて圧力調整装置１４１を制御し、チャンバ１１０内の圧力を調整する。
ガス流量制御部１５０には、チャンバ１１０内に供給されるガスのガス供給源２０１（例えばガスボンベ）が接続される。制御装置１７０はガス流量制御部１５０を制御し、それぞれのガスの流量を調整する。ガス流量制御部１５０は、供給されるそれぞれのガスの流路に配置されたマスフローコントローラ（ＭＦＣ）を含む。ガス供給源２０１から供給されるガスは、ガス流量制御部１５０およびガス導入口１１０ａを通ってチャンバ１１０内に導入される。図１Ａは、ガスが３種類の場合の装置の一例を示している。
チャンバ１１０は、基板１０を保持した搬送キャリア２０の搬入および搬出をするための機構（例えば開閉機構）を含む（図示せず）。装置１００を用いてプラズマ処理を行う場合、まず、搬送キャリア２０（基板１０）が、基板ステージ１３１上に配置されて固定される。次に、圧力調整装置１４１によってチャンバ１１０内を減圧するとともに、ガス供給源２０１から所定のガスがチャンバ１１０内に導入される。このとき、上述したように、チャンバ１１０内の圧力が、所望の圧力に調整される。
チャンバ１１０内には、プロセスガスが導入される。プラズマエッチングを行う場合には、エッチング用のガスが導入され、保護層を形成する場合には、保護層形成用のガスが導入される。
次に、第１高周波電源１２２によって第１電極１２１に高周波電力を印加することによって、チャンバ１１０内にプラズマを生成させる。基板１０は生成したプラズマに曝され、プラズマによる処理が行われる。プラズマ処理の際には、必要に応じて、第２高周波電源１３２によってバイアス電圧が印加される。
装置１００は、保持シート２２の露出領域の一部とフレーム２１とを覆うように配置されるカバーを含んでもよい。そのようなカバーを含む装置の一例を図１Ｂに示す。図１Ｂに示すカバー１１３は、昇降機構（図示せず）に接続されており、昇降可能である。プラズマ処理時には、搬送キャリア２０の外縁を覆うようにカバー１１３を下降させる。この時、カバー１１３はフレーム２１と接触してもよいし、接触しなくてもよい。カバー１１３によって、保持シート２２の一部とフレーム２１とがプラズマに曝されることを抑制できる。これによって、保持シート２２がプラズマにより加熱されて損傷することを抑制できるという利点がある。一方で、プラズマの回り込みやフッ素の拡散等のため、カバーがあっても、搬送キャリア２０上の保護膜にフッ素が付着することを完全に防止することは難しい。
カバー１１３を含む装置１００を用いる場合、装置１００において搬送キャリア２０上に形成された保護膜をプラズマで除去することは難しい。そのような場合でも、液体（Ｌ）で除去可能な保護膜を用いることによって、保護膜を容易に除去できる。特に、水を含む液体（Ｌ）で除去可能な保護膜を用いることによって、安価で且つ容易に保護膜を除去できる。
実施形態１では、水溶性で且つレーザグルービング可能な保護膜を用いる一例について説明する。なお、上述したように他の保護膜を用いてもよい。
実施形態１の製造方法では、まず、搬送キャリア２０に保持された基板１０を準備する。それらの上面図を図２Ａに示し、図２Ａの線IIＢ－IIＢにおける断面図を図２Ｂに示す。搬送キャリア２０は、フレーム２１と、フレーム２１に固定された保持シート２２とを含む。基板１０は保持シート２２に保持される。
実施形態１では、円形の基板１０を用いる一例について説明する。フレーム２１は、基板１０よりも大きい開口部２１ａを有する。開口部２１ａは、保持シート２２によって封じられている。図２Ａに示す一例のフレーム２１は、外縁の一部に切り欠きを有するフレームである。図２Ｂに示すように、基板１０とフレーム２１との間には、保持シート２２の一部（露出領域２２Ｅ）が露出している。
実施形態１では、基板１０が、シリコン層（シリコン基板）１１と素子層１２とを含む場合について説明するが、他の基板を用いてもよい。基板１０は、シリコン層１１と、基板１０の一主面１０ａ側に配置された素子層１２とを含む。実施形態１では、素子層１２が保持シート２２から離れるように基板１０が保持シート２２に保持されている一例を示す。しかし、基板１０は、素子層１２が保持シート２２側となるように保持シート２２に保持されてもよい。
基板１０は、分割領域Ｓｔと、分割領域Ｓｔによって画定される複数の素子領域ＥＡとに区画されている（図４Ｂなど参照）。基板１０の分割領域Ｓｔの部分を除去して基板１０を分割することによって、それぞれが素子層１２を含む複数の素子チップが得られる。分割領域Ｓｔは、例えば格子状に配置されている。素子層１２は、素子チップが素子として機能するために必要な層である。
次に、図３Ａに示すように、フレーム２１と保持シート２２と基板１０とを覆うように保護膜１５を形成する。図３Ａの上面図を、図４Ａに示す。図３Ａの断面図は、図４Ａの線IIIＡ－IIIＡにおける断面図である。保護膜１５は、基板１０が存在する側に形成される。図３Ａに示す一例では、保護膜１５は、基板１０が存在する側に露出しているフレーム２１および保持シート２２の表面のすべて、および、露出している基板１０の表面のすべてを覆うように形成されている。保護膜１５は、水溶性で且つレーザグルービング可能な膜である。保護膜１５は、例えば、保護膜１５を形成するための塗液を塗布して乾燥させることによって形成できる。
次に、図３Ｂに示すように、分割領域Ｓｔに存在する保護膜１５を除去することによって保護膜１５をパターニングし、分割領域Ｓｔに存在する基板１０を露出させる。図３Ｂの上面図を、図４Ｂに示す。図３Ｂの断面図は、図４Ｂの線IIIＢ－IIIＢにおける断面図である。分割領域Ｓｔに囲まれている部分が、素子領域ＥＡである。図３Ｂおよび図４Ｂには、分割領域Ｓｔに存在する素子層１２も除去した状態を示す。保護膜１５は、分割領域Ｓｔに存在する保護膜１５にレーザを照射することによって除去する（レーザグルービング）。分割領域Ｓｔに存在する素子層１２は、素子層１２に応じた方法で除去すればよい。例えば、レーザグルービングの際に保護膜１５とともに除去してもよいし、保護膜１５をマスクとするプラズマエッチングによって除去してもよい。
次に、図３Ｃに示すように、フッ素を含有する第１のプラズマに基板１０を曝して基板１０をエッチングするエッチングステップを含むプロセスを実施する。例えば、上述したボッシュプロセスを実施する。このとき、パターニングされた保護膜１５がマスクとして機能する。これによって、基板１０が、複数の素子チップ１０ｃに個片化される（プラズマダイシング工程）。
プラズマダイシング工程の一例では、シリコン層エッチングステップと、保護層形成ステップと、保護層エッチングステップとをこの順に含むステップ群が繰り返し行われる。シリコン層エッチングステップは、フッ素含有ガスを含むエッチングガスを用いたプラズマエッチングによって行われる。シリコン層エッチングステップによって、分割領域Ｓｔの部分のシリコン層１１がエッチングされて凹部が形成される。
保護層形成ステップでは、形成された凹部の表面を覆うように保護層が形成される。保護層は、プラズマ処理によって形成することができる。プラズマ処理に用いられるプロセスガスには、フッ化炭素を含むガスを用いてもよい。フッ化炭素の例には、オクタフルオロシクロブタン（Ｃ４Ｆ８）、オクタフルオロシクロペンテン（Ｃ５Ｆ８）などのフッ素化脂環族炭化水素、ジフルオロメタン（ＣＨ２Ｆ２）などが含まれる。
保護層エッチングステップでは、凹部の底部に存在する保護層を、異方性のプラズマエッチングによって除去し凹部の底部においてシリコン層１１を露出させる。エッチングガスとしては、ボッシュプロセスにおいて保護層のエッチングに用いられる公知のエッチングガスを用いてもよい。具体的には、シリコン層エッチングステップの説明において例示したエッチングガスを用いてもよい。
以降は、上記のステップを繰り返す。次のシリコン層エッチングステップでは、凹部の底部において露出しているシリコン層１１をエッチングする。このようにして、シリコン層１１が深掘りされる。上記のステップを繰り返すことによって、基板１０を分割できる。
なお、基板１０と保持シートの間にダイアタッチフィルム（図示せず）が介在する場合、必要に応じて、分割領域Ｓｔに存在するダイアタッチフィルムを除去してもよい。ダイアタッチフィルムの除去は、プラズマエッチングやプラズマアッシングによって除去することが可能である。
次に、図３Ｄに示すように、保護膜１５を除去する。図３Ｄには、保護膜形成工程で形成された保護膜１５のすべてを除去する一例を示す。保護膜１５を除去することによって、保護膜１５に付着したフッ素が除去される。
プラズマ処理（例えばプラズマアッシング）によって保護膜１５を除去する場合、装置１００を用いて保護膜１５を除去してもよい。あるいは、基板１０およびそれを保持する搬送キャリア２０を、保護膜１５を除去するためのプラズマ処理装置に搬送し、その装置で保護膜１５を除去してもよい。
保護膜１５を液体で溶解させることによって保護膜１５を除去する場合、基板１０およびそれを保持する搬送キャリア２０を装置１００から搬出して保護膜１５を除去すればよい。例えば、保護膜１５を溶解させる液体（Ｌ）に基板１０および搬送キャリア２０を浸漬してもよい。あるいは、基板１０および搬送キャリア２０を、洗浄用の装置に搬送し、当該装置において、液体（Ｌ）によって保護膜１５を除去してもよい。洗浄用の装置の一例は、搬送キャリア２０を保持して回転させる機構と、液体（Ｌ）を噴出させるノズルとを含む。当該ノズルは二流体ノズルであってもよい。
以上のようにして、複数の素子チップ１０ｃが得られる。なお、素子チップ１０ｃを利用する場合には、保持シート２２から素子チップ１０ｃが取り外される。
上記の方法で、シリコン基板を複数のチップに個片化した実験を行った。この実験では、厚さが２００μｍのシリコン基板を用いた。保護膜には、水溶性で且つレーザグルービング可能な保護膜を用いた。保護膜のパターニングはレーザグルービングで行った。フッ素除去工程における保護膜の除去は、脱イオン水による水洗によって行った。フッ素除去工程では、保護膜のすべてを除去した。そして、プラズマダイシング前の各部材の表面について、Ｘ線光電子分光分析法（ＸＰＳ）によって元素分析を行った。分析結果を表１に示す。表１の「プラズマダイシング前」は、保護膜形成後でプラズマダイシング前を意味する。表１の「プラズマダイシング後」は、プラズマダイシング後であってフッ素除去工程の前を意味する。
Figure 2022096079000002
表１の「－」は、実質的に検出できなかったことを示す。「基板またはチップの部分」および「保持テープの部分」の分析値は、それらの部分の上に保護膜が形成されている場合には、当該保護膜の表面の分析値である。表１に示すように、プラズマダイシングによって、保護膜に多量のフッ素が付着した。付着したフッ素は、表１に示すように、フッ素除去工程によって除去された。なお、フレームの部分については分析していないが、フレームの部分の分析値は、保持テープの部分の分析値とほぼ同じであると考えられる。
本開示に係る製造方法は、上述したように、プラズマクリーニング工程を含んでもよい。その場合、保持シート２２を拡張せずにプラズマクリーニング工程を行ってもよい。あるいは、保持シート２２を拡張することによって素子チップ１０ｃ同士の間隔を広げた状態で、プラズマクリーニング工程を行ってもよい。その場合、プラズマクリーニングを行う装置は、保持シート２２を拡張するための機構を含んでもよい。プラズマクリーニングは、プラズマダイシングを行う装置と同じ装置で行ってもよいが、フッ素による汚染を低減する観点から、プラズマダイシングを行う装置とは別の装置で行うことが好ましい。
保持シート２２を拡張するための機構の一例を図５Ａに模式的に示す。この場合の装置は、フレーム２１の外縁を基板ステージ１３１側に押す押圧部材１６１と、保持シート２２のうちフレーム２１に隣接する部分を上昇させるための円筒状部材１６２とを含む。押圧部材１６１は昇降機構（図示せず）に接続されており、昇降可能である。円筒状部材１６２も昇降機構（図示せず）に接続されており、昇降可能である。
保持シート２２を拡張させる場合、図５Ｂに示すように、円筒状部材１６２を上昇させる。それによって、保持シート２２が伸びて、素子チップ１０ｃ間の間隔が広がる。この状態でプラズマクリーニングを行うことによって、素子チップ１０ｃの側面にプラズマが回り込みやすくなり、当該側面に付着しているフッ素などの不純物が除去されやすくなる。
また、保持シート２２を拡張させた状態でプラズマクリーニング工程を行う場合、プラズマクリーニング工程は、フッ素除去工程により保持シート２２上の保護膜のすべてを除去してから行うことが好ましい。これにより、保持シート２２を拡張させた際に保持シート２２上の保護膜に亀裂が生じてパーティクルが発生し、素子チップを汚染することを抑制できる。
本開示は、素子チップの製造方法に利用できる。
１０ ：基板
１０ｃ ：素子チップ
１１ ：シリコン層
１２ ：素子層
１５ ：保護膜
２０ ：搬送キャリア
２１ ：フレーム
２２ ：保持シート
ＥＡ ：素子領域
Ｓｔ ：分割領域

Claims (7)

  1. フレームに支持された保持シートに保持された基板であって素子領域と分割領域とを含む基板を準備する準備工程と、
    前記フレームと前記保持シートと前記基板とを覆うように保護膜を形成する保護膜形成工程と、
    前記保護膜のうち前記基板を覆う部分の一部を除去することによって、前記基板の前記分割領域を露出させるパターニング工程と、
    フッ素を含有するプラズマを用いたプロセスを含むプラズマダイシング工程であって、前記基板を複数の素子チップに個片化するプラズマダイシング工程と、
    前記プラズマダイシング工程において前記保護膜に付着したフッ素を前記保護膜とともに除去するフッ素除去工程と、を含む、素子チップの製造方法。
  2. 前記フッ素除去工程において、前記保護膜を溶解させる液体に前記保護膜を接触させることによって前記保護膜を除去する、請求項１に記載の素子チップの製造方法。
  3. 前記保護膜は、水溶性で且つレーザグルービングが可能な膜であり、
    前記パターニング工程では前記レーザグルービングによって前記保護膜の前記一部を除去し、
    前記液体が水を含む、請求項２に記載の素子チップの製造方法。
  4. 前記フッ素除去工程において、前記保護膜形成工程で形成された前記保護膜のすべてを除去する、請求項１～３のいずれか１項に記載の素子チップの製造方法。
  5. 前記フッ素除去工程の前または後に、前記フレームに支持された前記保持シートに保持された状態の前記素子チップをプラズマクリーニングすることによって、前記プラズマダイシング工程において前記素子チップの側面に付着したフッ素を除去するプラズマクリーニング工程をさらに含む、請求項１～４のいずれか１項に記載の素子チップの製造方法。
  6. 前記プラズマクリーニング工程が、Ｏ２、ＣＯ２、およびＡｒからなる群より選択される少なくとも１つを含むプラズマを用いて行われる、請求項５に記載の素子チップの製造方法。
  7. 前記プラズマクリーニング工程は、前記フッ素除去工程の後で、前記保持シートを拡張することによって前記素子チップ同士の間隔を広げた状態で行われる、請求項５または６に記載の素子チップの製造方法。

JP2020208978A 2020-12-17 2020-12-17 素子チップの製造方法 Pending JP2022096079A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020208978A JP2022096079A (ja) 2020-12-17 2020-12-17 素子チップの製造方法
US17/550,309 US20220199411A1 (en) 2020-12-17 2021-12-14 Method for producing element chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020208978A JP2022096079A (ja) 2020-12-17 2020-12-17 素子チップの製造方法

Publications (1)

Publication Number Publication Date
JP2022096079A true JP2022096079A (ja) 2022-06-29

Family

ID=82021567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020208978A Pending JP2022096079A (ja) 2020-12-17 2020-12-17 素子チップの製造方法

Country Status (2)

Country Link
US (1) US20220199411A1 (ja)
JP (1) JP2022096079A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230025233A (ko) * 2021-08-13 2023-02-21 주식회사 제우스 기판처리방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985199B2 (ja) * 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
CN106024566B (zh) * 2015-03-31 2019-07-05 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524554B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6650593B2 (ja) * 2017-02-17 2020-02-19 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
JP7045635B2 (ja) * 2017-08-30 2022-04-01 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
JP6982837B2 (ja) * 2017-10-20 2021-12-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10818553B2 (en) * 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing
JP7142236B2 (ja) * 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7233019B2 (ja) * 2018-06-05 2023-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7209247B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process

Also Published As

Publication number Publication date
US20220199411A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US10026605B2 (en) Method of reducing residual contamination in singulated semiconductor die
US10763124B2 (en) Manufacturing process of element chip
JP4285455B2 (ja) 半導体チップの製造方法
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
JP7233019B2 (ja) 素子チップの製造方法
US10896849B2 (en) Method of dicing a semiconductor wafer using a protective film formed by coating a mixture of water-soluble resin and organic solvent
JP7357237B2 (ja) 素子チップの製造方法
CN112424927B (zh) 用于切割管芯附接膜的方法
JP2022096079A (ja) 素子チップの製造方法
JP2019114712A (ja) 素子チップの製造方法
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
US20170092527A1 (en) Method of manufacturing element chip
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
KR20210074999A (ko) 반도체 웨이퍼 다이싱 공정
US9698073B2 (en) Method of manufacturing element chip and element chip
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
US20220084886A1 (en) Wafer processing method
WO2021181768A1 (ja) 電子部品のクリーニング方法および素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
CN112701062A (zh) 等离子体切单的、污染物减少的半导体管芯
KR20060079380A (ko) 반도체 웨이퍼의 모서리 처리 방법
JP2016040796A (ja) ウエーハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231005