CN112424927B - 用于切割管芯附接膜的方法 - Google Patents

用于切割管芯附接膜的方法 Download PDF

Info

Publication number
CN112424927B
CN112424927B CN201980036877.7A CN201980036877A CN112424927B CN 112424927 B CN112424927 B CN 112424927B CN 201980036877 A CN201980036877 A CN 201980036877A CN 112424927 B CN112424927 B CN 112424927B
Authority
CN
China
Prior art keywords
substrate
composite
film
etching
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980036877.7A
Other languages
English (en)
Other versions
CN112424927A (zh
Inventor
马尔科·诺塔里安尼
莱斯利·迈克尔·莱亚
鲁塞尔·韦斯特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plasma Therm LLC
Original Assignee
Plasma Therm LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plasma Therm LLC filed Critical Plasma Therm LLC
Publication of CN112424927A publication Critical patent/CN112424927A/zh
Application granted granted Critical
Publication of CN112424927B publication Critical patent/CN112424927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种在复合膜上切割衬底的方法。提供了一种具有支撑膜、框架和衬底的工件。所述衬底具有顶表面和底表面。所述衬底的顶表面具有至少一个管芯区域和至少一个切割道区域。所述复合膜介于所述衬底和所述支撑膜之间。使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出复合膜的一部分。使用第一蚀刻处理蚀刻所述复合膜的第一组分。使用第二蚀刻处理等离子体蚀刻所述复合膜的露出部分的第二组分。

Description

用于切割管芯附接膜的方法
相关申请的交叉引用
本申请要求2018年6月4日提交的、标题为“用于切割管芯附接膜的方法”的共有美国临时专利申请No.62/680,145的优先权以及2018年8月22日提交的、标题为“用于切割管芯附接膜的方法”的共有美国临时专利申请No.62/721,380的优先权，并且与所述美国临时专利申请相关，这些美国临时专利申请通过引用并入本文。
技术领域
本发明涉及用于从半导体晶片和管芯附接膜形成单独器件芯片的设备的使用。
背景技术
在呈薄晶片形式的衬底上制造半导体器件。硅通常被用作衬底材料，但是也使用其它材料，诸如III-V化合物(例如GaAs和InP)。在某些情况下(例如，LED的制造)，衬底可以是蓝宝石或碳化硅晶片，在衬底上沉积有半导体材料的薄层。这样的衬底的直径范围从2英寸和3英寸一直到200mm、300mm和450mm，并且存在许多标准(例如，SEMI)来描述这样的衬底尺寸。
等离子体蚀刻设备被广泛用于加工这些衬底，以生产半导体器件。这样的设备通常包括真空室，该真空室配备有高密度等离子体源(诸如，感应耦合等离子体(ICP))，该高密度等离子体源被用于确保高蚀刻速率，这是成本效益制造所必需的。为了移除在加工期间产生的热量，通常将衬底夹到温度受控的支撑件上。加压流体，通常是诸如氦气之类的气体被维持在衬底和支撑件之间，以提供用于热转移的导热路径。可以使用机械夹紧机构，在该机械夹紧机构中，向下的力被施加到衬底的顶面，但是由于夹具和衬底之间的接触，这可能引起污染。当使用机械夹具时，也可能发生工件翘曲，这是因为通常在工件的边缘处进行接触，并且加压流体在工件的背面上施加力。更常见的是，使用静电卡盘(ESC)来提供夹紧力。
已经开发出适合于待蚀刻的材料的许多气体化学物质。这些气体化学物质经常使用卤素(例如，氟、氯、溴、碘等)或含卤素的气体连同所添加的其它气体一起来改进蚀刻的质量(例如，蚀刻各向异性、掩模选择率和蚀刻均匀性)。使用含氟气体(诸如SF6、F2或NF3)来以高速率蚀刻硅。特别地，通常使用如下处理(Bosch或TDM)来将深度特征蚀刻到硅中：该处理将高速率硅蚀刻步骤与钝化步骤交替以控制蚀刻侧壁。通常使用含氯气体和含溴气体来蚀刻III-V材料。
等离子体蚀刻不限于半导体衬底和器件。该技术可以被应用于可获得合适的气体化学物质以蚀刻衬底的任何衬底类型。其它衬底类型可以包括含碳衬底(包括聚合物衬底)、陶瓷衬底(例如，AlTiC和蓝宝石)、金属衬底和玻璃衬底。
为了确保一致的结果、低破损和操作的便利性，在制造处理中通常使用机械手晶片操纵。操纵机通常被设计成以最少的接触来支撑晶片，以最大程度地减少可能的污染并且减少微粒的产生。通常只采用边缘接触，或仅在少数几个位置处靠近晶片边缘(通常在晶片边缘的3mm至6mm之内)采用底面接触。如前所述，操纵方案包括晶片夹、机械臂以及包括晶片支撑件和ESC在内的处理室内固定装置，被设计用以处理标准晶片尺寸。
在衬底上制造之后，通常在封装之前或在其它电子电路中采用单独器件(管芯或芯片)之前将所述单独器件(管芯或芯片)彼此分离。多年来，一直使用机械手段将管芯相互分离。这样的机械手段包括沿着与衬底晶轴对准的划片线切断晶片或通过使用高速金刚石锯在管芯之间的区域(切割道)中锯入到衬底中或锯穿衬底。最近，也已经使用激光来促进划片和切割处理。
这样的机械晶片切割技术具有局限性，这会影响该方法的成本效益。沿着管芯边缘的剥落(chipping)和破损可能减少所生产的优质管芯的数量，并且随着晶片厚度减小，该处理变得更加棘手。锯片(切缝)所消耗的面积可能大于100微米，这是不可用于管芯生产的宝贵面积。对于包含小管芯的晶片(例如，具有500微米乘以500微米的管芯尺寸的个体半导体器件)，这可能意味着大于20％的损耗。此外，对于具有许多小管芯并且具有许多切割道的晶片，由于每个切割道被连续地切削，因此切割时间增加并且生产率下降。机械手段还限于沿直线分离以及正方形芯片或长方形芯片的生产。这可能并不代表着底层器件拓扑(例如，大功率二极管可能是圆形的)，并且因此直线管芯格式会导致可用衬底面积的大量损失。激光切割也有限制，因为在管芯表面上留下残余材料或在管芯中产生应力。
重要的是要注意，锯切割技术和激光切割技术这两者本质上都是串行操作。因此，随着器件尺寸减小，切割晶片的时间与晶片上的总切割切割道长度成比例地增加。
最近，已经提出了等离子体蚀刻技术作为分离管芯以及克服这些限制中的一些限制的手段。在器件制造之后，可以用合适的掩模材料对衬底进行掩模，从而在管芯之间留下开放区域。然后可以使用反应性气体等离子体来处理掩膜的衬底，该反应性气体等离子体蚀刻在管芯之间露出的衬底材料。对衬底的等离子体蚀刻可以部分或完全穿过衬底进行。在部分等离子体蚀刻的情况下，可以通过随后的劈开步骤来分离管芯，从而使个体管芯分离。该技术提供优于机械切割的许多益处：
1)减少破损和剥落；
2)切缝尺寸能够减小到远小于20微米；
3)随着管芯数量的增加，加工时间不会显著延长；
4)对于更薄的晶片，缩短了加工时间；以及
5)管芯拓扑不限于直线格式。
在器件制造之后，但是在管芯分离之前，可以通过机械磨削或类似的处理将衬底减薄至几百微米或甚至小于一百微米的厚度。
在切割处理之前，通常将衬底安装在切割固定装置上。该固定装置通常由刚性框架组成，该刚性框架支撑粘合剂支撑膜。待切割的衬底被粘附到支撑膜。该固定装置固持分离的管芯，以用于随后的下游操作。大多数用于晶片切割的刀具(锯或基于激光的刀具)被设计用以处理呈这种构造的衬底，并且已经建立了许多标准固定装置；然而，这样的固定装置与它们所支撑的衬底有很大不同。尽管已对这样的固定装置进行了优化以便用于当前的晶片切割设备，但是在已经被设计用以加工标准衬底的设备中，无法对这样的固定装置进行加工。因此，当前的自动化等离子体蚀刻设备不适合于加工被固定用于切割的衬底，并且难以实现等离子体蚀刻技术对于管芯分离本应具有的益处。
一些组已经考虑使用等离子体来从晶片衬底中分割管芯。美国专利No.6,642,127描述了一种等离子体切割技术，在该等离子体切割技术中，在被设计用于加工硅晶片的设备中进行等离子体加工之前，首先经由粘合材料将衬底晶片附接到载体晶片。该技术提出使待切割的衬底的形状因子适应于与标准晶片加工设备兼容。尽管此技术允许标准等离子体设备切割晶片，但所提出的技术将不与切割操作下游的标准设备兼容。将需要附加步骤来适应下游设备或恢复标准下游设备的衬底形状因子。
美国专利申请No.2010/0048001考虑使用被粘附到薄膜上并且被支撑在框架内的晶片。然而，在2010/0048001申请中，通过在等离子体加工之前将掩模材料粘附到晶片的背面并且使用激光来限定蚀刻切割道来实现掩模处理。与从正面分割衬底的标准切割技术相反，该技术引入了附加的复杂且昂贵的步骤，这些步骤可能会否定等离子体切割的某些优势。还需要将背面掩模与正面器件图案对准的附加要求。
因此，需要的是一种等离子体蚀刻设备，该设备能够被用于将半导体衬底切割成个体管芯，并且该设备与操纵被安装在支撑膜上并且被支撑在框架中的衬底的已建立的晶片切割技术兼容，并且该设备还与标准正面掩模技术兼容。
现有技术中没有提供本发明带来的益处。
因此，本发明的目的是提供一种改进方案，该改进方案克服现有技术器件的不足之处，并且该改进方案对使用等离子体蚀刻设备切割半导体衬底的进步有显著贡献。
本发明的另一个目的是提供一种在复合膜上切割衬底的方法，该方法包括：提供具有支撑膜、框架和衬底的工件，该衬底具有顶表面和底表面，该衬底的顶表面具有至少一个管芯区域和至少一个切割道区域；提将该复合膜设置在衬底和支撑膜之间；使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出复合膜的一部分；使用第一蚀刻处理蚀刻复合膜的第一组分；以及使用第二蚀刻处理等离子体蚀刻复合膜的所述露出部分的第二组分。
本发明的又一个目的是提供一种在管芯附接膜上切割衬底的方法，该方法包括：提供具有支撑膜、框架和衬底的工件，该衬底具有顶表面和底表面，该衬底的顶表面具有至少一个管芯区域和至少一个切割道区域；将该管芯附接膜设置在衬底和支撑膜之间；使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出管芯附接膜的一部分；使用第一蚀刻处理蚀刻管芯附接膜的第一组分；以及使用第二蚀刻处理等离子体蚀刻管芯附接膜的所述露出部分的第二组分。
本发明的再一个目的是提供一种在管芯附接膜上切割衬底的方法，该方法包括：提供具有支撑膜、框架和衬底的工件，该衬底具有顶表面和底表面，该衬底的顶表面具有至少一个管芯区域和至少一个切割道区域；将该管芯附接膜设置在衬底和支撑膜之间；使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出管芯附接膜的一部分；使用第一蚀刻处理各向同性地蚀刻管芯附接膜的第一组分；以及使用第二蚀刻处理各向异性地等离子体蚀刻管芯附接膜的所述露出部分的第二组分。
前述内容已经概述了本发明的一些相关目的。这些目的应被解释为仅仅是对预期发明的一些更突出的特征和应用的说明。通过以不同的方式应用所公开的发明或在本公开的范围内修改本发明，可以获得许多其它有益的结果。因此，除了由权利要求书结合附图所限定的本发明的范围之外，通过参考本发明内容和优选实施例的具体实施方式，可以实现本发明的其它目的和对本发明的更全面的理解。
发明内容
本发明描述了一种等离子体加工设备，该设备允许对半导体衬底进行等离子体切割。在器件制造和任何晶片变薄之后，可以使用传统的掩膜技术来对衬底的正面(电路面)进行掩膜，传统掩模技术保护电路元件并且在管芯之间留下不受保护的区域。衬底被安装在薄支撑膜上，该薄支撑膜被支撑在刚性框架内。将衬底/支撑膜/框架组件转移到真空加工室中并且暴露于反应性气体等离子体中，其中管芯之间的不受保护的区域被蚀刻掉。在该处理期间，由反应性气体等离子体保护框架和支撑膜免受损坏。该加工可以使管芯完全分离。在蚀刻之后，可以将衬底/支撑膜/框架组件另外暴露于等离子体，该等离子体从衬底表面中移除潜在有害的残留物。在将衬底/支撑膜/框架组件从处理室中转移出去之后，使用众所周知的技术将管芯从支撑膜移除，然后根据需要对管芯进行进一步加工(例如，包装)。
本发明的另一个特征是提供一种在复合膜上切割衬底的方法。该方法包括提供具有支撑膜、框架和衬底的工件。衬底具有顶表面和底表面。衬底的顶表面具有至少一个管芯区域和至少一个切割道区域。复合膜介于衬底和支撑膜之间。使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出复合膜的一部分。使用第一蚀刻处理蚀刻复合膜的第一组分。使用第二蚀刻处理等离子体蚀刻复合膜的露出部分的第二组分。复合膜可以包含基于基质的材料。第一组分可以是增强组分。第二组分可以是基质组分。第一蚀刻处理可以是至少部分地各向同性的。第一蚀刻处理可以是各向同性的。第一蚀刻处理可以具有与第二蚀刻处理不同的处理化学。第二蚀刻处理可以是至少部分地各向异性的。第二蚀刻处理可以是各向异性的。对衬底材料的蚀刻可以在真空室中，并且对复合膜的蚀刻可以在真空室中。衬底可以具有诸如硅的半导体层和/或衬底可以具有诸如GaAs的层。衬底可以具有保护层，诸如光致抗蚀剂层，该保护层在衬底的电路面上被构图。可以将衬底放置在处理室中的工件支撑件上。等离子体源可以与处理室连通。等离子体源可以是高密度等离子体源。可以将静电卡盘结合到工件支撑件中。静电卡盘可以将工件夹紧到工件支撑件上。可以通过从工件支撑件向工件供应诸如氦气的加压气体来提供工件与工件支撑件之间的热连通。可以通过真空泵降低处理室内的压强，并且可以通过气体进口将处理气体引入到处理室中。可以提供与处理室连通的真空兼容的转移模块。可以将工件装载到真空兼容的转移模块中的转移臂上，从而在将工件从真空兼容的转移模块中转移到处理室中期间，处理室被维持在真空状态。
本发明的又一个特征是提供一种在管芯附接膜上切割衬底的方法。该方法包括提供具有支撑膜、框架和衬底的工件。衬底具有顶表面和底表面。衬底的顶表面具有至少一个管芯区域和至少一个切割道区域。管芯附接膜介于衬底和支撑膜之间。使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出管芯附接膜的一部分。使用第一蚀刻处理蚀刻管芯附接膜的第一组分。使用第二蚀刻处理等离子体蚀刻管芯附接膜的所述露出部分的第二组分。第一蚀刻处理可以是至少部分地各向同性的。第一蚀刻处理可以是各向同性的。第一蚀刻处理可以具有与第二蚀刻处理不同的处理化学。第二蚀刻处理可以是至少部分地各向异性的。第二蚀刻处理可以是各向异性的。衬底可以包含诸如硅的半导体层和/或衬底可以包含诸如GaAs的层。半导体层通常在衬底的正面(例如，电路面)上。衬底可以具有保护层，诸如光致抗蚀剂层，该保护层在衬底的电路面上被构图。可以将衬底放置在处理室中的工件支撑件上。等离子体源可以与处理室连通。等离子体源可以是高密度等离子体源。可以将静电卡盘结合到工件支撑件中。静电卡盘可以将工件夹紧到工件支撑件。可以通过从工件支撑件向工件供应诸如氦气的加压气体来提供工件与工件支撑件之间的热连通。可以通过真空泵降低处理室内的压强，并且可以通过气体进口将处理气体引入到处理室中。可以提供与处理室连通的真空兼容的转移模块。可以将工件装载到真空兼容的转移模块中的转移臂上，从而在将工件从真空兼容的转移模块中转移到处理室期间，处理室维持真空状态。
本发明的再一个特征是提供一种在管芯附接膜上切割衬底的方法。该方法包括提供具有支撑膜、框架和衬底的工件。衬底具有顶表面和底表面。衬底的顶表面具有至少一个管芯区域和至少一个切割道区域。管芯附接膜介于衬底和支撑膜之间。使用衬底蚀刻处理从所述至少一个切割道区域蚀刻衬底材料，以露出管芯附接膜的一部分。使用第一蚀刻处理各向同性地蚀刻管芯附接膜的第一组分。使用第二蚀刻处理各向异性地等离子体蚀刻管芯附接膜的所述露出部分的第二组分。该方法还可以包括在从所述至少一个切割道区域蚀刻衬底材料的步骤期间移除管芯附接膜的一部分。与第二蚀刻处理相比，第一蚀刻处理可以使用至少一种不同的处理气体。与第二蚀刻处理相比，第一蚀刻处理可以使用不同的处理气体。衬底可以包含诸如硅的半导体层和/或衬底可以包含诸如GaAs的层。衬底可以具有保护层，诸如光致抗蚀剂层，该保护层在衬底的电路面上被构图。可以将衬底放置在处理室中的工件支撑件上。等离子体源可以与处理室连通。等离子体源可以是高密度等离子体源。可以将静电卡盘结合到工件支撑件中。静电卡盘可以将工件夹紧到工件支撑件。可以通过从工件支撑件向工件供应诸如氦气的加压气体来提供工件与工件支撑件之间的热连通。可以通过真空泵降低处理室内的压强，并且可以通过气体进口将处理气体引入到处理室中。可以提供与处理室连通的真空兼容的转移模块。可以将工件装载到真空兼容的转移模块中的转移臂上，从而在将工件从真空兼容的转移模块转移到处理室中期间，处理室维持真空状态。
前文已经相当广泛地概述了本发明的更相关和重要的特征，以便可以更好地理解以下本发明的具体实施方式，使得可以更充分地领悟当前对本领域的贡献。下文将描述形成本发明的权利要求书的主题的本发明的附加特征。本领域的技术人员应当理解，所公开的概念和特定实施例可以容易地用作修改或设计用于实现本发明相同目的的其它结构的基础。本领域的技术人员还应当认识到，这样的等效构造不脱离所附权利要求书中所阐述的本发明的精神和范围。
附图说明
图1是半导体衬底的俯视图，示出了通过切割道分离的单独器件；
图2是半导体衬底的截面图，示出了通过切割道分离的单独器件；
图3是安装到支撑膜和框架上的半导体衬底的截面图；
图4是通过处理蚀刻的半导体衬底的截面图，该半导体衬底被安装到支撑膜和框架；
图5是分离的半导体器件的截面图，这些半导体器件被安装到支撑膜和框架；
图6是真空加工室的截面图；
图7是处于处理位置的晶片/框架的截面图；
图8是安装到支撑膜和框架的半导体衬底的截面图，该框架由转移臂支撑；
图9是处于转移位置的晶片/框架的截面图；
图10是根据本发明的一个实施例的工件的示意图；
图11A是工件的示意图，其中已经移除了切割道区域中的衬底材料；
图11B是切割处理流程中的一点的示意图，其中已经至少部分地移除了切割道区域中的复合膜；
图12A是根据本发明的一个实施例的改进的衬底切割顺序的一部分的流程图；
图12B是根据本发明的一个实施例的改进的衬底切割顺序的一部分的流程图；
图13A是根据本发明的一个实施例的改进的衬底切割顺序的一部分的流程图；
图13B是根据本发明的一个实施例的改进的衬底切割顺序的一部分的流程图；
图14A是工件的示意图，其中已经移除了切割道区域中的衬底材料；
图14B是在已经执行第一处理以移除复合膜的第一组分之后的工件的示意图；
图14C是在已经执行第二处理以移除复合膜的第二组分之后的工件的示意图；
图15是根据本发明的一个实施例的改进的衬底切割顺序的一部分的流程图；
图16A是在已经移除了切割道区域中的衬底材料之后的工件的示意图；
图16B是已经被应用于保护器件的阻挡膜的示意图；
图16C是工件的一部分的示意图，其中已经从切割道区域的一部分中移除了阻挡膜，从而露出复合膜；
图16D是在已经执行第一处理以移除复合膜的第一组分之后的工件的示意图；
图16E是工件的一部分的示意图，其中已经通过第二处理移除了复合膜的第二组分；并且
图16F是工件的一部分的示意图，其中已经移除了阻挡膜。
在附图的所有视图中，相似的附图标记指代相似的部分。
具体实施方式
在图1中示出了在器件制造之后的典型的半导体衬底。衬底100在其表面上具有多个区域，所述多个区域包含通过切割道区域120分离的器件结构110，这允许将所述器件结构分离成单独管芯。尽管通常将硅用作衬底材料，但是经常采用针对其特殊性质选择的其它材料。这样的衬底材料包括砷化镓和其它III-V材料或在其上已经沉积了半导体材料的非半导体衬底(例如，聚合物衬底，其中在聚合物上制造薄膜半导体器件)。其它衬底类型还可以包括绝缘体上硅(SOI)晶片和安装在载体上的半导体晶片。尽管上文的示例描述了被切割道分离的管芯，但是本发明的形态可以被有利地应用到衬底上的其它图案配置。
在本发明中，如在图2中的截面图所示，然后用保护材料200覆盖器件结构110，而切割道区域120仍然不受保护。该保护材料200可以是光致抗蚀剂，其通过众所周知的技术被施加和构图。作为最后的处理步骤，一些器件涂覆有保护性介电层，诸如二氧化硅或PSG，该保护性介电层可以被施加遍及整个衬底。如在工业中众所周知的那样，可以通过用光致抗蚀剂进行构图并且蚀刻介电材料来选择性地从切割道区域120移除该保护性介电层。这使得器件结构110受到介电材料保护，而切割道区域120中的衬底100基本上不受保护。注意，在某些情况下，用以检查晶片质量的测试特征可能位于切割道区域120中。取决于特定的晶片制造处理流程，这些测试特征在晶片切割处理期间可能会受到保护或可能不会受到保护。尽管所示的器件图案示出了长方形管芯，但这不是必须的，并且单独器件结构110可以是任何其它形状，诸如六边形，这样最适合于衬底100的最佳利用。重要的是要注意，尽管先前的示例将介电材料视为保护膜，但是本发明可以用包括半导体和导电保护膜的大范围的保护膜来实施。此外，保护层可以由多种材料组成。同样重要的是要注意，保护膜的某些部分可能是最终器件结构的组成部分(例如，钝化电介质、金属焊盘等)。此外，本发明也可以有利地与块状晶片一起使用，而不必具有器件或器件结构。一个这样的示例可以是半导体衬底(硅，III-V族化合物等)，其被安装在载体上或未被安装在载体上，由限定待蚀刻的结构的掩模材料覆盖。衬底还可以包含具有不同材料性质的至少一层附加层，诸如例如绝缘层。
衬底100通常可以通过磨削处理变薄，这将衬底厚度减小到几百微米到大约30微米或更小的范围内的厚度。如图3所示，然后将减薄的衬底100粘附到支撑膜300，该支撑膜进而被安装在刚性框架310中以形成工件320。框架通常是金属或塑料，但是其它框架材料也是可能的。支撑膜300通常由含碳聚合物材料制成，并且可以另外具有施加到其表面的薄导电层。支撑膜300为变薄的衬底100提供支撑，否则该衬底可能太脆弱以至于不能在不破损的情况下进行处理。应当注意的是，构图、变薄然后安装的顺序并不是关键的，并且可以调整步骤以最适合特定的器件、衬底和所使用的加工设备。重要的是要注意，尽管先前的示例考虑了如下工件320：该工件320通过将基板100安装在粘合剂支撑膜300上，进而将该粘合剂支撑膜粘附到框架310构成，但是本发明不受晶片和载体的配置的限制。晶片载体可以包括多种材料。在等离子体切割期间，载体支撑衬底。此外，无需使用粘合剂(即，将晶片固持到载体并且允许衬底到阴极的热连通手段是足够的的任何方法)将晶片附接到载体(例如，静电夹紧的载体、带有机械夹紧机构的载体等)。
在将衬底100与支撑膜300安装在切割框架310中之后，将工件320转移到真空加工室中。优选地，转移模块也处于真空中，这允许处理室在转移期间仍然维持真空，从而缩短了加工时间并且防止了处理室暴露于大气和可能的污染。如图6所示，真空加工室600配备有：气体进口610；高密度等离子体源620，用以产生高密度等离子体，诸如感应耦合等离子体(ICP)；工件支撑件630，用以支撑工件320；RF电源640，用以通过工件支撑件630将RF功率联接到工件320；和真空泵650，用于从加工室600泵送气体。在加工期间，如图4所示，可以使用反应性等离子体蚀刻处理400蚀刻掉衬底100的不受保护的区域120。如图5所示，这样可以将器件110分离成单独管芯500。在本发明的另一实施例中，使用反应性等离子体蚀刻处理400部分地蚀刻掉衬底100的不受保护的区域120。在这种情况下，可以使用下游操作(诸如机械折断操作)来完成管芯分离。这些下游方法在本领域中是众所周知的。
尽管先前的示例使用真空室结合高密度等离子体(例如，ECR、ICP、螺旋波(helicon)和磁增强等离子体源)描述了本发明，但是也可以使用宽范围的等离子体处理来蚀刻衬底的不受保护的区域。例如，本领域的技术人员可以想象在真空室中使用低密度等离子体源或者甚至在大气压或接近大气压下使用等离子体的本发明的变型。
当工件(衬底/带/框架组件)320处于用于等离子体加工的位置时，框架310可以受到保护免于暴露于等离子体400。暴露于等离子体400可能引起对框架310的加热，这进而可能引起对支撑膜300的局部加热。对于常用的切割带，在高于大约100℃的温度下，支撑膜300的物理性质及其粘合能力可能下降，并且它将不再粘附到框架310。另外，框架310暴露于反应性等离子体气体可能导致框架310的劣化。因为通常在晶片切割之后重新使用框架310，所以这可能会限制框架310的使用寿命。框架310暴露于等离子体400也可能不利地影响蚀刻处理：例如，框架材料可能与处理气体反应，从而有效地降低框架材料在等离子体中的浓度，这可能降低衬底材料的蚀刻速率，因而延长处理时间。为了保护框架310，如图6和图7所示，保护盖环660定位在框架310上方。在一个实施例中，盖环660不接触框架310，这是因为与框架310的接触(这种接触在转移到处理室600中期间会发生)可能产生不希望的颗粒。
通过转移臂1100将工件(衬底/带/框架组件)320转移到处理室600中以及从该处理室600中转移出来，该转移臂1100支撑框架310和衬底100。该转移臂1100可以支撑支撑膜300和框架310这两者，也可以只支撑框架310，但是重要的是，因为变薄的衬底100的脆弱性质，所以所述组件320不能只在衬底100区域下方被支撑。转移臂1100具有粘附到该转移臂的对准固定装置1110，在将框架310转移到处理室600中之前，该对准固定装置将框架310对准在可重复的位置。也可以通过半导体加工中众所周知的其它技术(例如，光学对准)来对准框架310。对准也可以通过这样的众所周知的技术在衬底100上执行。重要的是，在将工件(衬底/带/框架组件320放置在处理室600内之前将工件衬底/带/框架组件320)对准，以避免如下所述的误加工。
当将工件(例如，衬底/带/框架组件)320被转移到处理室600中时，工件(例如，衬底/带/框架组件)320被放置到提升机构680上并从转移臂1100移除。在将工件(例如，衬底/带/框架组件)320从处理室600转移出来期间发生反转处理。提升机构680接触框架310区域并且不提供与衬底100的点接触。特别是在管芯分离和工件320卸载之后，工件与衬底100重叠的点接触会导致对衬底100的损坏，这是因为支撑膜300的柔性可能会导致管芯彼此接触并且发生损坏。图9示出了从底面提升框架310的提升机构680；然而，还能够通过使用夹紧装置与框架310的顶表面、底表面、外径或它们的任意组合相接触来从转移臂1100移除框架310。为了具有足够的间隙以将工件320放置在工件支撑件630上以加工衬底100，框架310、工件支撑件630和盖环660能够相对于彼此移动。这可以通过移动盖环660、工件支撑件630或提升机构680或这三者的任意组合来实现。
在等离子体加工期间，热量被转移到等离子体接触的所有表面，所述所有表面包括衬底100、支撑膜300和框架310。盖环660将最大限度地减少转移到支撑膜300和框架310的区域的热量，但是衬底100必须暴露于等离子体400以便加工。
如图6所示，开孔的机械隔板690可以介于等离子体源620和工件支撑件630之间。机械隔板690可以是导电的(例如，由金属制成或涂覆有金属。机械隔板690能够由铝制成。机械隔板690可以帮助减小离子密度以及到达工件的等离子体发射强度，同时允许高电平的中性物质到达工件。本发明提供了对到达工件的离子密度和等离子体发射强度的控制。对于与本发明有关的应用，优选的是，通过机械隔板，从等离子体源620到达工件的离子密度和等离子体发射强度在10％到大于99％的范围内衰减。在一个优选实施例中，由机械隔板产生的衰减能够大于10％。在一个优选实施例中，由机械隔板产生的衰减能够大于30％。在另一个优选实施例中，由机械隔板产生的衰减能够大于50％。在又一个优选实施例中，由机械隔板产生的衰减大于90％。
尽管图6中的示意图示出了具有一个机械隔板690的处理室600，但是可能有益的是，在等离子体源620和衬底100之间设置多于一个机械隔板690。机械隔板690可以具有相同的尺寸和形状，或者可以具有不同的尺寸和/或形状。可以在相同平面或不同的平面中配置多个机械隔板690(例如，重叠的或堆叠的隔板)。多个机械隔板690可以具有彼此完全相同的或不同的穿孔形状、尺寸和图案。
可以使用半导体工业中众所周知的技术来加工衬底。通常使用基于氟的化学物质(诸如SF6)来加工硅衬底。SF6/O2化学物质通常被用于蚀刻硅，这是因为其高速率和各向异性。这种化学物质的缺点是其对掩膜材料(例如，对光致抗蚀剂)的相对较低的选择率，该相对较低的选择率为15-20:1。替代地，可以使用时分复用(TDM)处理，该处理在沉积和蚀刻之间交替，以产生高度各向异性的深剖面分布。例如，蚀刻硅的交替处理使用C4F8步骤以将聚合物沉积在硅衬底的所有已露出表面(即，掩模表面、蚀刻侧壁和蚀刻底板)上，然后使用SF6步骤从蚀刻底板中选择性地移除聚合物，然后各向同性地蚀刻少量硅。这些步骤可以重复进行直到终止。这样的TDM处理可以产生深至硅中的各向异性特征，其中对掩膜层的选择率大于200:1。然后，这使得TDM处理成为用于硅衬底的等离子体分离的理想方法。注意，本发明并不限于使用含氟的化学物质或时分多路复用(TDM)处理。例如，如本领域中已知的，也可以用含Cl、含HBr或含I的化学物质来蚀刻硅衬底。
对于III-V衬底(诸如GaAs)，在半导体工业中广泛地使用基于氯的化学物质。在射频无线器件的制造中，将减薄的GaAs衬底以器件侧面朝下的方式安装到载体上，然后在载体上进行减薄并且用光致抗蚀剂进行构图。蚀刻掉GaAs，以使电触点暴露于正面电路。通过在上文提及的发明中描述的正面加工，该众所周知的处理还能够被用于分离器件。在上文提及的发明中，其它半导体衬底和适当的等离子体处理也能够被用于管芯的分离。
尽管上文示例讨论了使用等离子体来分离管芯(切割)，但是本发明的形态可以对于相关应用(诸如通过等离子体蚀刻来减薄衬底)是有用的。在该应用中，衬底100可以在待蚀刻的表面上具有一些特征，或者替代地，待蚀刻的表面可以是无特征的(例如，使块状衬底变薄)。
等离子体切割可以有效地分割大范围的器件。然而，一些管芯结构包含至少一个复合层，所述至少一个复合层可能难以在不损害(例如，损坏)器件的情况下进行等离子体蚀刻。这样的结构的一个示例是将待被分割的包含管芯附接膜(DAF)的硅器件。管芯附接膜是能够用于将芯片彼此结合的粘合层。可以在结合操作之前将管芯分割。在集成电路器件制造期间，DAF可以用于创建多芯片堆叠封装。
为了获得所需的机电膜性质，通常使用复合材料来设计管芯附接膜(DAF)。例如，管芯附接膜可以由聚合物基质(例如，环氧树脂等)连同嵌入的填充材料(例如，SiO2颗粒等)组成。该示例中的两种材料(环氧树脂和SiO2)都能够被等离子体蚀刻。例如，可以在含氧等离子体中蚀刻聚合物基质。二氧化硅(SiO2)组分也能够被等离子体蚀刻，但是由于硅-氧键的强度，通常需要离子能量或更高的晶片温度来获得商业上可行的SiO2等离子体蚀刻速率。尽管这些较高的离子能量和/或较高的温度条件将蚀刻DAF膜中的SiO2组分，但是这些条件通常还将蚀刻器件结构的已露出的材料，从而可能损坏器件(例如，降低器件性能和/或成品率)。因此，需要能够在切割处理流程期间移除复合材料，而不会明显损坏所分割的器件。
图10示出了工件2800的示例。工件2800类似于工件320，其中增加了至少一个待被分割的复合层2810。工件可以包含衬底100，该衬底100包含至少一个器件结构110和至少一个切割道区域120。该器件结构110可以至少部分地被保护膜200覆盖。
在所有实施例中，复合层2810可以由一种以上的组分组成。关于化学性质(例如，成分)或物理性质(例如，材料相、材料结构等)或这两者，复合膜的组分可以彼此不同。复合层2810可以小于100微米厚。复合层2810可以小于50微米厚。复合层2810可以小于25微米厚。
在所有实施例中，复合材料可以包含碳(例如，聚合材料、石墨、SiC等)。复合材料可以包含硅(例如，Si、SiO2、SiC、SiN等)。复合材料可以包含金属。
在所有实施例中，复合层能够与衬底100接触。复合层能够与支撑膜300接触。复合材料能够与衬底100和支撑膜300这两者接触。可以将复合膜粘附地附接到衬底100。复合层2810能够介于衬底100和支撑膜之间。复合层可以是管芯附接膜(DAF)。该复合膜可以是包含填料的DAF。DAF填充材料可以包含Si。DAF填充材料可以是SiO2。
复合层可以包含需要离子辅助等离子体蚀刻机制以在等离子体中蚀刻的材料。复合层可以包含能够使蒸气氟化氢透过的材料。
复合材料可以包含基质组分。基质组分可以包含金属。基质组分可以包含碳(例如，聚合物等)。基质组分可以是聚合物基质。聚合物基质可以是热固性的。聚合物基质可以是热塑性的。聚合物基质可以包含以下任何一种树脂：环氧树脂、聚酰亚胺、聚酰胺、聚酯等。基质可以包含一种以上的组分(例如，树脂、共聚物、共混聚合物等)。基质组分可以是碳。基质组分可以包封填料组分。
复合材料可以包含复合增强材料(例如，填料等)。增强材料可以占复合材料的5％以上。增强材料可以占复合材料的25％以上。增强材料可以占复合材料的50％以上。增强材料可以占复合材料的75％以上。增强材料可以占复合材料的90％以上。增强材料可以在复合材料(例如，填料颗粒)内的离散区域中。复合增强材料可以包含大范围的材料，包括含碳材料、含硅材料、含金属材料、陶瓷等。复合增强材料可以包含二氧化硅(SiO2)。复合增强材料可以具有各向同性或各向异性成分。复合材料可以是纤维增强的复合物。纤维增强的复合物可以包含长纤维、短纤维或这两者的组合。复合材料可以是片状增强的复合物。复合材料可以是颗粒增强的复合物。颗粒增强的复合物可以包含球形颗粒。颗粒可以是实心的、空心的或这两者的组合。复合材料可以是层状增强的复合物。
图11A和图11B示出了分割处理中的各个阶段的工件2800。
图11A示出了工件2800，在此已经移除了切割道区域120中的衬底材料100。可以使用衬底蚀刻处理从至少一个切割道区域120移除衬底材料。衬底移除处理可以从基本上所有的切割道区域120移除衬底材料100。衬底移除处理可以从至少一个切割道区域移除所有衬底材料。衬底移除处理可以移除基本上所有切割道区域的基本上所有衬底材料。在衬底蚀刻处理期间，通常将工件温度保持在可能会损坏支撑膜带的最大值以下。许多支撑膜(例如，切割带)兼容高达大约100℃的温度。一些支撑膜可以兼容200℃或更高的温度。
衬底蚀刻处理可以是真空处理。衬底蚀刻处理可以是等离子体蚀刻处理。等离子体蚀刻处理可以是循环处理(例如，Bosch处理、深反应性离子蚀刻(DRIE)处理、时分多路复用(TDM)处理等)。衬底蚀刻处理可以是至少部分地各向异性的。衬底蚀刻处理可以是完全各向异性的。
衬底蚀刻处理可以使复合膜120的与切割道区域120重叠的至少一部分露出。衬底蚀刻处理可以使与切割道区域120重叠的所有复合层露出。
衬底蚀刻处理可以被设计成移除衬底材料的与保护材料200重叠的部分(例如，衬底蚀刻特征剖面分布可以是凹入的)。换句话说，与在衬底的相对面处的特征宽度相比，由衬底蚀刻所产生的衬底蚀刻特征(例如，衬底中的切割切割道)的宽度在包含器件110的衬底表面处较窄。
与移除复合材料相比，衬底蚀刻处理移除衬底材料更快(例如，衬底蚀刻处理可以具有如下衬底:复合材料蚀刻选择率(衬底移除率/复合膜移除率)大于1)。衬底蚀刻处理可以具有如下衬底:复合材料蚀刻选择率大于10。衬底蚀刻处理可以具有如下衬底:复合材料蚀刻选择率大于100。复合材料可以用作衬底蚀刻处理的蚀刻止挡。
衬底蚀刻处理可以蚀刻复合材料。衬底蚀刻处理可以移除复合材料的一部分。在复合膜与切割道区域重叠的切割道区域中，衬底移除处理本身不会露出支撑膜。单独的衬底蚀刻处理无法蚀刻穿过复合膜。
图11B示出了切割处理流程中的一点，其中已经至少部分地移除了至少一个切割道区域120中的复合膜2810。可以完全移除至少一个切割道区域120中的复合膜2810。为了分割管芯，复合层2810可能被损坏或移除。可以完全移除切割道区域120中的复合膜。
图12A是改进的衬底切割顺序的一部分的流程图。一旦已经移除了至少一个切割道区域120中的衬底材料，就需要对复合膜进行加工以继续该分割处理。复合膜处理可以是蚀刻处理。复合膜处理可以由多个步骤组成。
为了加工复合膜，改进的处理可以使用第一处理以蚀刻复合膜的第一组分。第一处理可以选择性地蚀刻复合膜的第一组分。用于移除处理的两种材料之间的选择率被定义为两种材料的处理材料移除率之比。对于第一处理，处理选择率(例如，第一复合膜组分的移除率/另一复合膜组分的移除率(第一组分:另一组分))可以大于1:1。对于第一处理，第一组分:另一组分选择率可以大于10:1。对于第一处理，第一组分:另一组分选择率可以大于100:1。第一复合膜组分可以是增强组分。
第一处理可以以至少部分地各向同性的方式移除材料。第一移除处理可以是完全各向同性的。
第一处理可以从复合膜的至少一部分移除第一复合膜组分。第一处理可以从复合膜的至少一部分移除第一组分，在所述至少一部分中，复合膜未与衬底重叠。第一处理可以移除复合膜的与切割道区域重叠的至少一部分。第一处理可以移除复合膜的与切割道区域重叠的第一组分。第一处理可以移除复合材料中的与切割道区域重叠的复合材料的所有第一组分。第一处理可以从复合膜的至少一部分移除基本上所有的第一复合组分。
第一处理对衬底可以是有选择性的(例如，第一复合膜组分的移除率/衬底的移除率(第一组分:衬底)大于1:1)。第一处理第一组分:衬底选择率可以大于10:1。第一处理第一组分:衬底选择率可以大于100:1。
第一处理对支撑膜可以是有选择性的(例如，第一复合膜组分的移除率/支撑膜的移除率(第一组分:支撑膜)大于1:1)。第一处理第一组分:支撑膜选择率可以大于10:1。第一处理第一组分:支撑膜选择率可以大于100:1。
第一处理可以是气相处理。第一处理可以是不包含等离子体的处理。第一处理可以包括含氟处理气体。含氟处理气体可以是氟化氢蒸气(VHF)。在第一处理中，至少一种反应物可以扩散通过复合材料的组分(例如，VHF可以容易地扩散通过某些类型的聚合物层)。第一处理能够移除未露出的第一复合材料(例如，第一复合材料被嵌入在复合材料内，例如，含VHF处理用于移除具有聚合物基质的SiO2增强复合材料中的SiO2)。优选的是，第一复合材料蚀刻处理不损坏器件。第一处理可以是真空处理。第一处理的压强可以高于衬底蚀刻处理中的压强。
在第一处理之后，可以将第二处理应用于复合膜。第二处理可以是蚀刻处理。第二处理可以是等离子体蚀刻处理。第二处理可以移除复合膜的第二组分。第二处理可以选择性地移除复合膜的第二组分。第二处理可以移除复合膜的第二组分的至少一部分。第二处理可以是真空处理。与第一处理相比，第二处理可以在更低的压强下进行。
第二处理可以采用与第一处理不同的处理化学。与第一处理相比，第二处理可以包含至少一种不同的处理气体。与第一处理相比，第二处理可以包含一种以上的不同的处理气体。第二处理可能与第一处理没有共同的处理气体。第二处理可以利用含氧反应物(例如，O2、O3、CO2、CO、SO2等)。第二处理可以利用含氮反应物(例如，N2、N2O、CxHyOH等)。第二处理可以利用含氢反应物(例如H2、NH3、H2O等)。
在包含工件2800的实施例中，对于第二处理，处理选择率(例如，第二复合膜组分的移除率/另一复合膜组分的移除率(第二组分:另一组分))可以大于1:1。对于第二处理，第二组分:另一组分选择率可以大于10:1。对于第二处理，第二组分:另一组分选择率可以大于100:1。第二复合膜组分可以是基质组分。
第二处理可以以至少部分地各向异性的方式移除材料。第二处理可以是完全各向异性的。第二处理可以是至少部分地各向异性的。与在与带的平面平行的方向相比，第二处理在与支撑膜的平面垂直的方向上可以更快地移除第二组分。第二处理可以是各向同性的。
第二处理可以从复合膜的至少一部分移除第二复合膜组分。第二处理可以从复合膜的至少一部分移除第二组分，在所述至少一部分中，复合膜未与衬底重叠。第二处理可以移除复合膜的与切割道区域重叠的至少一部分。第二处理可以移除复合膜的与切割道区域重叠的第二组分。第二处理可以移除复合材料中的与切割道区域重叠的复合材料的所有第二组分。第二处理可以从复合膜的至少一部分移除基本上所有的第二复合组分。
第二处理对衬底可以有选择性(例如，第二复合膜组分的移除率/衬底的移除率(第二组分:衬底)大于1:1)。第二处理第二组分:衬底选择率可以大于10:1。第二处理第二组分:衬底选择率可以大于100:1。
第二处理对支撑膜可以是无选择性的(例如，第二复合膜组分的移除率/支撑膜的移除率(第二组分:支撑膜)小于或等于1:1)。第二处理无法蚀刻到完全穿过支撑膜。第二处理可以蚀刻到支撑膜中。在与至少一个切割道区域重叠的区域中，第二处理可以蚀刻到支撑膜中。在与所有切割道区域重叠的所有区域中，第二处理可以蚀刻到支撑膜中。第二处理可以蚀刻到支撑膜中小于10微米的深度。在与切割道区域重叠的区域中，第二处理可以蚀刻小于大约10微米的深度。在第二处理不是完全各向同性的情况下，在与衬底重叠的至少一个区域中，第二处理可以移除第二组分的至少一部分。
图12B示出了本发明的另一实施例。优选的是，第一处理和第二处理不损坏器件。图12B示出了本发明的实施例，其中复合材料蚀刻处理中的至少一个可能导致器件的损坏。在该实施例中，可以在复合膜加工步骤之前将阻挡膜施加到器件。可以在衬底蚀刻处理之前施加阻挡膜。可以在将衬底该组装到工件之前施加阻挡膜。可以在衬底移除处理之后施加阻挡膜。阻挡膜通过复合膜移除处理中的至少一个步骤来保护器件免受劣化。阻挡膜可以通过真空涂覆处理而被施加。阻挡膜可以是含硅的。阻挡膜可以是SiN。阻挡膜可以是富硅SiN膜。阻挡膜可以是硅(例如，非晶硅等)。阻挡膜可以是含碳的。阻挡膜可以包含有机材料。阻挡膜可以包含聚酰亚胺。阻挡膜可以包含亚芳基。可以在复合膜移除处理之后移除阻挡膜。在已经执行衬底蚀刻处理之后，第一处理蚀刻复合膜的第一组分。在已经执行第一处理之后，第二处理蚀刻复合膜的第二组分。在已经执行第二处理之后，可以将工件送至下游以便进一步加工。
图13A示出了本发明的另一实施例。在该实施例中，移除露出复合层的至少一个切割道区域中的衬底。在已经执行衬底蚀刻处理之后，第一处理蚀刻复合膜的第一组分。在已经执行第一处理之后，第二处理蚀刻复合膜的第二组分。在已经执行第二处理之后，可以将工件送至下游以便进一步加工。
图13B示出了本发明的又一实施例。在该实施例中，从至少一个切割道区域移除衬底材料。在已经执行衬底蚀刻处理之后，第一处理蚀刻复合膜的第一组分。在已经执行第一处理之后，第二处理蚀刻复合膜的第二组分。在第二处理之后，如果复合层没有被充分地加工，则可以重复第一处理和第二处理。第一处理和第二处理可以被重复至少一次。循环处理可以包含一个处理步骤(例如，在通过该步骤的至少一个后续迭代之间变形或改变的一步循环)。循环处理可以包含至少两个处理步骤。循环处理可以执行至少一个处理步骤，然后重复所述处理步骤中的至少一个处理步骤。图13B示出了循环处理的示例。在循环处理中，至少一个处理步骤可以重复多次。如果在循环处理中重复处理步骤，则处理条件可以与之前的迭代(或循环)完全相同。至少一个处理步骤的处理条件可以在两个重复的处理循环之间改变。重复的处理条件可以在两个以上的重复的处理循环之间改变。重复的处理条件可以在每个重复的处理循环之间改变。至少一个处理步骤的重复的处理条件可以在每个循环中改变。图14A至图14C示出了本发明处理的一部分的工件条件。图14A示出了已经移除了切割道区域中的衬底材料的工件。已经露出切割道区域中的复合层3205。图14A中的复合膜由第一组分3220和第二组分3210组成。图14B示出了在已经执行第一处理以移除复合膜3205的第一组分3220之后的工件。在复合膜与切割道区域重叠的区域中，已经从复合膜3205移除了第一组分。第一组分3220的移除可以在复合材料3210中留下空隙3230。图14C示出了在已经执行第二处理以移除复合膜3205的第二组分3210之后的工件。在复合膜与切割道区域重叠的区域中，已经移除了第二组分。在图14C中，已经分割了管芯。
图15示出了本发明的另一实施例。在该实施例中，执行衬底移除处理以从切割道区域移除衬底材料。在移除衬底材料之后，可以添加阻挡层以保护器件免受后续处理的损坏。重要的是要注意，可以在衬底移除处理之前施加阻挡膜。在已经露出复合层之后，执行第一处理以蚀刻第一复合膜组分。执行第二处理以蚀刻第二复合膜组分。可以移除器件上的阻挡层。可以将工件送至下游以用于附加的加工。
图16A至图16F示出了用于图15所示的处理流程的工件的截面。图16A示出了在已经移除了切割道区域中的衬底材料之后的工件。切割道区域中的复合膜已经露出。图16B示出了已经施加阻挡膜来保护器件。阻挡膜可以覆盖在衬底移除处理期间露出的衬底表面。阻挡膜可以覆盖复合膜的露出的表面。由于阻挡膜被设计成抵抗复合膜移除处理，因此应该在待被移除的区域中从复合膜移除阻挡膜。
可以从切割道区域移除阻挡膜。图16C示出了工件的一部分，其中已经从切割道区域的一部分中移除了阻挡膜，从而露出复合膜。图16D示出了在已经执行第一处理以移除复合膜3420的第一组分3220之后的工件。对第一组分3220的移除可以在复合膜中留下空隙3230。图16E示出了工件的一部分，其中已经通过第二处理移除了复合膜的第二组分。支撑膜300已经露出。图16F示出了工件的一部分，其中已经移除了阻挡膜。此时，管芯500已经被分割，并且可以被送至下游以便进一步加工。
在所有实施例中，可以在同一处理室中执行衬底蚀刻处理和第一处理。可以在同一处理室中执行第一处理和第二处理。可以在同一室中执行衬底蚀刻处理和第二处理。可以在同一室中执行衬底蚀刻处理、第一处理和第二处理。
在衬底蚀刻处理和第一处理二者均为真空处理的情况下，可以在不将工件暴露于大气的情况下执行这两个处理(例如，在真空下进行衬底蚀刻处理，接着在真空下进行第一处理，其中在衬底蚀刻和第一处理之间也在真空下进行任意操作(例如，晶片输送等))。
在衬底蚀刻处理和第二处理二者均为真空处理的情况下，可以在不将工件暴露于大气的情况下执行这两个处理(例如，在真空下进行衬底蚀刻处理，接着在真空下进行第二处理，其中在衬底蚀刻和第一处理之间也在真空下进行任意操作(例如，晶片输送等))。
在第一处理和第二处理二者均为真空处理的情况下，可以在不将工件暴露于大气的情况下执行这两个处理(例如，在真空下进行第一蚀刻处理，接着在真空下进行第二处理，其中在衬底蚀刻和第一处理之间也在真空下进行任意操作(例如，晶片输送等))。
在衬底蚀刻、第一处理和第二处理都是真空处理的情况下，可以在不将工件暴露于大气的情况下执行所有这些处理(例如，在真空下进行衬底蚀刻、第一蚀刻处理和第二处理，其中在这些处理之间也在真空下进行任意操作(例如，晶片输送等))。
举例来说，图16示出了本发明应用于包含管芯附接膜(DAF)的工件，参见图16A。DAF膜3205在含环氧树脂的聚合物基质3210中包含大约50％的SiO2填料3220。SiO2颗粒3220的直径为大约1微米。使用深反应性离子蚀刻(DRIE)蚀刻处理的等离子体蚀刻处理被用于从切割道区域移除衬底材料(未示出)。在Plasma-Therm，LLC的市售MDS-100等离子体蚀刻***上实施等离子体蚀刻处理，每个循环使用三个步骤，如下表所示：
沉积 蚀刻A 蚀刻B
时间<秒> 1-10 1-5 1-20
压强<毫托> 10-150 10-150 50-2000
SF<sub>6</sub>流量&lt;sccm&gt; 0-100 0-300 200-2000
C<sub>4</sub>F<sub>8</sub>流量&lt;sccm&gt; 50-200 0-100 0-100
O<sub>2</sub>流量&lt;sccm&gt; 0-100 0-100 0-500
Ar流量<sccm> 0-200 0-200 0-200
RF偏压功率(W) 0-100 0-1000 0-200
ICP功率(W) 500-5000 500-5000 1000-10000+
对于以上示例，在等离子体蚀刻移除切割道区域中的衬底材料之后，工件暴露于包含VHF的第一处理中，以从复合DAF材料3205移除SiO2填料。通过扩散穿过DAF的聚合物基质，VHF材料可以容易移除已露出的切割道区域中的SiO2颗粒。VHF处理移除了SiO2颗粒，其中聚合物基质和衬底的损失程度最小。用于蚀刻SiO2牺牲膜的VHF加工在本领域中是已知的。下表示出了VHF处理参数的示例：
VHF处理
时间<秒> 10-1200
压强<托> 0.1-200
温度<℃> -10-+100
对于上文的示例，在VHF从复合DAF材料移除SiO2填料之后，应用单步等离子体蚀刻处理以完全移除聚合物基质。下表描述了这种单步等离子体蚀刻处理的示例：
等离子体蚀刻
时间<秒> 60-1200
压强<毫托> 10-150
O2流量<sccm> 0-200
Ar流量<sccm> 0-200
RF偏压功率<W> 0-500
ICP功率<W> 500-5000
可能会损坏器件的复合膜处理的示例是对包含SiO2层的器件使用蒸汽氟化氢(VHF)处理。VHF分子将容易地蚀刻SiO2膜并且可能降低器件性能。即使在SiO2器件层被有机层(例如，抗蚀剂、水溶性聚合物等)覆盖的情况下，该有机层对于VHF也是可渗透的，并且因此不能保护SiO2层免受VHF蚀刻。VHF分子可以扩散通过许多有机(例如，聚合物)膜。在这种情况下，阻挡层可以为器件提供保护，以使器件免受VHF蚀刻剂的损坏。
本公开包括所附权利要求书以及前述说明书中所包含的内容。尽管已经以某种程度的特殊性以其优选形式描述了本发明，但是应该理解，优选形式的本公开仅是通过示例的方式进行的，并且在不脱离本发明的精神和范围的情况下，可以在元器件的构造、组合和布置的细节上采取许多改变。

Claims (5)

1.一种用于在复合管芯附接材料上切割半导体衬底的方法，所述方法包括：
提供具有支撑膜、框架和所述半导体衬底的工件，所述半导体衬底具有顶表面和底表面，所述半导体衬底的所述顶表面具有至少一个管芯区域和至少一个切割道区域；
将所述复合管芯附接材料设置在所述半导体衬底的底表面和所述支撑膜之间，所述复合管芯附接材料由聚合物基质连同嵌入的填充SiO2颗粒组成；
使用深反应性离子蚀刻处理从至少一个切割道区域蚀刻半导体衬底材料，以露出所述复合管芯附接材料的一部分；
执行复合膜处理，其包括依次进行的第一蚀刻处理和第二蚀刻处理，所述第一蚀刻处理包括使用氟化氢蒸气处理来从所述复合管芯附接材料的露出部分蚀刻所述SiO2颗粒，所述第二蚀刻处理包括使用含氧等离子体蚀刻处理来蚀刻所述复合管芯附接材料的露出部分的聚合物基质；
在执行所述复合膜处理之前，向所述至少一个管芯区域施加阻挡膜，所述阻挡膜被构造为保护器件由所述第一蚀刻处理和所述第二蚀刻处理中的至少一个造成的劣化。
2.根据权利要求1所述的方法，其中，所述阻挡膜包含聚酰亚胺。
3.根据权利要求1所述的方法，其中，所述阻挡膜包含硅。
4.根据权利要求1所述的方法，其中，所述阻挡膜包含有机材料。
5.根据权利要求1所述的方法，其中，在相同的等离子处理室中进行所述半导体衬底材料的蚀刻、所述复合管芯附接材料的第一蚀刻处理以及所述复合管芯附接材料的第二蚀刻处理。
CN201980036877.7A 2018-06-04 2019-03-27 用于切割管芯附接膜的方法 Active CN112424927B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862680145P 2018-06-04 2018-06-04
US62/680,145 2018-06-04
US201862721380P 2018-08-22 2018-08-22
US62/721,380 2018-08-22
US16/358,017 2019-03-19
US16/358,017 US10943825B2 (en) 2018-06-04 2019-03-19 Method for dicing die attach film
PCT/US2019/024375 WO2019236175A1 (en) 2018-06-04 2019-03-27 Method for dicing die attach film

Publications (2)

Publication Number Publication Date
CN112424927A CN112424927A (zh) 2021-02-26
CN112424927B true CN112424927B (zh) 2022-03-18

Family

ID=68695233

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980036984.XA Active CN112534567B (zh) 2018-06-04 2019-03-27 用于切割管芯附着膜的方法
CN201980036877.7A Active CN112424927B (zh) 2018-06-04 2019-03-27 用于切割管芯附接膜的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980036984.XA Active CN112534567B (zh) 2018-06-04 2019-03-27 用于切割管芯附着膜的方法

Country Status (7)

Country Link
US (2) US10943825B2 (zh)
EP (2) EP3803964B1 (zh)
JP (2) JP6931135B1 (zh)
KR (2) KR102299394B1 (zh)
CN (2) CN112534567B (zh)
TW (2) TWI741262B (zh)
WO (2) WO2019236176A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7493159B2 (ja) 2020-03-10 2024-05-31 パナソニックＩｐマネジメント株式会社 エッチング方法および素子チップの製造方法
US11972980B2 (en) * 2020-11-25 2024-04-30 Semiconductor Components Industries, Llc Singulation systems and related methods
FR3122523B1 (fr) * 2021-04-30 2023-06-09 Commissariat Energie Atomique Procede de structuration de surface hybride par gravure plasma
TWI820938B (zh) * 2022-09-29 2023-11-01 強茂股份有限公司 晶粒吸取輔助裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701435A (zh) * 2003-01-23 2005-11-23 松下电器产业株式会社 制造半导体器件的方法和用于切割半导体晶片的切割装置
CN108022867A (zh) * 2016-11-01 2018-05-11 日东电工株式会社 切割芯片接合带和半导体装置的制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171240A (en) 1978-04-26 1979-10-16 Western Electric Company, Inc. Method of removing a cured epoxy from a metal surface
US5908510A (en) * 1996-10-16 1999-06-01 International Business Machines Corporation Residue removal by supercritical fluids
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP4025223B2 (ja) * 2003-03-17 2007-12-19 住友ベークライト株式会社 ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
TW200816880A (en) 2006-05-30 2008-04-01 Matsushita Electric Ind Co Ltd Atmospheric pressure plasma generating method, plasma processing method and component mounting method using same, and device using these methods
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
WO2010105585A1 (de) * 2009-03-17 2010-09-23 Roth & Rau Ag Substratbearbeitungsanlage und substratbearbeitungsverfahren
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP5776397B2 (ja) 2011-07-19 2015-09-09 東京エレクトロン株式会社 洗浄方法、処理装置及び記憶媒体
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6201513B2 (ja) * 2013-08-19 2017-09-27 東洋紡株式会社 積層体の製造方法及びそれを用いたデバイス構造体の製造方法
JP6210847B2 (ja) 2013-11-11 2017-10-11 株式会社ディスコ 切削装置及び切削方法
US9299614B2 (en) * 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
CN106068548B (zh) * 2014-03-07 2020-02-28 等离子瑟姆有限公司 用于对半导体晶圆进行等离子体切片的方法和设备
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
JP6791086B2 (ja) * 2016-10-11 2020-11-25 信越化学工業株式会社 ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
JP6800129B2 (ja) * 2017-11-07 2020-12-16 古河電気工業株式会社 フィルム状接着剤、フィルム状接着剤を用いた半導体パッケージの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701435A (zh) * 2003-01-23 2005-11-23 松下电器产业株式会社 制造半导体器件的方法和用于切割半导体晶片的切割装置
CN108022867A (zh) * 2016-11-01 2018-05-11 日东电工株式会社 切割芯片接合带和半导体装置的制造方法

Also Published As

Publication number Publication date
EP3803964B1 (en) 2024-03-20
TW202004883A (zh) 2020-01-16
KR20210018329A (ko) 2021-02-17
WO2019236176A1 (en) 2019-12-12
US20190371667A1 (en) 2019-12-05
JP2021527318A (ja) 2021-10-11
KR102299394B1 (ko) 2021-09-07
TWI741262B (zh) 2021-10-01
KR20210018849A (ko) 2021-02-18
JP7324781B2 (ja) 2023-08-10
US10943825B2 (en) 2021-03-09
CN112534567B (zh) 2024-01-26
KR102632893B1 (ko) 2024-02-01
TWI776026B (zh) 2022-09-01
CN112424927A (zh) 2021-02-26
EP3803964A1 (en) 2021-04-14
EP3803963A1 (en) 2021-04-14
EP3803963B1 (en) 2022-08-10
JP2021524675A (ja) 2021-09-13
CN112534567A (zh) 2021-03-19
TW202006807A (zh) 2020-02-01
JP6931135B1 (ja) 2021-09-01
WO2019236175A1 (en) 2019-12-12
US20200083084A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
US20210020513A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
CN112424927B (zh) 用于切割管芯附接膜的方法
US10297427B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230253252A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP2020150167A (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant