JP2021105640A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2021105640A JP2021105640A JP2019235878A JP2019235878A JP2021105640A JP 2021105640 A JP2021105640 A JP 2021105640A JP 2019235878 A JP2019235878 A JP 2019235878A JP 2019235878 A JP2019235878 A JP 2019235878A JP 2021105640 A JP2021105640 A JP 2021105640A
- Authority
- JP
- Japan
- Prior art keywords
- line
- switch
- voltage
- data
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 abstract description 32
- 241000750042 Vini Species 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000265 homogenisation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
- G02B27/0172—Head mounted characterised by optical features
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/0101—Head-up displays characterised by optical features
- G02B2027/0143—Head-up displays characterised by optical features the two eyes not being equipped with identical nor symmetrical optical devices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
- G02B2027/0178—Eyeglass type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
Description
この表示装置10は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロ・ディスプレイ・パネルであり、複数の画素回路や当該画素回路を駆動する駆動回路などが半導体基板に形成される。半導体基板としては、典型的にはシリコン基板であるが、他の半導体基板であってもよい。
表示領域100では、m行の走査線12が図において左右方向に沿って設けられ、(3q)列のデータ線14bが、上下方向に沿って、かつ、各走査線12と互いに電気的に絶縁を保つように設けられる。
なお、m、qは、2以上の整数である。また、後述するようにm行の走査線12と(3q)列のデータ線14bとの交差に対応して画素回路が設けられる。
制御回路20は、インターフェイス15によって復元された画像信号Vidおよび同期信号Syncに基づいて各部を制御する。同期信号Syncに同期して供給される画像信号Vidは、表示すべき画像における画素の階調レベルを、例えばRGB毎に8ビットで指定する。また、同期信号Syncには、画像信号Vidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、画像信号の1画素分のタイミングを示すドットクロック信号が含まれる。
制御回路20は、各部を制御するために、制御信号Gcp、Gref、Y_Ctr、/Gini、L_Ctr、S_Ctr、Sel(1)〜Sel(q)およびクロック信号Clkを生成する。図2では省略されているが、制御回路20は、制御信号Gcpとは論理反転の関係にある制御信号/Gcpと、Sel(1)〜Sel(q)とは論理反転の関係にある制御信号/Sel(1)〜/Sel(q)とを出力する。
また、制御回路20は、画像信号Vidを適切に処理し、例えば10ビットにアップコンバートし、画像信号Vdatとして出力する。なお、制御回路20は、画像信号Vidを画像信号Vdatに変換するためのルックアップテーブルや、各種の設定用パラメーターを記憶するレジスタなどを含む。
データ信号出力回路30は、第1データ信号を出力する。詳細には、データ信号出力回路30は、画素回路で表現する画素、すなわち表示しようとする画像における画素の階調レベルに応じた電圧であって、電圧振幅を圧縮する前の第1データ信号を出力する。
なお、本実施形態では、データ信号出力回路30から出力される第1データ信号の電圧振幅が圧縮され、第2データ信号としてデータ線14bに供給される。したがって、圧縮後の第2データ信号も、画素の階調レベルに応じた電圧となる。言い換えると、データ線14bの電圧は、画素の階調レベルに応じた電圧となる。
また、データ信号出力回路30は、シリアルで供給される画像信号Vdatを、複数相(この例ではqの係数である「3」相)にパラレル変換して出力する機能も有する。
シフトレジスタ31は、クロック信号Clkに同期してシリアルで供給される画像信号Vdatを順次転送して、1行分、すなわち画素回路の個数でいえば(3q)個分、格納する。
D/A変換回路群33は3つのD/A(Digital to Analog)変換器を含む。3つのD/A変換器によって、ラッチ回路32から出力される3相の画像信号Vdatがアナログ信号に変換される。
アンプ群34は3つの増幅器を含む。3つの増幅器によって、D/A変換回路群33から出力される3相のアナログ信号が増幅され、第1データ信号Vd(1)、Vd(2)、Vd(3)として出力される。
表示領域100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に設けられる。詳細には、画素回路110は、m行の走査線12と、(3p)列のデータ線14bとの交差部に対応して設けられる。このため、画素回路110は、図において縦m行×横(3q)列でマトリクス状に配列する。ここでマトリクス配列のうち、行(ロウ)を区別するために、図において上から順に1、2、3、…、(m−1)、m行と呼ぶ場合がある。同様にマトリクスの列(カラム)を区別するために、図において左から順に1、2、3、…、(3q−1)、(3q)列と呼ぶ場合がある。
なお、走査線駆動回路120は、走査信号/Gwr(1)〜/Gwr(m)のほかにも、当該走査信号に同期した制御信号を行毎に生成して表示領域100に供給するが、図3においては図示が省略されている。
また、スイッチ群40は、データ転送線14a毎に設けられた容量素子41およびデータ転送線14a毎に設けられたトランスミッションゲート45の集合体である。
このうち、1、4、7、…、(3q−2)列に対応するq個のトランスミッションゲート45の入力端は共通接続される。なお、この入力端には、第1データ信号Vd(1)が画素毎に時系列で供給される。
また、2、5、8、…、(3q−1)列に対応するq個のトランスミッションゲート45の入力端は共通接続され、第1データ信号Vd(2)が画素毎に時系列で供給される。
同様に、3、6、9、…、(3q)列に対応するq個のトランスミッションゲート45の入力端は共通接続され、第1データ信号Vd(3)が画素毎に時系列で供給される。
ある列のトランスミッションゲート45の出力端は、当該列に対応するデータ転送線14aの一端に接続される。
なお、図3では、紙面の制約のため、1番目のグループおよびq番目のグループのみ図示され、他のグループは省略されている。また、図3のトランスミッションゲート45は、図2では、単なるスイッチとして簡略化されて表記されている。
ここで、ある列に対応するトランスミッションゲート72の入力端は、データ転送線14aの他端に接続され、当該列に対応するトランスミッションゲート72の出力端は、当該列に対応するトランジスター73のドレインノードおよび当該列に対応する容量素子75の一端に接続される。
また、各列において、トランジスター73のゲートノードには制御信号Grefが供給され、トランジスター73のソースノードは電圧Vrefの給電線171に接続される。なお、図3において、給電線171の左端から電圧Vrefが供給されているが、後述するように、給電線171の右端からも電圧Vrefが供給される。
ある列に対応する容量素子75の他端は、当該列に対応するデータ線14bの一端に接続される。
一方、トランスミッションゲート45を介してデータ転送線14aに供給された第1データ信号は、トランスミッションゲート72および容量素子75およびデータ線14bを介して第2データ信号として画素回路110に供給される。
このため、データ信号出力回路30から出力される第1データ信号は、データ転送線14aを介して、表示領域100を挟んで反対の位置にある補助回路70に到達し、折り返して、第2データ信号となってデータ線14bを介して画素回路110に供給される。
また、i行目の画素回路110には、走査信号/Gwr(i)のほか、制御信号/Gel(i)、/Gcmp(i)が、走査線駆動回路120から供給される。
OLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層216で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光が、図示省略された反射膜とハーフミラーとで構成された光共振器にて共振し、RGBのいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、OLED130からの出射光は、光共振器およびカラーフィルターによる着色を経て、観察者に視認される。
すなわち、1つの画素回路110は、表示すべき色のうち、三原色の1つを表現するので、厳密にいえば、サブ画素回路と呼ぶべきであるが、説明を簡略化するために画素回路と呼ぶことにする。なお、表示装置10が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターを省略してもよい。
なお、容量素子132としては、トランジスター121のゲートノードに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。
i行目であって任意の列における画素回路110のトランジスター123にあっては、ゲートノードに制御信号/Gcmp(i)が供給され、ドレインノードが当該列のデータ線14bに接続される。
i行目であって任意の列における画素回路110のトランジスター124にあっては、ゲートノードに制御信号/Gel(i)が供給され、ドレインノードがOLED130のアノードである画素電極213およびトランジスター125のドレインノードに接続される。
i行目であって任意の列における画素回路110のトランジスター125にあっては、ゲートノードに制御信号/Gcmp(i)が供給され、ソースノードが電圧Vorstの給電線に接続される。
なお、OLED130のカソードとして機能する共通電極218は、電圧Vctの給電線に接続される。また、表示装置10はシリコン基板に形成されるので、トランジスター121〜125の基板電位については例えば電圧Velに相当する電位としている。
表示装置10では、1フレーム(F)の期間にわたって1、2、3、…、m行目という順番で走査される。詳細には、図に示されるように、走査信号/Gwr(1)、/Gwr(2)、…、/Gwr(m-1)、/Gwr(m)が、走査線駆動回路120によって水平走査期間(H)毎に、順次排他的にLレベルとなる。
なお、本説明において1フレームの期間とは、画像信号Vidで指定される画像の1コマを表示するのに要する期間をいう。1フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Syncに含まれる垂直同期信号の周波数が60Hzであれば、当該垂直同期信号の1周期分に相当する16.7ミリ秒である。また、図5において、電圧を示す縦スケールは、各信号にわたって必ずしも揃っていない。
また、ある水平走査期間(H)において走査される行の1〜(3q)列目の画素回路110の動作についても、ほぼ共通である。そこで以下については、i行目であって(3j−2)列における画素回路110について着目して説明する。
各水平走査期間(H)において初期化期間(A)では、制御信号/GiniがLレベルとなり、制御信号/GrefがHレベルとなり、制御信号GcpがLレベルとなる。また、補償期間(B)では、制御信号/GiniがHレベルとなり、制御信号/GrefがHレベルを維持し、制御信号GcpがLレベルを維持する。書込期間(C)では、制御信号/GiniがHレベルを維持し、制御信号/GrefがLレベルとなり、制御信号GcpがHレベルとなる。
なお、i行目における画素回路110の発光期間(D)とは、制御信号/Gel(i)がLレベルとなる期間をいう。
一方、データ信号出力回路30は、制御信号Sel(1)〜Sel(q)のうち、例えば制御信号Sel(j)がHレベルとなったときに、i行目の走査線12とj番目のグループに属するデータ線14bとの交差に対応する3画素の第1データ信号Vd(1)〜Vd(3)を出力する。より詳細には、データ信号出力回路30は、制御信号Sel(j)がHレベルとなる期間において、i行(3j−2)列の画素に対応する第1データ信号Vd(1)を出力し、i行(3j−1)列の画素に対応する第1データ信号Vd(2)を出力し、i行(3j)列の画素に対応する第1データ信号Vd(3)を出力する。
具体例としては、jが「2」であれば、データ信号出力回路30は、制御信号Sel(2)がHレベルとなる期間において、i行4列の画素に対応する第1データ信号Vd(1)を出力し、i行5列の画素に対応する第1データ信号Vd(2)を出力し、i行6列の画素に対応する第1データ信号Vd(3)を出力する。
なお、図6は、画素回路110が属するj番目のグループに対応する制御信号Sel(j)が初期化期間(A)においてHレベルとなって、第1データ信号Vd(1)の電圧が容量素子41に保持される状態を示している。
また、図7は、j番目のグループに対応する制御信号Sel(j)が補償期間(B)においてHレベルとなって、第1データ信号Vd(1)の電圧が容量素子41に保持される状態を示している。
また、書込期間(C)では、図8に示されるように、制御信号GrefがLレベルとなるので、トランジスター73がオフし、制御信号GcpがHレベル(制御信号/GcpがLレベル)となるので、トランスミッションゲート72がオンする。このため、容量素子75の一端は、電圧Vrefから容量素子41に保持された電圧に変化する。当該電圧変化は、容量素子75を介して、データ線14bおよびゲートノードgに伝達する。
ここで、容量素子75の容量をCrf1とし、データ線14bに寄生する容量Cdtとすると、画素回路110におけるゲートノードgは、容量素子75の一端における電圧変化分に、容量Crf1およびCdtの和に対する容量Crf1の比を乗じた分だけ、電圧(Vel−Vth)から変化し、当該変化後のゲートノードgの電圧が容量素子132に保持される。
なお、上記比は、容量素子132の容量も考慮すべきであるが、容量素子132の容量は、容量Crf1およびCdtと比較して十分に小さければ無視することができる。
なお、図5は、i行目の走査線12の選択終了後、発光期間(D)が連続した例であるが、制御信号/Gel(i)がLレベルとなる期間を間欠的にしてもよいし、輝度調整に応じて調整してもよい。また、発光期間(D)における制御信号/Gel(i)のレベルについては、補償期間(B)におけるLレベルより上昇させてもよい。すなわち、発光期間(D)における制御信号/Gel(i)のレベルについては、HレベルとLレベルとの間のレベルを用いてもよい。
電圧Viniとしては、補償期間(B)の始期においてトランジスター121が十分にオンする電圧であることが要求される。
ここで、電圧Viniが列で異なっていると、各列におけるゲートノードgにおいて電圧(Vel−Vth)に収束する前の電圧状態が、補償期間(B)の始期において列で異なることになる。電圧Viniが列で異なっていると、補償期間(B)の終期において、ある列では、ゲートノードgが電圧(Vel−Vth)に収束しているが、他の列では、電圧(Vel−Vth)に収束していない状態が発生し得る。この状態では、各列のトランジスター121のしきい値を補償できていないので、表示品位の低下を招くことになる。
したがって、電圧Viniは、列で均一であることが求められる。
一方、書込期間(C)において、データ線14b、容量素子132の一端およびゲートノードgは、補償期間(B)の電圧(Vel−Vth)から、容量素子75の一端における電圧変化分に容量の比に応じた分だけ変化する。
ここで、電圧Vrefが列で異なっていると、容量素子75の一端における電圧変化分が列で異なることになる。電圧Vrefが列で異なっていると、たとえ各列の容量素子41の一端に保持された第1データ信号の電圧が同じあっても、データ線14bを介して容量素子132の一端に保持される電圧が、列で異なることなり、表示品位の低下を招くことになる。
したがって、電圧Vrefについても、列で均一であることが求められる。
なお、表示装置10は、ウェハー状の半導体基板からダイシングされるので、矩形形状である。このため、矩形形状の表示装置10のうち、同図に示されるように便宜的に、上辺を符号Uとし、下辺を符号Dとし、左辺を符号Lとし、右辺を符号Rとする。
上辺Uと表示領域100との間には、補助回路70が設けられる。また、左辺Lと表示領域100との間には、破線で示されるように走査線駆動回路120が設けられる。下辺Dと表示領域100との間には、下辺Dから順に複数の端子180、インターフェイス15、データ信号出力回路30、スイッチ群40および初期化回路50が設けられる。
なお、複数の端子180は、下辺Dに沿って、詳細には図において横方向に沿って設けられる。
一方、データ信号出力回路30は、データ転送線14aと非対応であるので、図において左に寄って配置する。データ信号出力回路30が左に寄って配置すると、当該データ信号出力回路30の右には空きスペースが生じる。第1実施形態では、この空きスペースに制御回路20が設けられる。なお、インターフェイス15は、複数の端子180とデータ信号出力回路30との間であって、制御回路20の近傍に設けられる。
グループ数をqとし、パラレル変換の相数を「3」として説明した。ここで、より具体的とするために、例えばデータ線14bの総数を「5760」(=1920×3)とし、グループ数を「24」とし、パラレル変換の相数を「240」とした場合を想定して説明する。
データ信号出力回路30は、シフトレジスタ31、ラッチ回路32、D/A変換回路群33およびアンプ群34を含む。このうち、D/A変換回路群33におけるD/A変換器およびアンプ群34における増幅器は、パラレル変換された相に対応して設けられるので、D/A変換器の個数および増幅器の個数も「240」となる。データ信号出力回路30におけるD/A変換器および増幅器は、それぞれ横方向に沿って配置し、この配置に合わせてシフトレジスタ31の単位回路およびラッチ回路32の単位回路についても横方向に沿って設けられる。
なお、シフトレジスタ31の単位回路とは、画像信号Vdatを順次転送するために縦続接続される回路をいい、ラッチ回路32の単位回路とは、シフトレジスタ31によって転送された画像信号Vdatの1画素分を記憶するための回路をいう。
より詳細には、配線Lnaは、図において実線で示されるように右方向に例えば4つに分岐し、当該4つに分岐した配線が、シフトレジスタ31、ラッチ回路32、D/A変換回路群33およびアンプ群34の領域毎に沿って右方向に沿って延在する。同様に配線Lnbは、左方向に例えば4つに分岐し、当該4つに分岐した配線が、シフトレジスタ31、ラッチ回路32、D/A変換回路群33およびアンプ群34の領域毎に沿って右方向に沿って延在し、配線Lnaから分岐した配線とそれぞれ接続される。
複数の端子180の配列方向と、データ信号出力回路30の左右方向とが揃っている。具体的には、複数の端子180は下辺Dに沿って配列し、データ信号出力回路30の長手方向である左右方向も下辺Dに揃っている。このため、端子180aからデータ信号出力回路30の左端までの直線状に延在する配線Lnaの長さと、端子180bからデータ信号出力回路30の右端までの配線Lnbの長さとは、ほぼ同じとなる。
したがって、線幅が同じであれば、配線Lnaの抵抗と配線Lnbの抵抗とについてもほぼ同じとなる。なお、配線の長さとは、端子180からデータ信号出力回路30までの距離のうち、FPC基板194との接続部分を除いた部分の距離をいい、線幅とは延在方向と直交する方向の距離をいう。
配線Lncの長さと配線Lndの長さとはほぼ同じであるので、線幅が同じであれば、配線Lncの抵抗と配線Lndの抵抗とはほぼ同じとなる。
配線Lneの長さと配線Lnfの長さとはほぼ同じであるので、線幅が同じであれば、配線Lneの抵抗と配線Lnfの抵抗とはほぼ同じとなる。
内蔵電源PDLは、給電線151を介して、初期化回路50の左端に電圧Viniを供給し、内蔵電源PDRは、給電線151を介して、初期化回路50に電圧Viniを右端に供給する。このため、初期化回路50には左右両端から電圧Viniが供給される。
内蔵電源PDL、PDRの役割は、電圧Viniを左右両端から供給して、左右の一方から供給する構成と比較して、他方での電圧降下を抑えることである。すなわち、本実施形態では、電圧Viniを左右両端から供給することで、電圧Viniの均一化を図っており、この均一化により、表示品位の低下が防止される。
なお、内蔵電源PDL、PDRのどちらか一方を主とし、他方を従として、主とする一方から電圧Viniを供給し、従とする他方からは電圧降下分による不足分を補う電圧を供給する構成としてもよい。また、内蔵電源PDLによる電圧設定は内蔵電源PDRとは異なるようにしてもよい。なお、内蔵電源PDL、PDRのどちらか一方を主とし、他方を従とするかについては、例えば制御回路20により決定され、また従とする方の制御については、例えば制御回路20におけるレジスタの記憶値を書き換えることで設定される。また、主とする内蔵電源には安定化(平滑化)用の容量素子が設けられる。
内蔵電源PUL、PURの役割は、電圧Vrefを左右両端から供給して、左右の一方から供給する構成と比較して、他方での電圧降下を抑えることである。すなわち、本実施形態では、電圧Vrefを左右両端から供給することで、電圧Vrefの均一化を図っており、この均一化により、表示品位の低下が防止される。
なお、内蔵電源PUL、PURについてもどちらか一方を主とし、他方を従として、主とする一方から電圧Vrefを供給し、従とする他方からは電圧降下分による不足分を補う電圧を供給する構成としてもよい。なお、内蔵電源PUL、PURのどちらか一方を主とし、他方を従とするかについては、例えば制御回路20により決定され、また従とする方の制御については、例えば制御回路20におけるレジスタの記憶値を書き換えることで設定される。
第1比較例では、インターフェイス15が制御回路20の近くに位置するので、データ信号出力回路30の右端への配線Lnbにあっては、当該インターフェイス15を避けるために、端子180bから長さが、配線Lnaよりも長くなり、抵抗も大きくなる。同様に、制御回路20の左端への配線Lncにあっては、インターフェイス15を避けるために端子180cからの長さが、配線Lndよりも長くなり、抵抗も大きくなる。
データ信号出力回路30では、配線Lnbの抵抗が配線Lnaの抵抗よりも大きくなると、電源電圧が図において横方向に沿ってみたときに不均一となる。データ信号出力回路30において、電源電圧が不均一になると、アナログ系では、D/A変換器の出力や増幅器の出力に差が生じて、表示むらを招き、デジタル系では、シフトレジスタ31で転送ミスが発生し、ラッチ回路32でラッチの誤動作が発生する。
制御回路20において、左端および右端で比較したときに電源電圧が不均一であると、ルックアップテーブル(RAM)やレジスタなどに影響を与えて、誤動作を発生させる。
さらに、インターフェイス15は、制御回路20やデータ信号出力回路30と比較して消費電力が大きいので、他の回路や当該回路への電源配線と干渉する位置に設けられると動作不良の原因となり得る。
また、制御回路20では、配線Lncの長さと配線Lndの長さとがほぼ同じであり、配線Lncの抵抗と配線Lndの抵抗とについてもほぼ同じあるので、電源電圧が左右で均一化される。このため、制御回路20での誤動作が抑えられる。
さらに、インターフェイス15が、データ信号出力回路30と複数の端子180との間に設けられ、かつ、他の回路の電源配線である配線Lnb、Lncとは干渉しない位置に設けられるので、動作不良の発生が抑えられる。
図10の説明では、データ線14bの総数を「5760」とし、パラレル変換の相数を「240」とした場合を想定したが、第2実施形態では、表示領域100のサイズを維持し、かつ、グループ数を「24」に維持した状態で、データ線14bの総数を1/3の「1920」に減数した場合を想定する。この場合、パラレル変換の相数は「80」となるので、図11において、データ信号出力回路30における横方向のサイズは、図10と比較して短縮化される。
データ信号出力回路30における横方向のサイズが短縮化されるので、制御回路20とデータ信号出力回路30との間には空きスペースが生じる。第2比較例は、この空きスペースに、内蔵電源PDRを配置させた例である。
ただし、この例では、内蔵電源PDRから出力される電圧が、図において太線の矢印で示されるように、制御回路20の左辺および上辺に沿った配線を介して初期化回路50に供給されるので、配線の影響を受けやすくなる。また、この例では、データ信号出力回路30の左に余裕がないので、内蔵電源PDL、PULを設けることができず、初期化回路50には、電圧Viniが右端への供給のみとなり、左端では、電圧降下の影響を受けることになる。また、補助回路70には、内蔵電源PDRから、太線の破線で示されるように、電圧Vrefが右端への供給のみとなり、左端では、電圧降下の影響を受けることになる。
また、端子180gからみて内蔵電源PDLの延長線上に、すなわち表示領域100の上左端には内蔵電源PULを設け、端子180hからみて内蔵電源PDRの延長線上に、すなわち表示領域100の上右端には内蔵電源PURを設ける構成とした。この構成により、電圧Vrefは、給電線171の左右両端に供給される。
前述した実施形態では、次のような応用または変形が可能である。
データ信号出力回路30からトランスミッションゲート45の入力端までの経路長は、グループ毎に異なるので、同電圧がデータ信号出力回路30から出力されても、容量素子41に保持される電圧が異なって、表示に影響を与えてしまう場合がある。
そこで、制御回路20は、選択するグループ毎に補正値を出力し、すなわち、制御信号Sel(1)〜Sel(q)のうち、Hレベルとする制御信号Selの番号「j」に応じて補正値を出力し、データ信号出力回路30が当該補正値に応じて第1データ信号Vd(1)〜Vd(3)を補正する構成としてもよい。
実施形態では、シリアル−パラレル変換によって3相、80相または240相に変換する例を示したが、当該相数は2以上であればよい。
表示装置10では、画素回路110におけるトランジスター121のしきい値を補償する構成としたが、補償しない構成、具体的にはトランジスター123を省略した構成としてもよい。
また、実施形態では、表示素子の一例としてOLED130を例示して説明したが、他の表示素子を用いてもよい。例えば表示素子として液晶素子を用いてもよい。液晶素子についても、シリコン基板などの半導体基板に形成される場合がある。この場合においても、シリアル−パラレル変換したデータ信号を、容量素子を介して液晶素子に印加する構成となる。
トランジスター56、73、121〜125のチャネルは、実施形態に限定されない。また、これらのトランジスター56、73、121〜125は、適宜トランスミッションゲートに置き換えてもよい。その逆にトランスミッションゲート45、72については、片チャネルのトランジスターに置き換えてもよい。
次に、実施形態等に係る表示装置10を適用した電子機器について説明する。表示装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。
まず、図12に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図13に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の表示装置10Lと右眼用の表示装置10Rとが設けられる。
表示装置10Lの画像表示面は、図13において左となるように配置している。これによって表示装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、表示装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。表示装置10Rの画像表示面は、表示装置10Lとは反対の右となるように配置している。これによって表示装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、表示装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を表示装置10Lに表示させ、右眼用画像を表示装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
ひとつの態様(態様1)に係る表示装置は、基板に、第1画素回路、第2画素回路、第1乃至第4スイッチ、第1乃至第4容量素子、第1電源および第2電源が設けられた表示装置であって、前記第1画素回路は、第1データ線に対応して設けられ、前記第2画素回路は、第2データ線に対応して設けられ、前記第1データ線に対応して第1データ転送線が設けられ、前記第2データ線に対応して第2データ転送線が設けられ、前記第1容量素子は、前記第1データ転送線に転送されたデータ信号の電圧を保持し、前記第3容量素子は、前記第2データ転送線に転送されたデータ信号の電圧を保持し、前記第1データ転送線と前記第2容量素子の一端との間に、前記第1スイッチが設けられ、前記第2容量素子の他端に前記第1データ線が接続され、前記第2データ転送線と前記第4容量素子の一端との間に、前記第3スイッチが設けられ、前記第4容量素子の他端に前記第2データ線が接続され、基準電圧の給電線と前記第1容量素子の一端との間に、前記第2スイッチが設けられ、前記給電線と前記第4容量素子の一端との間に、前記第4スイッチが設けられ、第1期間において前記第1スイッチおよび前記第3スイッチがオフとなり、前記第2スイッチおよび前記第4スイッチがオンとなり、前記第1期間の後の第2期間において前記第1スイッチおよび前記第3スイッチがオンとなり、前記第2スイッチおよび前記第4スイッチがオフとなり、前記第1電源は、前記給電線の一端に前記基準電圧を供給し、前記第2電源は、前記給電線の他端に前記基準電圧を供給する。
この態様によれば、給電線の両端に基準電圧が第1電源および第2電源を供給されるので、一方のみから基準電圧が給電線に供給される構成と比較して、他方での電圧降下が抑えられる。このため、基準電圧の不均一に起因する表示品位の低下が抑えられる。
なお、内蔵電源PULが第1電源の一例であり、内蔵電源PURが第2電源の一例であり、電圧Vrefが基準電圧の一例であり、給電線171が給電線の一例である。
また、トランスミッションゲートのオンにより第1データ信号Vd(1)が保持される容量素子41が第1容量素子の一例であり、当該第1データ信号Vd(1)が転送されるデータ転送線14aが第1データ転送線の一例である。また、第1データ信号Vd(1)の転送経路に設けられるトランスミッションゲート72、トランジスター73、容量素子75、データ線14bおよび画素回路110が、順に、第1スイッチ、第2スイッチ、第2容量素子、第1データ線および第1画素回路の一例である。
トランスミッションゲートのオンにより第1データ信号Vd(2)が保持される容量素子41が第3容量素子の一例であり、当該第1データ信号Vd(2)が転送されるデータ転送線14aが第2データ転送線の一例である。また、第1データ信号Vd(2)の転送経路に設けられるトランスミッションゲート72、トランジスター73、容量素子75、データ線14bおよび画素回路110が、順に、第3スイッチ、第4スイッチ、第4容量素子、第2データ線および第2画素回路の一例である。
初期化期間(A)または補償期間(B)が第1期間の一例であり、書込期間(D)が第2期間の一例である。
この態様によれば、給電線の両端に初期化電圧が第1電源および第2電源を供給されるので、一方のみから初期化電圧が給電線に供給される構成と比較して、他方での電圧降下が抑えられる。このため、初期化電圧の不均一に起因する表示品位の低下が抑えられる。
なお、内蔵電源PDLが第1電源の一例であり、内蔵電源PDRが第2電源の一例であり、電圧Viniが初期化電圧の一例であり、給電線151が給電線の一例である。
また、トランスミッションゲートのオンにより第1データ信号Vd(1)が保持される容量素子41が第1容量素子の一例であり、当該第1データ信号Vd(1)が転送されるデータ転送線14aが第1データ転送線の一例である。また、第1データ信号Vd(1)の転送経路に設けられるトランスミッションゲート72、容量素子75、データ線14b、画素回路110およびトランジスター56が、順に、第1スイッチ、第2容量素子、第1データ線、第1画素回路および第2スイッチの一例である。
また、トランスミッションゲートのオンにより第1データ信号Vd(2)が保持される容量素子41が第3容量素子の一例であり、当該第1データ信号Vd(2)が転送されるデータ転送線14aが第2データ転送線の一例である。また、第1データ信号Vd(2)の転送経路に設けられるトランスミッションゲート72、容量素子75、データ線14b、画素回路110およびトランジスター56が、順に、第3スイッチ、第4容量素子、第2データ線、第2画素回路および第4スイッチの一例である。
初期化期間(A)が第1期間の一例であり、書込期間(D)が第2期間の一例である。
この態様によれば、表示領域を挟んで、第2容量素子および第4容量素子と、データ信号出力回路とが設けられる。このため、表示領域を基準とした場合に、データ信号出力回路が設けられる領域に要素が集中しないで済む。
Claims (4)
- 基板に、第1画素回路、第2画素回路、第1乃至第4スイッチ、第1乃至第4容量素子、第1電源および第2電源が設けられた表示装置であって、
前記第1画素回路は、第1データ線に対応して設けられ、
前記第2画素回路は、第2データ線に対応して設けられ、
前記第1データ線に対応して第1データ転送線が設けられ、前記第2データ線に対応して第2データ転送線が設けられ、
前記第1容量素子は、前記第1データ転送線に転送されたデータ信号の電圧を保持し、前記第3容量素子は、前記第2データ転送線に転送されたデータ信号の電圧を保持し、
前記第1データ転送線と前記第2容量素子の一端との間に、前記第1スイッチが設けられ、前記第2容量素子の他端に前記第1データ線が接続され、
前記第2データ転送線と前記第4容量素子の一端との間に、前記第3スイッチが設けられ、前記第4容量素子の他端に前記第2データ線が接続され、
基準電圧の給電線と前記第1容量素子の一端との間に、前記第2スイッチが設けられ、
前記給電線と前記第4容量素子の一端との間に、前記第4スイッチが設けられ、
第1期間において前記第1スイッチおよび前記第3スイッチがオフとなり、前記第2スイッチおよび前記第4スイッチがオンとなり、
前記第1期間の後の第2期間において前記第1スイッチおよび前記第3スイッチがオンとなり、前記第2スイッチおよび前記第4スイッチがオフとなり、
前記第1電源は、前記給電線の一端に前記基準電圧を供給し、
前記第2電源は、前記給電線の他端に前記基準電圧を供給する、
表示装置。 - 基板に、第1画素回路、第2画素回路、第1乃至第4スイッチ、第1乃至第4容量素子、第1電源および第2電源が設けられた表示装置であって、
前記第1画素回路は、第1データ線に対応して設けられ、
前記第2画素回路は、第2データ線に対応して設けられ、
前記第1データ線に対応して第1データ転送線が設けられ、前記第2データ線に対応して第2データ転送線が設けられ、
前記第1容量素子は、前記第1データ転送線に転送されたデータ信号の電圧を保持し、前記第3容量素子は、前記第2データ転送線に転送されたデータ信号の電圧を保持し、
前記第1データ転送線と前記第2容量素子の一端との間に、前記第1スイッチが設けられ、前記第2容量素子の他端に前記第1データ線が接続され、
前記第2データ転送線と前記第4容量素子の一端との間に、前記第3スイッチが設けられ、前記第4容量素子の他端に前記第2データ線が接続され、
初期化電圧の給電線と前記第1データ線との間に、前記第2スイッチが設けられ、
前記給電線と前記第2データ線との間に、前記第4スイッチが設けられ、
第1期間において前記第1スイッチおよび前記第3スイッチがオフとなり、前記第2スイッチおよび前記第4スイッチがオンとなり、
前記第1期間の後の第2期間において前記第1スイッチおよび前記第3スイッチがオンとなり、前記第2スイッチおよび前記第4スイッチがオフとなり、
前記第1電源は、前記給電線の一端に前記初期化電圧を供給し、
前記第2電源は、前記給電線の他端に前記初期化電圧を供給する、
表示装置。 - 前記第2容量素子および第4容量素子と、前記データ信号を出力するデータ信号出力回路との間に、
前記第1画素回路および前記第2画素回路が位置する
請求項1または2に記載の表示装置。 - 請求項1乃至3のいずれかの表示装置を有する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019235878A JP7396038B2 (ja) | 2019-12-26 | 2019-12-26 | 表示装置および電子機器 |
US17/131,834 US11430392B2 (en) | 2019-12-26 | 2020-12-23 | Display device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019235878A JP7396038B2 (ja) | 2019-12-26 | 2019-12-26 | 表示装置および電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021105640A true JP2021105640A (ja) | 2021-07-26 |
JP2021105640A5 JP2021105640A5 (ja) | 2022-12-09 |
JP7396038B2 JP7396038B2 (ja) | 2023-12-12 |
Family
ID=76546806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019235878A Active JP7396038B2 (ja) | 2019-12-26 | 2019-12-26 | 表示装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11430392B2 (ja) |
JP (1) | JP7396038B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232796A (ja) * | 2006-02-27 | 2007-09-13 | Hitachi Displays Ltd | 有機el表示装置 |
JP2013171233A (ja) * | 2012-02-22 | 2013-09-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
US20190027510A1 (en) * | 2017-07-21 | 2019-01-24 | E Ink Holdings Inc. | Pixel array substrate |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009122998A1 (ja) | 2008-03-31 | 2009-10-08 | 富士電機ホールディングス株式会社 | 面発光表示装置 |
JP5485396B2 (ja) * | 2010-07-29 | 2014-05-07 | パナソニック株式会社 | 有機el表示装置 |
JP6064313B2 (ja) * | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP6141590B2 (ja) * | 2011-10-18 | 2017-06-07 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP5998458B2 (ja) * | 2011-11-15 | 2016-09-28 | セイコーエプソン株式会社 | 画素回路、電気光学装置、および電子機器 |
US9595225B2 (en) | 2011-12-20 | 2017-03-14 | Joled Inc. | Display device and method of driving the same |
JP2014115543A (ja) * | 2012-12-11 | 2014-06-26 | Samsung Display Co Ltd | 表示装置及びその画素回路の駆動方法 |
KR102016562B1 (ko) * | 2013-07-31 | 2019-08-30 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
KR102168671B1 (ko) * | 2014-09-24 | 2020-10-22 | 삼성디스플레이 주식회사 | 듀얼 디스플레이 장치 및 이를 포함하는 전자 기기 |
JP6759616B2 (ja) * | 2016-02-12 | 2020-09-23 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP6828247B2 (ja) | 2016-02-19 | 2021-02-10 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
JP6812760B2 (ja) * | 2016-11-15 | 2021-01-13 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の駆動方法 |
JP2018151449A (ja) * | 2017-03-10 | 2018-09-27 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
KR102309097B1 (ko) * | 2017-04-10 | 2021-10-07 | 삼성디스플레이 주식회사 | 표시장치 및 그의 구동 방법 |
KR102533763B1 (ko) * | 2018-03-27 | 2023-05-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102606923B1 (ko) * | 2018-06-21 | 2023-11-27 | 삼성디스플레이 주식회사 | 표시장치 |
KR20200016425A (ko) * | 2018-08-06 | 2020-02-17 | 삼성디스플레이 주식회사 | 유기발광 표시 장치 |
KR102634774B1 (ko) * | 2019-05-07 | 2024-02-13 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
-
2019
- 2019-12-26 JP JP2019235878A patent/JP7396038B2/ja active Active
-
2020
- 2020-12-23 US US17/131,834 patent/US11430392B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232796A (ja) * | 2006-02-27 | 2007-09-13 | Hitachi Displays Ltd | 有機el表示装置 |
JP2013171233A (ja) * | 2012-02-22 | 2013-09-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
US20190027510A1 (en) * | 2017-07-21 | 2019-01-24 | E Ink Holdings Inc. | Pixel array substrate |
Also Published As
Publication number | Publication date |
---|---|
US11430392B2 (en) | 2022-08-30 |
US20210201822A1 (en) | 2021-07-01 |
JP7396038B2 (ja) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6141590B2 (ja) | 電気光学装置および電子機器 | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6131662B2 (ja) | 表示装置及び電子機器 | |
JP5853614B2 (ja) | 電気光学装置および電子機器 | |
JP5821685B2 (ja) | 電気光学装置および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
US10546541B2 (en) | Display device and electronic apparatus | |
US10964260B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
JP7388409B2 (ja) | 表示装置および電子機器 | |
JP6079859B2 (ja) | 電気光学装置および電子機器 | |
JP2023050791A (ja) | 電気光学装置、電子機器および電気光学装置の駆動方法 | |
JP7396038B2 (ja) | 表示装置および電子機器 | |
JP6852749B2 (ja) | 表示装置及び電子機器 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6828756B2 (ja) | 表示装置および電子機器 | |
JP6520981B2 (ja) | 表示装置及び電子機器 | |
JP2021099428A (ja) | 表示装置および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP2013171233A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2021173793A (ja) | 表示装置および電子機器 | |
JP2021173776A (ja) | 表示装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2023144395A (ja) | 電気光学装置および電子機器 | |
JP2015152775A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200821 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7396038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |