JP5485396B2 - 有機ｅｌ表示装置 - Google Patents

有機ｅｌ表示装置 Download PDF

Info

Publication number
JP5485396B2
JP5485396B2 JP2012526330A JP2012526330A JP5485396B2 JP 5485396 B2 JP5485396 B2 JP 5485396B2 JP 2012526330 A JP2012526330 A JP 2012526330A JP 2012526330 A JP2012526330 A JP 2012526330A JP 5485396 B2 JP5485396 B2 JP 5485396B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
feedback circuit
organic
bus wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012526330A
Other languages
English (en)
Other versions
JPWO2012014477A1 (ja
Inventor
晋也 小野
浩平 戎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012526330A priority Critical patent/JP5485396B2/ja
Publication of JPWO2012014477A1 publication Critical patent/JPWO2012014477A1/ja
Application granted granted Critical
Publication of JP5485396B2 publication Critical patent/JP5485396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ）表示装置に関し、特に、有機ＥＬ表示装置における表示品位を向上する技術に関する。
有機ＥＬ表示装置は、有機化合物の電界発光現象を利用して、高速な応答性および広い視野角を有する自発光を得ることができる薄型軽量な発光表示装置として知られている。有機ＥＬ表示装置は、個別に発光を制御される多数の画素部が平面状に配列された表示部と、画素部の発光を制御する制御部とからなる。一般的に、表示部内の各画素部を発光させるための画素電流は、表示部の外周に設けられた電源バス配線（単にバス配線とも言う）を通して供給される。
バス配線の電圧が不均一だと、バス配線から複数の発光画素部に不均一な電圧が供給され、その結果、発光輝度が表示面内で不均一になる不都合が生じる。そのため、従来、バス配線に生じる電圧の不均一を低減するための種々の構成が提案されている。
例えば、特許文献１に開示される発光表示装置は、表示部の上下に２つの電源線（バス配線）を配し、各電源線と電源とをそれぞれ好適な長さの配線にて接続することで、電源から各電源線までの配線抵抗が等しくなるように構成される。これにより、各電源線の電圧降下が均一になることで、発光輝度が均一になる。
また、例えば、特許文献２に開示されるディスプレイ装置は、表示部の両側に２つのサブ電圧パッド（バス配線）を対向して配置し、２つのサブ電極パッド同士を低抵抗の連結部で接続して構成される。このようなディスプレイ装置では、２つのサブ電圧パッドの電圧が均一になることで、画面全体の輝度の均一化が図られる。
特許第４４２４５４９号公報 特許第４４２６５６１号公報
しかしながら、従来の技術では、表示パターンに依存して画素電流の大きさが表示面内で偏っている場合に、バス配線と電源とを接続する配線の抵抗やバス配線自体の抵抗に起因してバス配線に生じる電圧の不均一を解消することができない。
バス配線に生じる電圧の不均一は、例えば、有機ＥＬ表示装置が大型化かつ狭額縁化し、要求される画素電流に対して十分に低抵抗な（大きな面積の）バス配線を設けることができない場合においては、特に顕著になる。
図１９は、従来の課題を、一般的な有機ＥＬ表示装置９の例を用いて説明する図である。
有機ＥＬ表示装置９は、表示パネル１９、パネル制御部５０、電源部６０、配線６１から構成される。表示パネル１９は、表示部２０、バス配線２１、信号線駆動回路４０、ゲート線駆動回路４２から構成される。
表示部２０内には、個別に発光を制御される図示しない多数の画素部が平面状に配列されている。表示部２０の外周部にはバス配線２１が設けられ、バス配線２１は、複数の接続部２２において、配線６１を介して電源部６０に接続されている。バス配線２１の各接続部２２から表示部２０の内部へ延びる配線により画素電流が供給される。
パネル制御部５０は、有機ＥＬ表示装置９の外部から、有機ＥＬ表示装置９にて表示されるべき映像を表す映像信号を受信し、映像信号に応じて信号線駆動回路４０およびゲート線駆動回路４２を制御する。
表示部２０内の各画素部は、信号線駆動回路４０およびゲート線駆動回路４２からの制御に応じて、バス配線２１の各接続部２２から供給される画素電流を用いて、個別の輝度で発光する。これにより、表示部２０には、映像信号で表される映像が表示される。
図１９において、バス配線２１および配線６１の抵抗が示されている。これらの抵抗は、実際には、表示パネル１９上に形成される配線の抵抗や表示パネル１９に取り付けられるフレキシブル基板の配線の抵抗を含んでいる。
一例として、図１９で示されるように、図面の左下隅の領域が高輝度（例えば白）であり、他の領域が均一な低輝度（例えば均一なグレー）である映像を表示することを考える。このとき、高輝度領域内に位置する画素部には、他の画素部と比べて多くの画素電流が流れ、画素電流の大きさが表示面内で偏る。
そのような均一でない画素電流は、バス配線２１および配線６１の抵抗によって構成される回路網上に複雑な電圧の分布を形成する。その結果、各接続部２２の電圧Ｖｘ１、Ｖｙ１・・・は不均一になる。具体的に、バス配線２１が正電源を供給する場合、高輝度領域の近くに位置する接続部２２の電圧は、他の接続部２２の電圧よりも低くなる。
バス配線２１における各接続部２２の電圧が不均一となることで、画素部の輝度（より正確には、画素部に含まれる駆動トランジスタの動作点から決定される画素電流）が不均一となり、表示される映像の品位が劣化する。具体的には図１９で示されるように、均一なグレーで表示されるべき領域が、白の領域の近傍では暗く、白の領域から離れるにつれて明るくなるといった輝度むらが生じる。
本発明は、上記の事情に鑑みてなされたものであり、表示部内の各画素部を発光させるための画素電流が、表示部の外周に設けられた電源線であるバス配線を通して供給される有機ＥＬ表示装置であって、バス配線に生じる電圧の不均一に起因する表示品位の劣化を軽減するための好適な構成を持つ有機ＥＬ表示装置を提供することを目的とする。
上記課題を解決するために、本発明に係る有機ＥＬ表示装置の１つの態様は、基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、各々が、前記電源バス配線における複数の接続部のうちの１つの接続点にて前記電源バス配線と接続され、出力電圧を生成して前記電源バス配線に供給する複数の帰還回路部と、前記複数の帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記複数の帰還回路部の各々に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記複数の帰還回路部の各々に供給する基準電圧生成部と、を具備し、前記複数の帰還回路部の各々は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記複数の帰還回路部の各々は、前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、前記基準電圧が印加される第１入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧に１よりも大きいゲインを乗じて得られる前記目標電圧又は前記基準電圧と等しい前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応するものである。
本発明によると、バス配線を表示部の縁に沿って配置し、複数の帰還回路部を表示部外に配置し、帰還回路部は出力電圧を生成して、生成された出力電圧をバス配線の一部である接続部に印加するとともに、接続部の電圧をモニターする。帰還回路部には基準電圧が印加され、帰還回路部は、モニターされた電圧が印加された基準電圧で規定される目標電圧と等しくなるように、出力電圧を調整するので、バス配線の接続部の電圧は表示パターンによらず均等になり、表示品位が向上する。
この構成では、バス配線の低抵抗化を必要とせず、表示パターンに依存しないバス配線の電圧の均一化が実現される。よって表示品位が向上すると共に、バス配線を大きな面積に設ける必要がないので、狭額縁化の点でも有利である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図２は、本発明の実施の形態における有機ＥＬ表示装置の要部の一例を示すブロック図である。 図３は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図４は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図５は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図６は、本発明の実施の形態における有機ＥＬ表示装置による表示例を示す図である。 図７は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図８Ａは、本発明の実施の形態における要部の配線形状の一例を示す平面図である。 図８Ｂは、本発明の実施の形態における要部の配線形状の一例を示す平面図である。 図９は、本発明の実施の形態における有機ＥＬ表示装置の要部の実際的な一例を示す等価回路図である。 図１０は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１１は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１２は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１３は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１４は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図１５は、本発明の実施の形態における有機ＥＬ表示装置による表示例を示す図である。 図１６は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１７は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１８は、本発明の実施の形態における有機ＥＬ表示装置を用いたテレビジョンセットの一例を示す外観図である。 図１９は、従来の有機ＥＬ表示装置による表示例を示す図である。 図２０は、出力端子に供給する電圧をオペアンプを用いて制御する比較例における電力ロスを説明する図である。
本発明に係る有機ＥＬ表示装置の１つの態様は、基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、各々が、前記電源バス配線における複数の接続部のうちの１つの接続点にて前記電源バス配線と接続され、出力電圧を生成して前記電源バス配線に供給する複数の帰還回路部と、前記複数の帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記複数の帰還回路部の各々に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記複数の帰還回路部の各々に供給する基準電圧生成部と、を具備し、前記複数の帰還回路部の各々は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記複数の帰還回路部の各々は、前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、前記基準電圧が印加される第１入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧に１よりも大きいゲインを乗じて得られる前記目標電圧又は前記基準電圧と等しい前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。
本態様によると、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力させる。
ここで、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。
これにより、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗で生じる電圧降下がキャンセルされるように、前記電源バス配線の前記接続部での電圧を前記基準電圧で規定される目標電圧に補正するので、前記電圧降下量が変動しても、前記接続部での電圧の変動を防止できる。そのため、各画素部に供給される前記駆動電圧の変動を抑制でき、映像の表示品質を向上することができる。
さらには、前記帰還回路部は、スイッチング制御回路及びトランジスタを含む構成であり、スイッチング制御回路はトランジスタのオンオフを制御している。従って、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断する。これにより、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。
また、前記帰還回路部内部において、一方の端子を前記一方の電源端子と接続し、他方の端子を前記出力端子と接続したトランジスタを用いることにより、前記電源バス配線の前記接続部での電圧が目標電圧よりも高い場合、電源電圧から出力端子に電圧を供給する必要はなくなり、該トランジスタを遮断し、前記電源バス配線の前記接続部での電圧が目標電圧よりも低い場合、電源電圧から出力端子に電圧を供給する必要があり、該トランジスタを十分低抵抗で導通させる。
また、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間の抵抗で生じる電圧降下を、複数の接続部にて補正するので、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間に電圧降下が発生しても、各接続部での電位を均一にすることができる。そのため、各画素部に供給される前記駆動電圧のばらつきを抑制でき、映像の表示品質を向上することができる。
また、前記第１入力端子に入力された前記基準電圧を増幅して（つまり１よりも大きいゲインを乗じて）前記目標電圧を設定する場合は、前記基準電圧生成部から供給する前記基準電圧を小さくできる。そのため、前記基準電圧生成部から供給する前記基準電圧を低減しつつ所望の電圧に対応する前記駆動電圧を出力することができ、消費電力を低減することができる。
また、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の接続部での電圧を増減させることもできる。
また、前記有機ＥＬ表示装置は、さらに、第１電極と第２電極とを有し、前記第１電極が前記バス配線と接続され、前記第２電極が固定電位に接続される容量素子を備えてもよい。
本態様によると、前記容量素子によって前記バス配線の電圧を平滑化することができる。
また、前記スイッチング制御回路は、比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルＶｏｎのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルＶｏｆｆのゲート信号を出力してもよい。
本態様によると、前記比較器により前記比較動作が行われる結果、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。
また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減してもよい。
本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を低減する。
また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加してもよい。
本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を増加させて、前記目標電圧に収束させることができる。
また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加してもよい。
本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を増加する。
また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減してもよい。
本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を低減させて、前記目標電圧に収束させることができる。
また、前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられていてもよい。
前記複数の帰還回路部の各々と前記電源バス配線との接続部の電位を前記第基準電圧と等しくなるように制御した場合でも、前記電源バス配線の各接続部の間で、電圧降下が発生する。そのため、各接続部の間隔が等間隔でない場合、各接続部間の電圧降下量にばらつきが発生し、前記表示部に供給する電圧にばらつきが生じる。具体的には、接続部間の距離が短いほど電圧降下による変動量が小さく、接続部間の距離が大きいほど電圧降下による変動量が大きくなる。
そこで、本態様によると、前記複数の帰還回路部の各々を前記電源バス配線と一定の間隔で接続する。これにより、前記複数の帰還回路部の各々と前記電源バス配線との接続部の間隔を一定にするので、前記電源バス配線の各接続部間で発生する電圧降下量を均一にすることができる。その結果、表示むらをより抑制することができる。
また、前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられてもよい。
本態様によると、前記複数の帰還回路部を、前記表示部の左右の少なくとも一方の周辺部に設けるものである。
また、前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられてもよい。
本態様によると、前記複数の帰還回路部を、前記表示部の上下の少なくとも一方の周辺部に設けるものである。
また、前記有機ＥＬ表示装置は、各画素部に含まれる前記有機ＥＬ素子の第１電極に電気的に接続される複数の第１電源線と、各画素部に含まれる前記有機ＥＬ素子の第２電極に電気的に接続される複数の第２電源線と、を有し、前記複数の第１電源線及び前記複数の第２電源線のうちの一方は、前記電源バス配線に接続されてもよい。
また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置されてもよい。
また、前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置されてもよい。
また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置されてもよい。
また、前記電源バス配線は、前記表示部の外周に環状に設けられてもよい。
これらの態様によると、表示部の外周において、前記複数の帰還回路部の種々の配置が可能となる。
また、前記接続部は、前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、を有し、前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下であるとしてもよい。
本態様によると、前記給電点と前記モニター点とが前記電源バス配線の配線幅以下に近接して設けられるので、前記電源バス配線の前記給電点と前記モニター点との間の電圧降下に起因して生じる、前記駆動電圧の前記目標電圧に対する誤差を、前記電源バス配線の配線幅に応じた上限値以下に抑制できる。
（実施の形態）
以下、本発明の実施の形態に係る有機ＥＬ表示装置について、図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態における有機ＥＬ表示装置１の機能的な構成の一例を示すブロック図である。有機ＥＬ表示装置１では、従来技術の項で説明した図１９の有機ＥＬ表示装置９の表示パネル１９に代えて帰還回路部８０を有する表示パネル１０が設けられ、基準電圧生成部７０、基準電圧線７１が追加されている。また、図１では、表示部２０の内部構造がより詳細に示されている。
表示部２０内には、有機ＥＬ素子３３を含む複数の画素部３０が平面状に配列される。複数の第１電源線３１が、バス配線２１の各接続部２２から分岐して表示部２０内に延設される。また、詳細な図示は省略されているが、複数の第２電源線３２が表示部２０内に設けられる。
有機ＥＬ素子３３の第１電極（アノード）は第１電源線３１に電気的に接続され、有機ＥＬ素子３３の第２電極（カソード）は第２電源線３２に電気的に接続されている。
信号線駆動回路４０は、信号線４１を介して画素部３０に輝度信号を供給する。ゲート線駆動回路４２は、ゲート線４３を介して画素部３０に走査信号を供給する。
画素部３０は、ゲート線４３から走査信号を印加されるに応じて、信号線４１から輝度信号を取得し、取得された輝度信号で指示される輝度で有機ＥＬ素子３３を発光させる。有機ＥＬ素子３３は、第１電源線３１および第２電源線３２から供給される電流にて発光する。
電源部６０は、各帰還回路部８０を駆動するための電源電圧を、配線６１を介して、各帰還回路部８０に供給する。配線６１は、例えば、電源電圧の高電位と低電位とを供給するための２本の配線で構成される。
基準電圧生成部７０は、バス配線２１の電圧に適用される目標電圧を規定するための基準電圧を生成し、生成された基準電圧を、基準電圧線７１を介して各帰還回路部８０に供給する。
帰還回路部８０は、フィードバック制御による電圧調整器であって、配線６１を介して供給される電源電圧から、出力電圧を生成する。帰還回路部８０は、バス配線２１の接続部２２での電圧と、基準電圧生成部７０から印加される基準電圧で規定される目標電圧とが等しくなるように、生成される出力電圧をフィードバック制御する。生成された出力電圧は、配線抵抗を介してバス配線２１の一部である接続部２２に印加される。
なお、帰還回路部８０、接続部２２、第１電源線３１の配置は、図１の例示に限定されない。
例えば、帰還回路部８０は、表示部２０の左右の少なくとも一方の周辺部に設けられるものであり、図１に示されるように表示部２０の左側の周辺部のみに設けられる他に、表示部２０の右側の周辺部のみに設けられてもよく、左右両側の周辺部に設けられてもよい。また、帰還回路部８０は、表示部２０の上下の少なくとも一方の周辺部に設けられるものであり、図１に示されるように表示部２０の下側の周辺部のみに設けられる他に、表示部２０の上側の周辺部のみに設けられてもよく、さらに、上下両側の周辺部に設けられてもよい。
また、図１に示されるように帰還回路部８０は表示部２０の短辺側および長辺側でバス配線２１に接続され、第１電源線３１は表示部２０の横方向および縦方向に配置される他に、帰還回路部８０は表示部２０の短辺側のみでバス配線２１に接続され、第１電源線３１は表示部２０の横方向のみに配置されてもよく、また、帰還回路部８０は表示部２０の長辺側のみでバス配線２１に接続され、第１電源線３１は表示部２０の縦方向のみに配置されてもよい。
帰還回路部８０の詳細について、説明を続ける。
図２は、帰還回路部８０およびバス配線２１の接続部２２を含む有機ＥＬ表示装置１の要部の一例を示すブロック図である。
帰還回路部８０は、第１電源端子８３ａ、第２電源端子８３ｂ、第１入力端子８４、第２入力端子８６、および出力端子８５を有している。
第１電源端子８３ａおよび第２電源端子８３ｂには、配線６１を構成している配線６１ａ、６１ｂを介して電源電圧の高電位および低電位がそれぞれ印加される。第１入力端子８４には、基準電圧線７１を介して基準電圧が印加される。
出力端子８５は、給電線８１を介して接続部２２に接続され、第２入力端子８６は、モニター線８２を介して接続部２２に接続される。
図３は、帰還回路部８０の具体例としての帰還回路部８０ａの回路図である。
帰還回路部８０ａは、誤差増幅器８７から構成される。誤差増幅器８７は、第１電源端子８３ａおよび第２電源端子８３ｂに印加される電源電圧にて動作する。誤差増幅器８７のマイナス入力には、接続部２２の電圧ＶＣＯＮＮがモニター電圧ＶＭＯＮとして印加される。誤差増幅器８７のプラス入力には、基準電圧ＶＲＥＦが印加される。
誤差増幅器８７は、モニター電圧ＶＭＯＮと基準電圧ＶＲＥＦとを比較することによって、出力端子８５における出力電圧を調整する。モニター電圧ＶＭＯＮは、モニター電圧ＶＭＯＮに、給電線８１の抵抗と、出力端子８５に流れる電流との積によって求められる電圧降下量を加算した電圧となるように調整される。
これにより、帰還回路部８０ａからの出力電圧は、給電線８１の抵抗に生じる電圧降下をキャンセルするように増減するので、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦと等しくなるように維持される。その結果、バス配線２１の各接続部２２での電圧が、表示パターンによらず、目標電圧に均一化される。
図４は、帰還回路部８０の他の具体例としての帰還回路部８０ｂの回路図である。
帰還回路部８０ｂは、帰還回路部８０ａと比べて、第３電源端子８３ｃが追加されるとともに、ゲイン抵抗Ｒ１、Ｒ２が追加される。帰還回路部８０ｂにおいて、第１入力端子８４には、第１基準電圧としての基準電圧ＶＲＥＦが印加され、さらに第３電源端子８３ｃには、第２基準電圧としてのバイアス電圧ＶＢＩＡＳが印加される。
ゲイン抵抗Ｒ１、Ｒ２は、第１入力端子８４と第２入力端子８６との間に印加された電圧、つまり、モニター電圧ＶＭＯＮと基準電圧ＶＲＥＦとの差電圧を分圧する。分圧された電圧は、誤差増幅器８７のマイナス入力に印加される。
バイアス電圧ＶＢＩＡＳは、例えば、基準電圧生成部７０によって生成され、図示しない配線を介して供給されてもよい。また、接地電圧である０Ｖを、バイアス電圧ＶＢＩＡＳとして用いてもよい。バイアス電圧ＶＢＩＡＳは、誤差増幅器８７のプラス入力に印加される。
ここで、第１基準電圧としての基準電圧ＶＲＥＦは、帰還回路部８０ｂからの出力電圧より低い電位の電圧であって、帰還回路部８０ｂから出力される出力電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための基準電圧である。
また、第２基準電圧としてのバイアス電圧ＶＢＩＡＳは、帰還回路部８０ｂからの出力電圧より低い電位の電圧であって、前記出力電圧を調整するための基準電圧である。
帰還回路部８０ｂによれば、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とするとき、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦとバイアス電圧ＶＢＩＡＳとで規定される目標電圧である−（Ｒ２／Ｒ１）ＶＲＥＦ＋（１＋Ｒ２／Ｒ１）ＶＢＩＡＳになるように維持される。
つまり、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をＲ２＞Ｒ１となるように選択することで、基準電圧ＶＲＥＦに１よりも大きいゲインを乗じた電圧が接続部２２の電圧ＶＣＯＮＮに対する目標電圧として用いられる。これにより、低電圧の基準電圧ＶＲＥＦを用いて所望の目標電圧を規定することができるので、基準電圧生成部７０を低電圧の回路構成とすることが可能となり、基準電圧生成部７０における回路面積の削減及び消費電力の低減が可能となる。
図５は、帰還回路部８０の他の具体例としての帰還回路部８０ｃの回路図である。
帰還回路部８０ｃは、帰還回路部８０ａに対して、バイアス電圧ＶＢＩＡＳを印加される第３電源端子８３ｃが追加されるとともに、ゲイン抵抗Ｒ１、Ｒ２が追加される。バイアス電圧ＶＢＩＡＳは、例えば、基準電圧生成部７０から供給されてもよく、また接地電圧である０Ｖを用いてもよい。
帰還回路部８０ｃによれば、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とするとき、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦとバイアス電圧ＶＢＩＡＳとで規定される目標電圧である（１＋Ｒ２／Ｒ１）ＶＲＥＦ＋（Ｒ２／Ｒ１）ＶＢＩＡＳになるように維持される。
つまり、ゲイン抵抗Ｒ１、Ｒ２の抵抗値によらず、基準電圧ＶＲＥＦに１よりも大きいゲインを乗じた電圧が接続部２２の電圧ＶＣＯＮＮに対する目標電圧として用いられる。これにより、低電圧の基準電圧ＶＲＥＦを用いて所望の目標電圧を規定することができるので、基準電圧生成部７０を低電圧の回路構成とすることが可能となり、基準電圧生成部７０における回路面積の削減及び消費電力の低減が可能となる。
図６は、有機ＥＬ表示装置１において、図１９の説明で用いた映像を表示した場合に得られる表示結果の一例を示す図である。
図６に示されるように、有機ＥＬ表示装置１では、バス配線２１の各接続部２２における電圧が基準電圧に応じた目標電圧Ｖに均一化されるので、従来の有機ＥＬ表示装置９において見られるような表示品位の劣化、すなわち、均一な輝度で表示されるべき領域内において輝度の不均一が生じる不都合が軽減される。
以上説明したように、有機ＥＬ表示装置１によれば、帰還回路部８０によってバス配線２１の接続部２２での電圧が基準電圧ＶＲＥＦで規定される目標電圧に維持されるので、バス配線２１の低抵抗化を必要とせず、かつ表示パターンによらず、バス配線２１の各接続部２２での電圧が均一になる。その結果、高輝度領域を含む映像を表示した場合でも、高輝度領域の近傍領域の輝度が低下することがなく、表示品位が向上する。また、バス配線２１の低抵抗化が必要ないために、バス配線を大面積に設ける必要がなく、狭額縁化に適している。
なお、各帰還回路部８０には独立した基準電圧が印加されてもよいし、バス配線２１の各接続部２２における目標電圧Ｖは、表示パターンに応じてそれぞれ異なる電圧であってもよい。
図７は、そのような変形に係る有機ＥＬ表示装置２の機能的な構成の一例を示すブロック図である。
図７に示されるように、有機ＥＬ表示装置２において、表示パネル１１には、帰還回路部８０の各々に対応して設けられた複数の配線から構成される基準電圧線７３が設けられる。基準電圧生成部７２は、個々の帰還回路部８０に対して独立した基準電圧を生成し、生成した基準電圧を基準電圧線７３の中の対応する配線を介して帰還回路部８０へ印加する。
このような構成において、例えば、高輝度領域の近くに位置する帰還回路部８０に対して、他の帰還回路部８０に対するよりも高い基準電圧を印加してもよい。それにより、接続部２２から表示部２０の内部へ延びる第１電源線３１で生じる電圧降下が補償されるので、表示品位がさらに向上することが期待される。
次に、接続部２２のより実際的な構成について説明する。
上記では簡明のため、帰還回路部８０の出力端子８５および第２入力端子８６は、いずれもバス配線２１の一部である接続部２２に接続されるとだけ説明したが、実際には、出力端子８５は給電線８１を介して、また第２入力端子８６はモニター線８２を介して、それぞれバス配線２１の接続部２２内におけるある大きさをもった領域に接続される。
図８Ａ、図８Ｂは、接続部２２の近傍におけるバス配線２１、給電線８１、モニター線８２の配線形状の一例を示した平面図であり、バス配線２１に、図面の左方から、給電線８１およびモニター線８２が接続される様子が示されている。
バス配線２１と、給電線８１およびモニター線８２のそれぞれとが接続される領域が点線の囲みで示されている。本明細書では、バス配線２１と給電線８１との接続領域の中心点を給電点２３と定義し、バス配線２１とモニター線８２との接続領域の中心点をモニター点２４と定義する。
図９は、このような実際的な構成に対応する等価回路図である。
図９の等価回路図は、図３の回路図と比べて、給電点２３とモニター点２４とがバス配線２１の異なる位置に設けられ、バス配線２１が有している抵抗で接続される。
給電線８１の抵抗値をＲ１、給電線８１に生じる電圧降下量をΔＶＲ１、給電点２３とモニター点２４との間のバス配線２１の抵抗値をＲ２、接続部２２とモニター点２４との間に生じる電圧降下量をΔＶＲ２とするとき、給電点２３の電圧ＶＣＯＮＮは、モニター点２４の電圧ＶＭＯＮと比べてΔＶＲ２高い電圧に維持される。
ここで、目標電圧に維持されるのはモニター点２４の電圧ＶＭＯＮであり、画素部３０へ供給される駆動電圧は給電点２３の電圧ＶＣＯＮＮであるため、ΔＶＲ２は、駆動電圧の目標電圧に対する誤差になる。
この誤差を低減するために、本発明の有機ＥＬ表示装置１では、一例として、図８Ａ、図８Ｂに示されるように、給電点２３とモニター点２４との間の距離ｄが、バス配線２１の幅ｗ以下であると規定する。すなわち、図８Ａが、給電点２３とモニター点２４とが最も近接して設けられた形状の一例を表し、図８Ｂが、給電点２３とモニター点２４とが最も離間して設けられた形状の一例を表している。
以上、帰還回路部８０の誤差増幅器を用いたいくつかの具体例および、接続部の実際的な構成例について説明した。続いて、帰還回路部８０のさらに他の具体例について説明する。
図１０は、帰還回路部８０のさらに他の具体例としての帰還回路部９０ａの回路図である。なお、接続部２２は再び簡略化されている。
帰還回路部９０ａは、スイッチング動作を行う原理的な帰還回路部の一例であり、スイッチング制御回路９１ａとトランジスタ９２とから構成される。スイッチング制御回路９１ａは、内蔵する比較器（不図示）にて接続部２２の電圧ＶＣＯＮＮ（＝ＶＭＯＮ）と基準電圧ＶＲＥＦとを用いた比較動作を行う。そして、接続部２２の電圧ＶＣＯＮＮが、基準電圧ＶＲＥＦで規定される目標電圧よりも小さいと判定されるとトランジスタ９２をオンさせるレベルＶｏｎのゲート信号ＶＧを出力し、電圧ＶＣＯＮＮが前記目標電圧より大きいと判定されるとトランジスタ９２を遮断させるレベルＶｏｆｆのゲート信号ＶＧを出力する。
トランジスタ９２は、一方のソースドレイン端子を第１電源端子８３ａに接続され、他方のソースドレイン端子を出力端子８５に接続され、スイッチング制御回路９１ａから印加されるゲート信号ＶＧに応じて、第１電源端子８３ａに印加される電源電圧を出力端子８５に供給するかまたは遮断する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１及び接続部２２から表示部２０の内部へ延設される第１電源線３１（図１）の容量であるコンデンサ８８ａによって平滑化される。なお、このコンデンサ８８ａは、パネルの寄生容量であってもよい。また、コンデンサ８８ａとして、第１電極と第２電極とを有し、前記第１電極がバス配線２１と接続され、前記第２電極が固定電位に接続される容量素子を設けてもよい。
ここで、図２０を参照して、出力端子に供給する電圧をオペアンプを用いて制御する比較例について説明する。この比較例では、正電源側のスイッチはアナログ制御電圧で制御される。これにより、正電源側とＡ点ではアナログ制御電圧で制御されたスイッチを介することにより、電圧降下が生じる。その電圧降下量は、正電源の電位をＶ＋とし、Ａ点での電位をＶＡとすると、（Ｖ＋−ＶＡ）である。そのため、流れる電流Ｉtotとの積である（Ｖ＋−ＶＡ）×Ｉtotが電力ロスとなる。
それに対し、本態様では、帰還回路部９０ａは、スイッチング制御回路９１ａ及びトランジスタ９２を含む構成であり、スイッチング制御回路９１ａはトランジスタ９２のオンオフを制御している。さらに、帰還回路部９０ａの内部において、一方の端子を電源端子８３ａと接続し、他方の端子を出力端子８５と接続したトランジスタ９２を用いることにより、バス配線２１の接続部２２での電圧が目標電圧より低い場合、電源電圧から出力端子８５に電圧を供給する必要はなくなり、トランジスタ９２を遮断し、バス配線２１の接続部２２での電圧が目標電圧より高い場合、電源電圧から出力端子８５に電圧を供給するため、トランジスタ９２を低抵抗（理想はゼロオーム）となるようにオンする。これにより、オペアンプを用いた比較例において生じる電力ロスを低減でき、効率良く、電源電圧から出力端子に目標電圧を供給することができる。
図１１は、帰還回路部９０ａの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第１電源端子８３ａに印加される電源電圧はＶＤＤ１、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。図１１には、それぞれ異なる大きさの画素電流に対応する２例の波形が示される。具体的に、図１１の左側の波形は明るい画を表示しているために大きな画素電流が流れる場合を示し、図１１の右側の波形は暗い画を表示しているために小さな画素電流が流れる場合を示している。
ゲート信号ＶＧがＶｏｎレベルになりトランジスタ９２がオンすると、第１電源端子８３ａに印加された電源電圧ＶＤＤ１が出力端子８５から接続部２２に供給され、大きさがｉｏｎの出力電流ｉＯＵＴが流れる。接続部２２の電圧ＶＣＯＮＮは、バス配線２１および表示部２０内の第１電源線３１の容量とｉｏｎとで決まる時定数でＶＤＤ１に向かって上昇する。
時刻ｔ１において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤより高くなると、スイッチング制御回路９１ａによる固有の遅延時間の後にゲート信号ＶＧがＶｏｆｆレベルになってトランジスタ９２がオフする。また、固有の遅延時間とは、実際に接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤを超えた時と、その時以降であってスイッチング制御回路が電圧ＶＣＯＮＮと目標電圧ＶＤＤとを比較しトランジスタ９２をオフとする動作を開始した時との時間差である。
その結果、出力端子８５から接続部２２への電源電圧の供給は遮断され出力電流ｉＯＵＴは停止する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１および表示部２０内の第１電源線３１の容量と表示部を構成する画素回路群の抵抗成分（抵抗成分とは電圧ＶＣＯＮＮが単位電圧あたり変化した時のパネル電流値の変化率の逆数）とで決まる時定数で（つまり、明るい画を表示しているときは暗い画を表示しているときに比べて相対的に小さい時定数で、暗い画を表示しているときは明るい画を表示しているときに比べて相対的に大きな時定数で）接地電圧である０Ｖに向かって降下する。
このようにしてオン電流ｉｏｎが断続的に流れる結果、出力電流ｉＯＵＴの平均値として、明るい画を表示しているときには大きな平均電流ｉａが流れ、暗い画を表示しているときには小さな平均電流ｉｂが流れる。
時刻ｔ２において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤより低くなると、スイッチング制御回路９１ａの固有の遅延時間の後にゲート信号ＶＧがＶｏｎレベルになってトランジスタ９２がオンする。
このような動作が繰り返されることにより、接続部２２の電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
図１２は、帰還回路部８０のさらに他の具体例としての帰還回路部９０ｂの回路図である。
帰還回路部９０ｂは、ＰＷＭ（パルス幅変調）スイッチング動作を行う、より実用的な帰還回路部の一例であり、スイッチング制御回路９１ｂ、トランジスタ９２、９３、およびコイル９４から構成される。スイッチング制御回路９１ｂは、誤差増幅器９５、ＰＷＭ比較器９６、ＰＷＭ制御器９７、および三角波生成器９８から構成される。
図１３は、帰還回路部９０ｂの動作の一例を示すタイミングチャートである。タイミングチャートでは、第１電源端子８３ａに印加される電源電圧はＶＤＤ１、第２電源端子８３ｂに印加される電源電圧はＶＤＤ２、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。図１３には、図１１と同様に、表示される画の明暗に応じてそれぞれ異なる画素電流に対応する２例の波形が示される。
最初に、スイッチング制御回路９１ｂから印加されるゲート信号ＶＧ１、ＶＧ２に応じて、トランジスタ９２はＯＮ、トランジスタ９３はＯＦＦとなっており、コイル９４は第１電源端子８３ａに接続されているとする。
接続部２２の電圧ＶＣＯＮＮは、第１電源端子８３ａに印加される電源電圧ＶＤＤ１に近づこうとする。誤差増幅器９５は、第２入力端子８６に印加される電圧ＶＭＯＮ（＝ＶＣＯＮＮ）と第１入力端子８４に印加される電圧ＶＲＥＦとを用いた比較動作を行う。
時刻ｔ１において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤよりも大きくなり、誤差増幅器９５の比較結果が反転すると、ＰＷＭ制御器９７は、ゲート信号ＶＧ１、ＶＧ２のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ９２をオフさせた後、トランジスタ９３をオンさせる。これにより、コイル９４の接続が第１電源端子８３ａから第２電源端子８３ｂに切り替わる。
このとき、第１電源端子８３ａからトランジスタ９２およびコイル９４を経由して出力端子８５へ流れていた出力電流ｉＯＵＴは、コイル９４の接続が切り替わった後も、コイル９４の自己誘導により、第２電源端子８３ｂからトランジスタ９３およびコイル９４を経由して出力端子８５へ流れ続ける。
コイル９４に蓄えられていた自己誘導のエネルギーは時間と共に減少し、出力電流ｉＯＵＴが減少して出力端子８５の電圧が小さくなり、接続部２２の電圧ＶＣＯＮＮは第２電源端子８３ｂの電圧のＶＤＤ２に近づこうとする。
時刻ｔ２において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤよりも小さくなり、誤差増幅器９５の比較結果が反転すると、ＰＷＭ制御器９７は、ゲート信号ＶＧ２、ＶＧ１のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ９３をオフさせた後、トランジスタ９２をオンさせる。これにより、コイル９４の接続が第２電源端子８３ｂから第１電源端子８３ａに切り替わる。
このような動作が繰り返されることにより、接続部２２の電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
スイッチング制御回路を用いて帰還回路部を構成することにより、帰還回路部内における電力消費が削減されるので、有機ＥＬ表示装置の電力効率を向上し、また発熱対策を簡素化できる効果が期待される。
上記では、バス配線２１を各画素部３０に対する正電源として用いる構成について説明してきた。例えば、図１の有機ＥＬ表示装置１では、帰還回路部８０によって目標電圧に制御されたバス配線２１の駆動電圧を、各画素部３０に対する高位側の電源電圧として用いることで、バス配線２１から各画素部３０へ画素電流が供給される。
これに対し、バス配線２１を負電源として用いる別の構成を考えることができる。以下では、そのような構成について説明する。
図１４は、バス配線２１を負電源として用いる有機ＥＬ表示装置３の機能的な構成の一例を示すブロック図である。
有機ＥＬ表示装置３では、図１の有機ＥＬ表示装置１の表示パネル１０に代えて、表示パネル１２が用いられる。表示パネル１２は、負電源を供給可能な帰還回路部９０ｃを有し、複数の第２電源線３２が、バス配線２１の各接続部２２から分岐して表示部２５内に延設される。また、詳細な図示は省略されているが、複数の第１電源線３１が表示部２５内に設けられる。
有機ＥＬ素子３３の第１電極（アノード）は、駆動トランジスタを介し、第１電源線３１に電気的に接続され、有機ＥＬ素子３３の第２電極（カソード）は第２電源線３２に電気的に接続されている。
図１５に示されるように、有機ＥＬ表示装置３では、帰還回路部９０ｃによって目標電圧に制御されたバス配線２１の駆動電圧を、各画素部３０に対する低位側の電源電圧として用いることで、各画素部３０からバス配線２１へ画素電流が引き抜かれる。
図１６は、帰還回路部９０ｃの一例を示す回路図である。
帰還回路部９０ｃは、図１０の帰還回路部９０ａと比べて、スイッチング制御回路９１ｃの機能と、トランジスタ９２の接続とが変更される。
スイッチング制御回路９１ｃは、内蔵する比較器（不図示）にて接続部２２の電圧ＶＣＯＮＮ（＝ＶＭＯＮ）と基準電圧ＶＲＥＦとを用いた比較動作を行う。そして、接続部２２の電圧ＶＣＯＮＮが、基準電圧ＶＲＥＦで規定される目標電圧よりも大きいと判定されるとトランジスタ９２をオンさせるレベルＶｏｎのゲート信号ＶＧを出力し、電圧ＶＣＯＮＮが前記目標電圧より小さいと判定されるとトランジスタ９２を遮断させるレベルＶｏｆｆのゲート信号ＶＧを出力する。
トランジスタ９２は、一方のソースドレイン端子を第２電源端子８３ｂに接続され、他方のソースドレイン端子を出力端子８５に接続され、スイッチング制御回路９１ｃから印加されるゲート信号ＶＧに応じて、第２電源端子８３ｂに印加される電源電圧を出力端子８５に供給するかまたは遮断する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１及び接続部２２から表示部２５の内部へ延設される第２電源線３２（図１４）の容量であるコンデンサ８８ｂによって平滑化される。
図１７は、帰還回路部９０ｃの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第２電源端子８３ｂに印加される電源電圧はＶＤＤ２、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。また、帰還回路部９０ｃの出力電流は吸い込み方向であることを考慮して−ｉｏｕｔと表記される。図１７には、図１１と同様に、表示される画の明暗に応じてそれぞれ異なる大きさの画素電流に対応する２例の波形が示される。
図１７に示されるように、帰還回路部９０ｃは、帰還回路部９０ａとは対称的に動作する。このような動作によって、バス配線２１の接続部２２での電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
ここまで、帰還回路部によりバス配線の電圧を均等化する有機ＥＬ表示装置１〜３について、誤差増幅器を用いて帰還回路部を構成した有機ＥＬ表示装置、およびスイッチング制御回路（例えば、直流電圧変換器またはＤＣ−ＤＣ変換器）を用いて帰還回路部を構成した有機ＥＬ表示装置の具体例を示して説明してきた。このような有機ＥＬ表示装置１〜３は、テレビジョンセット、パーソナルコンピュータ、携帯型情報端末などの各種の機器において、高品位の映像を表示するために用いることができる。
図１８は、有機ＥＬ表示装置１、２または３を用いたテレビジョンセット１００の外観を示す外観図である。テレビジョンセット１００では、有機ＥＬ表示装置１、２または３が用いられることで、例えば、部分的に高輝度領域を含むような映像を、高輝度領域以外の領域の輝度の不均一を抑えて、高品位に表示することができる。
以上、本発明の有機ＥＬ表示装置について実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も、本発明の範囲内に含まれる。
本発明は、有機ＥＬ表示装置などの映像表示装置に適用できる。
１、２、３、９ 有機ＥＬ表示装置
１０、１１、１２、１９ 表示パネル
２０、２５ 表示部
２１ バス配線
２２ 接続部
２３ 給電点
２４ モニター点
３０ 画素部
３１ 第１電源線
３２ 第２電源線
３３ 有機ＥＬ素子
４０ 信号線駆動回路
４１ 信号線
４２ ゲート線駆動回路
４３ ゲート線
５０ パネル制御部
６０ 電源部
６１、６１ａ、６１ｂ 配線
７０、７２ 基準電圧生成部
７１、７３ 基準電圧線
８０、８０ａ、８０ｂ、８０ｃ、９０ａ、９０ｂ、９０ｃ 帰還回路部
８１ 給電線
８２ モニター線
８３ａ 第１電源端子
８３ｂ 第２電源端子
８３ｃ 第３電源端子
８４ 第１入力端子
８５ 出力端子
８６ 第２入力端子
８７ 誤差増幅器
８８ａ、８８ｂ コンデンサ
９１ａ、９１ｂ、９１ｃ スイッチング制御回路
９２、９３ トランジスタ
９４ コイル
９５ 誤差増幅器
９６ ＰＷＭ比較器
９７ ＰＷＭ制御器
９８ 三角波生成器
１００ テレビジョンセット

Claims (16)

  1. 基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、
    前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、
    各々が、前記電源バス配線における複数の接続部のうちの１つの接続点にて前記電源バス配線と接続され、出力電圧を生成して前記電源バス配線に供給する複数の帰還回路部と、
    前記複数の帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記複数の帰還回路部の各々に供給する電源部と、
    前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記複数の帰還回路部の各々に供給する基準電圧生成部と、を具備し、
    前記複数の帰還回路部の各々は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、
    前記複数の帰還回路部の各々は、
    前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、
    前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、
    前記基準電圧が印加される第１入力端子と、
    前記電源バス配線の一部である接続部と接続された出力端子と、
    前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、
    前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、
    一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、
    前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧に１よりも大きいゲインを乗じて得られる前記目標電圧又は前記基準電圧と等しい前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、
    加算される前記差分は、
    前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する、
    有機ＥＬ表示装置。
  2. さらに、第１電極と第２電極とを有し、前記第１電極が前記バス配線と接続され、前記第２電極が固定電位に接続される容量素子を備える、
    請求項１に記載の有機ＥＬ表示装置。
  3. 前記スイッチング制御回路は、
    比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルＶｏｎのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルＶｏｆｆのゲート信号を出力する、
    請求項１又は２に記載の有機ＥＬ表示装置
  4. 前記複数の帰還回路部の各々は、
    前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減する、
    請求項１から請求項３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 前記複数の帰還回路部の各々は、
    前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加する、
    請求項４に記載の有機ＥＬ表示装置。
  6. 前記複数の帰還回路部の各々は、
    前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加する、
    請求項１から請求項３のいずれか１項に記載の有機ＥＬ表示装置。
  7. 前記複数の帰還回路部の各々は、
    前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減する、
    請求項６に記載の有機ＥＬ表示装置。
  8. 前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられている、
    請求項１に記載の有機ＥＬ表示装置。
  9. 前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられる、
    請求項１又は８に記載の有機ＥＬ表示装置。
  10. 前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられる、
    請求項１から請求項９のいずれか１項に記載の有機ＥＬ表示装置。
  11. 各画素部に含まれる前記有機ＥＬ素子の第１電極に電気的に接続される複数の第１電源線と、
    各画素部に含まれる前記有機ＥＬ素子の第２電極に電気的に接続される複数の第２電源線と、を有し、
    前記複数の第１電源線及び前記複数の第２電源線のうちの一方は、前記電源バス配線に接続される、
    請求項１から請求項１０のいずれか１項に記載の有機ＥＬ表示装置。
  12. 前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、
    前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置される、
    請求項１１に記載の有機ＥＬ表示装置。
  13. 前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、
    前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置される、
    請求項１１に記載の有機ＥＬ表示装置。
  14. 前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、
    前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置される、
    請求項１１に記載の有機ＥＬ表示装置。
  15. 前記電源バス配線は、前記表示部の外周に環状に設けられる、
    請求項１から請求項１４のいずれか１項に記載の有機ＥＬ表示装置。
  16. 前記接続部は、
    前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、
    前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、
    を有し、
    前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下である、
    請求項１から請求項１５のいずれか１項に記載の有機ＥＬ表示装置。
JP2012526330A 2010-07-29 2011-07-28 有機ｅｌ表示装置 Active JP5485396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012526330A JP5485396B2 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010171143 2010-07-29
JP2010171143 2010-07-29
PCT/JP2011/004274 WO2012014477A1 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置
JP2012526330A JP5485396B2 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JPWO2012014477A1 JPWO2012014477A1 (ja) 2013-09-12
JP5485396B2 true JP5485396B2 (ja) 2014-05-07

Family

ID=45529708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526330A Active JP5485396B2 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置

Country Status (4)

Country Link
US (1) US9384690B2 (ja)
JP (1) JP5485396B2 (ja)
CN (1) CN102834858B (ja)
WO (1) WO2012014477A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020035A (ko) * 2014-08-12 2016-02-23 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005754B1 (fr) * 2013-05-17 2019-04-05 Thales Dispositif electrooptique a matrice de pixels de grande dimension
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
CN104050915B (zh) * 2014-05-30 2015-06-03 京东方科技集团股份有限公司 Amoled显示面板和amoled显示装置
JP6759616B2 (ja) * 2016-02-12 2020-09-23 セイコーエプソン株式会社 電気光学装置および電子機器
CN107966838B (zh) * 2017-12-18 2020-09-18 深圳市华星光电技术有限公司 一种液晶面板及显示装置
CN108922487B (zh) * 2018-08-24 2020-06-26 惠科股份有限公司 电压调节电路及显示装置
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
CN111028754A (zh) 2019-12-06 2020-04-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN110956920A (zh) * 2019-12-24 2020-04-03 武汉天马微电子有限公司 显示装置及其驱动方法
JP7396038B2 (ja) 2019-12-26 2023-12-12 セイコーエプソン株式会社 表示装置および電子機器
KR20210084060A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN111524485B (zh) * 2020-05-29 2021-12-31 京东方科技集团股份有限公司 Oled模组外部驱动电路及驱动方法、显示装置
JP2022163267A (ja) * 2021-04-14 2022-10-26 シャープディスプレイテクノロジー株式会社 発光装置、表示装置、およびｌｅｄ表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171081A (ja) * 1994-12-19 1996-07-02 Sharp Corp マトリクス型表示装置
JPH09281928A (ja) * 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005236848A (ja) * 2004-02-23 2005-09-02 Toshiba Microelectronics Corp 半導体集積回路及びその内部電源立ち下げ方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3858590B2 (ja) * 2000-11-30 2006-12-13 株式会社日立製作所 液晶表示装置及び液晶表示装置の駆動方法
KR100583139B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
KR100720143B1 (ko) 2005-12-13 2007-05-18 삼성전자주식회사 디스플레이장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171081A (ja) * 1994-12-19 1996-07-02 Sharp Corp マトリクス型表示装置
JPH09281928A (ja) * 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005236848A (ja) * 2004-02-23 2005-09-02 Toshiba Microelectronics Corp 半導体集積回路及びその内部電源立ち下げ方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020035A (ko) * 2014-08-12 2016-02-23 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
KR102241848B1 (ko) * 2014-08-12 2021-04-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치

Also Published As

Publication number Publication date
WO2012014477A1 (ja) 2012-02-02
CN102834858B (zh) 2015-04-15
JPWO2012014477A1 (ja) 2013-09-12
CN102834858A (zh) 2012-12-19
US9384690B2 (en) 2016-07-05
US20130106676A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP5485396B2 (ja) 有機ｅｌ表示装置
US9779655B2 (en) Organic light emitting display for luminance degradation compensation and a method thereof
US9489895B2 (en) Organic light-emitting display device with signal lines for carrying both data signal and sensing signal
US7978161B2 (en) Organic light emitting diode display and driving method thereof
US9129554B2 (en) Organic light-emitting display device with data driver operable with signal line carrying both data signal and sensing signal
JP5313845B2 (ja) 電源供給装置、これを含む表示装置、及びその駆動方法
EP1978504B1 (en) Organic light emitting diode (OLED) display and a method of driving the same
US20110273109A1 (en) Organic light emitting display and method of driving the same
US20100328365A1 (en) Semiconductor device
US8952953B2 (en) Display device
KR20080090879A (ko) 유기 전계 발광 표시 장치 및 그 구동 방법
US20170004772A1 (en) Organic light emitting display apparatus and driving method thereof
US20110316838A1 (en) Apparatus for supplying power, display device having the same, and driving method thereof
JP5753183B2 (ja) 表示装置
JP2005338838A (ja) 発光表示装置用電源供給装置および発光表示装置
US8581897B2 (en) DC-DC converter and organic light emitting display using the same
US7719494B2 (en) Brightness adjustment circuit and electroluminescent display using the same
KR20170080147A (ko) 유기발광표시장치
JP2005032704A (ja) 表示素子および表示装置
WO2016181757A1 (ja) 表示装置、表示方法、および電子機器
US11790851B2 (en) Display device and gamma unit including first and second reference voltage generators for display panel
JP6708417B2 (ja) 表示装置及び表示装置の制御方法
JP2006178400A (ja) アクティブマトリックスのエレクトロルミネセンス表示装置およびその電源回路
KR102480129B1 (ko) 유기발광표시장치
KR20130066452A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R151 Written notification of patent or utility model registration

Ref document number: 5485396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113