JP5887973B2 - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP5887973B2 JP5887973B2 JP2012028097A JP2012028097A JP5887973B2 JP 5887973 B2 JP5887973 B2 JP 5887973B2 JP 2012028097 A JP2012028097 A JP 2012028097A JP 2012028097 A JP2012028097 A JP 2012028097A JP 5887973 B2 JP5887973 B2 JP 5887973B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- transistor
- electro
- potential
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、表示品質を劣化させることなく、電気光学装置の小型化及び簡素化を実現することである。
前記駆動制御回路は、前記第1給電線に対して前記第1電位を供給する期間の一部または全部において、前記第1給電線と前記第2保持容量の一端とを電気的に接続するように前記切替部を制御するとともに、前記第1給電線に対して前記第2電位を供給する期間の一部または全部において、前記第1給電線と前記第2保持容量の他端とを電気的に接続するように前記切替部を制御する、ことを特徴とする。
本発明によれば、第1給電線に対して第1電位を供給する期間において、第1給電線と第2保持容量の一端とが電気的に接続され、第1給電線に第2電位を供給する期間において、第1給電線と第2保持容量の他端とが電気的に接続されるため、第2保持容量の一端に対する第1電位の供給と、第2保持容量の他端に対する第2電位の供給とを、1本の第1給電線により実現することができる。
これにより、第2保持容量の一端に第1電位を供給する給電線と、他端に第2電位を供給する給電線とを個別に設ける場合に比べて、電気光学装置の小型化及び簡素化が可能となる。
この発明によれば、第2保持容量の一端と第1給電線との間の導通及び非導通と、第2保持容量の他端と第1給電線との間の導通および非導通とを容易に制御することができる。
この発明によれば、データ線は、第3保持容量と、第2保持容量の一端とに接続される。従って、第2保持容量の他端に発光素子の輝度を規定する電位の信号が供給される場合、データ線の電位変動の大きさは、発光素子の輝度を規定する電位の信号の電位変動の大きさを、第2保持容量及び第3保持容量の容量比に応じて圧縮した値となる。すなわち、データ線の電位の変動範囲は、発光素子の輝度を規定する電位の信号の電位の変動範囲に比べて、狭められる。これにより、データ信号を細かい精度で刻まなくても、駆動トランジスターのゲートノードの電位を細かい精度で設定することが可能となり、電流を発光素子に対して精度良く供給することができ、高品位の表示が可能となる。
仮に、電気光学装置が第3保持容量を備えない場合、駆動トランジスターのゲートノードの電位は、第1保持容量の容量値と、第2保持容量が供給する電荷により定められる。よって、第1保持容量の容量値が、半導体プロセスの誤差に起因して、画素回路毎に相対的なばらつきを有する場合、駆動トランジスターのゲートノードの電位も画素回路毎にばらつく。この場合、表示ムラが発生し、表示品質が低下する。
これに対して、本発明は、データ線の電位を保持する第3保持容量を備える。第3保持容量は、データ線の各々に対応して設けられるため、画素回路内に設けられる第1保持容量に比べて、大面積の電極を有するように構成することができる。従って、各列に設けられる複数の第3保持容量は、第1保持容量に比べて、半導体プロセスの誤差に起因する、容量値の相対的なばらつきを小さく抑えることができる。これにより、画素回路毎に駆動トランジスターのゲートノードの電位がばらつくことを防止することが可能となり、表示ムラの発生を防止した高品位の表示が可能となる。
この発明によれば、第1期間及び第2期間において、第1保持容量、第2保持容量、第3保持容量、データ線、及び、駆動トランジスターのゲートノードの電位を初期化したうえで、第3期間において、第2保持容量の他端に発光素子の輝度を規定する電位の信号が供給される。このため、駆動トランジスターのゲートノードの電位は、発光素子の輝度を規定する電位の信号に応じた値に正確に設定されるため、高品位の表示が可能となる。
この発明によれば、第1期間及び第2期間において、データ信号が第4保持容量の一端に供給され、一時的に保持されたうえで、第3期間において、駆動トランジスターのゲートノードに供給される。
仮に、電気光学装置が第4保持容量を備えない場合、駆動トランジスターのゲートノードに対するデータ信号の供給する動作の全てを、第3期間において行わなければならず、第3期間の時間長を十分な長さに設定する必要がある。
これに対して本発明は、第1期間及び第2期間において、データ信号の供給動作と、データ線等の初期化動作とを並行して行うため、1水平走査期間に実行すべき動作についての時間的な制約を緩和することができる。これにより、データ信号の供給動作の低速化が可能になるとともに、データ線等の初期化を行う期間を十分に確保することが可能となる。
また、上述した電気光学装置において、
前記複数のデータ線は、所定数毎にグループ化され、1のグループに属する所定数のデータ線に対応した所定数の前記第2スイッチの入力端は、共通接続され、
前記駆動制御回路は、前記1のグループに属する所定数の第2スイッチを、前記データ信号の供給に同期して所定の順番でオンさせる態様としてもよい。
この発明によれば、駆動トランジスターのゲートの電位を、駆動トランジスターの閾値電圧に対応した電位とすることができ、駆動トランジスター毎の閾値電圧のばらつきを補償することが可能となる。
この発明によれば、発光素子に寄生する容量の保持電圧の影響を抑えることができる。
この発明によれば、第3保持容量を十分に大きく(すなわち、第1保持容量及び第2保持容量に比べて大きく)することが可能となるため、データ線の電位の変動範囲は、発光素子の輝度を規定する電位の信号の電位の変動範囲に比べて、十分に小さく狭めることが可能となり、データ信号を細かい精度で刻まなくても、駆動トランジスターのゲートノードの電位を細かい精度で設定することが可能となる。
また、第3保持容量を十分に大きくする場合、画素回路毎に駆動トランジスターのゲートノードの電位がばらつくことを防止することが可能となり、表示ムラの発生を防止した高品位の表示が可能となる。
なお、第3保持容量は、互いに隣り合うデータ線及び第2給電線を同層に設けることで形成してもよい。また、第3保持容量は、互いに隣り合うデータ線及び第2給電線を平面視したときに重なるように配置することで形成してもよい。
図1は、本発明の実施形態に係る電気光学装置10の構成を示す斜視図である。
電気光学装置10は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。詳細については後述するが、電気光学装置10は、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、発光素子の一例であるOLEDが用いられている。電気光学装置10は、例えば、表示部で開口する枠状のケース72に収納されるとともに、FPC(Flexible Printed Circuits)基板74の一端が接続されている。FPC基板74には、半導体チップの制御回路5が、COF(Chip On Film)技術によって実装されるとともに、複数の端子76が設けられて、図示省略された上位回路に接続される。当該上位回路は、複数の端子76を介して、電気光学装置10に対して、画像データを同期信号に同期して供給する。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば8ビットで規定する。
制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。
このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向(X方向)に延在して設けられ、また、3列毎にグループ化された(3n)列のデータ線14が図において縦方向(Y方向)に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横(3n)列でマトリクス状に配列されている。
なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
また、電気光学装置10には、1列目〜(3n)列目のデータ線14の各々に対応して、(3n)個の保持容量50が設けられる。保持容量50の一端はデータ線14に接続され、他端が給電線16に接続される。すなわち、保持容量50は、データ線14の電位を保持する第3保持容量として機能する。保持容量50は、互いに隣り合う給電線16及びデータ線14が絶縁体(誘電体)を挟持することで形成されることが好ましい。この場合、互いに隣り合う給電線16とデータ線14との間の距離は、必要とされる大きさの容量が得られるように定められる。なお、以下では、保持容量50の容量値をCdtと表記する。
図2において、保持容量50は、表示部100の外側に設けられているが、これはあくまでも等価回路であり、表示部100の内側に設けてもよい。また、保持容量50は、表示部100の内側から外側にわたって設けられてもよい。
具体的には、制御回路5は、電気光学装置10に対して、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel(1)、Sel(2)、Sel(3)と、これらの信号に対して論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)と、レベルシフト回路40を制御するための負論理の制御信号/Giniと、正論理の制御信号Grefとを供給する。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。
また、制御回路5は、電気光学装置10に対して、データ信号Vd(1)、Vd(2)、…、Vd(n)を供給する。具体的には、制御回路5は、デマルチプレクサ30での選択タイミングに合わせて、データ信号Vd(1)、Vd(2)、…、Vd(n)を、1、2、…、n番目のグループに供給する。なお、データ信号Vd(1)〜Vd(n)が取り得る電位の最高値をVmaxとし、最低値をVminとする。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
ここで、j番目のグループに属する(3j−2)、(3j−1)、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(j)が供給される。
j番目のグループにおいて左端列である(3j−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
また、各列のトランジスター43のソースノードは、給電線61に各列にわたって共通に接続され、ゲートノードには、制御信号Grefが各列にわたって共通に供給される。このため、トランジスター43は、保持容量44の他端であるノードhと給電線61とを、制御信号GrefがHレベルのときに電気的に接続し、制御信号GrefがLレベルのときに電気的に非接続とする。
すなわち、トランジスター45及びトランジスター43は、保持容量44の両端と、給電線61との間の導通及び非導通を切り替える切替部として機能する。
なお、制御回路5は、給電線61に対して、電位Vref_H(第1電位)または電位Vref_L(第2電位)のいずれか一方の電位を供給する。なお、以下では、電位Vref_H及び電位Vref_Lを、電位Vrefと総称する場合がある。
また、制御回路5及び走査線駆動回路20を、画素回路110、デマルチプレクサ30、及び、レベルシフト回路40の動作を制御する駆動制御回路と称する場合がある。
トランジスター121は、ソースノードが給電線116に接続され、ドレインノードがトランジスター123のソースノードまたはドレインノードの他方と、トランジスター124のソースノードとにそれぞれ接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。すなわち、トランジスター121は、トランジスター121のゲートノードおよびソースノード間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター123のゲートノードには制御信号Gcmp(i)が供給される。このトランジスター123は、トランジスター121のソースノードおよびゲートノードgの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。
トランジスター124のゲートノードには制御信号Gel(i)が供給され、ドレインノードがトランジスター125のソースノードとOLED130のアノードとにそれぞれ接続されている。すなわち、トランジスター124は、トランジスター121のドレインノードと、OLED130のアノードとの間の電気的な接続を制御する、発光制御トランジスターとして機能する。
トランジスター125のゲートノードにはi行目に対応した制御信号Gorst(i)が供給され、ドレインノードは(3j−1)列目の給電線16に接続されて電位Vorstに保たれている。このトランジスター125は、給電線16と、OLED130のアノードとの間の電気的な接続を制御する初期化トランジスターとして機能する。
本実施形態において電気光学装置10はシリコン基板に形成されるので、トランジスター121〜125の基板電位については電位Velとしている。
Cdt>Crf1>>Cpix
となるように設定される。すなわち、CdtはCrf1よりも大きく、CpixはCdtおよびCrf1よりも十分に小さくなるように設定される。なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。
このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
図4を参照して電気光学装置10の動作について説明する。図4は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(m)を順次Lレベルに切り替えて、1フレームの期間において1〜m行目の走査線12を1水平走査期間(H)毎に順番に走査する。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j−2)列の画素回路110について着目して動作を説明する。
なお、図4において、i行目に対し1行前の(i−1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図4に示されるように、i行目の発光期間において、走査線駆動回路20は、走査信号Gwr(i)をHレベルに設定し、制御信号Gel(i)をLレベルに設定し、制御信号Gcmp(i)をHレベルに設定し、制御信号Gorst(i)をHレベルに設定する。
このため、図5に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように、本実施形態において発光期間での電圧Vgsは、トランジスター121の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、OLED130には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
また、図5においては、動作説明で重要となる経路を太線で示している(以下の図6〜図8、図13〜図16においても同様である)。
次にi行目の走査期間に至ると、まず、第1期間として(b)の初期化期間が開始する。初期化期間において、走査線駆動回路20は、図4に示されるように、制御信号Gel(i)をHレベルに設定し、制御信号Gorst(i)をLレベルに設定する一方で、制御信号Gcmp(i)をHレベルに維持する。
このため、図6に示されるように、i行(3j−2)列の画素回路110において、トランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、OLED130のアノードが電位Vorstにリセットされる。
OLED130は、上述したようにアノードとカソードとで有機EL層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Coledが並列に寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧が当該容量Coledによって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、当該容量Coledで保持されている電圧の影響を受けにくくなる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極118の電位Vctとの差がOLED130の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する補償期間および書込期間)において、OLED130はオフ(非発光)状態である。
このため、図6に示されるように、レベルシフト回路40では、トランジスター45がオンした状態となる一方、トランジスター43はオフした状態となる。これにより、保持容量44の一端と給電線61とが電気的に接続され、保持容量44の一端であるデータ線14は電位Vref_Hに初期化される。
なお、走査線駆動回路20は、図4に示されるように、初期化期間の開始から終了までの間に、走査信号Gwr(i)を、HレベルからLレベルに変更する。これにより、トランジスター122がオンし、トランジスター121のゲートノードgがデータ線14に電気的に接続されるため、ゲートノードgは電位Vref_Hに設定される。
本実施形態において電位Vref_Hは、(Vel−Vref-H)がトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースノードの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。
i行目の走査期間では、次に第2期間として(c)の補償期間となる。
補償期間において、制御回路5は、図4に示されるように、制御信号/GiniをHレベルに設定し、制御信号GrefをHレベルに設定する一方、給電線61に電位Vref_Lを供給する。
このため、図7に示されるように、レベルシフト回路40では、トランジスター43はオンした状態となる一方、トランジスター45はオフした状態となる。これにより、保持容量44の他端と給電線61とが電気的に接続され、ノードhが電位Vref_Lに設定される。
なお、本実施形態において電位Vref_Lは、データ信号Vd(1)〜Vd(n)が取り得る電位に対して、後の書込期間においてノードhの電位が上昇変化するような値に、例えば最低値Vminよりも低くなるように設定される。
このため、図7に示されるように、トランジスター123がオンするので、トランジスター121はダイオード接続となる。これにより、トランジスター121にはドレイン電流が流れて、ゲートノードgおよびデータ線14を充電する。詳細には、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→(3j−2)列目のデータ線14という経路で流れる。従って、トランジスター121のオンによって互いに接続状態にあるデータ線14およびゲートノードgは、電位Vref_Hから上昇する。
ただし、上記経路に流れる電流は、ゲートノードgが電位(Vel−|Vth|)に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線14およびゲートノードgは電位(Vel−|Vth|)で飽和する。したがって、保持容量132は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。
初期化期間の後、第3期間として(d)の書込期間に至る。書込期間では、走査線駆動回路20は、図4に示されるように、走査信号Gwr(i)をLレベルに維持し、制御信号Gel(i)をHレベルに維持し、制御信号Gorst(i)をLレベルに維持する一方で、制御信号Gcmp(i)をHレベルに設定するので、トランジスター121のダイオード接続が解除される。
また、制御回路5は、図4に示されるように、制御信号/GiniをHレベルに設定し、制御信号GrefをLレベルに設定するので、トランジスター45はオフした状態を維持するとともに、トランジスター43もオフした状態となる。
このため、(3j−2)列目のデータ線14からi行(3j−2)列の画素回路110におけるゲートノードgに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量50、132によって(Vel−|Vth|)に維持される。
一方、ゲートノードgは、保持容量44の一端にデータ線14を介して接続されているので、補償期間における電位(Vel−|Vth|)から、ノードhの電位変化分ΔVに容量比k1を乗じた値だけ、上昇方向にシフトした値(Vel−|Vth|+k1・ΔV)となる。このとき、トランジスター121の電圧Vgsで絶対値で表現すると、閾値電圧|Vth|からゲートノードgの電位上昇したシフト分だけ減じた値(|Vth|−k1・ΔV)となる。
なお、容量比k1は、Crf1/(Cdt+Crf1)である。厳密にいえば、保持容量132の容量値Cpixも考慮しなければならないが、容量値Cpixは、容量値Crf1、Cdtに比較して十分に小さくなるように設定しているので、無視している。
このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata(=Vmax−Vmin)に容量比k1を乗じた値に圧縮される。例えば、Crf1:Cdt=1:9となるように保持容量44、50の容量を設定したとき、ゲートノードgの電位範囲ΔVgateをデータ信号の電位範囲ΔVdataの1/10に圧縮することができる。
また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vp(=Vel−|Vth|)、電位Vref_Lで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vref_Lを基準にして容量比k1で圧縮されるとともに、その圧縮範囲が電位Vpを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。
i行目の書込期間の終了した後、発光期間が開始される。
発光期間において、走査線駆動回路20は、上述したように、走査信号Gwr(i)をHレベルに設定するため、トランジスター122がオフする。これによって、ゲートノードgの電位は、シフトした電位(Vel−|Vth|+k1・ΔV)に維持される。また、発光期間において、走査線駆動回路20は、上述したように、制御信号Gel(i)をLレベルに設定するので、i行(3j−2)列の画素回路110において、トランジスター124がオンする。ゲート・ソース間の電圧Vgsは、(|Vth|−k1・ΔV)であるから、OLED130には、先の図5に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
このような動作は、i行目の走査期間において、(3j−2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。
これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。
これにより、保持容量44の一端に電位Vref_Hを供給する給電線と、保持容量44の他端に電位Vref_Lを供給する給電線とを個別に設ける場合に比べて、電気光学装置10を小型化、簡素化することが可能となる。
図において、Aは閾値電圧|Vth|が大きいトランジスターを、Bは閾値電圧|Vth|が小さいトランジスターを、それぞれ示している。なお、図10において、ゲート・ソース間の電圧Vgsは、実線で示される特性と電位Velとの差である。また、図10において、縦スケールの電流は、ソースからドレインに向かう方向を負(下)とした対数で示されている。
補償期間においてゲートノードgは、電位Vref_Hから電位(Vel−|Vth|)となる。このため、閾値電圧|Vth|が大きいトランジスターAは、動作点がSからAaに移動する一方、閾値電圧|Vth|が小さいトランジスターBは、動作点がSからBaに移動する。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk1・ΔVである。このため、トランジスターAについては動作点がAaからAbに移動し、トランジスターBについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、トランジスターA、Bともに、ほぼ同じIdsで揃うことになる。
第1実施形態においては、各列の保持容量44の他端、すなわちノードhに、デマルチプレクサ30によってデータ信号を直接供給する構成とした。このため、各行の走査期間においては、制御回路5からデータ信号が供給される期間イコール書込期間となるので、時間的な制約が大きい。
そこで次に、このような時間的な制約を緩和することができる第2実施形態について説明する。なお、以下においては説明の重複を避けるために、第1実施形態との相違する部分を中心に説明することにする。
この図に示した第2実施形態が図2に示した第1実施形態と相違する点は、主としてレベルシフト回路40の各列において保持容量41(第4保持容量)およびトランスミッションゲート42(第1スイッチ)が設けられている点にある。
なお、各列のトランスミッションゲート42は、制御回路5から供給される制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)に一斉にオンする。
図12を参照して第2実施形態に係る電気光学装置10の動作について説明する。図12は、第2実施形態における動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Gwr(1)〜Gwr(m)が順次Lレベルに切り替えられて、1フレームの期間において1〜m行目の走査線12が1水平走査期間(H)毎に順番に走査される点については、第1実施形態と同様である。また、第2実施形態ではi行目の走査期間が、(b)で示される初期化期間と(c)で示される補償期間と(d)で示される書込期間との順となっている点についても、第1実施形態と同様である。なお、第2実施形態において(d)の書込期間は、制御信号GcplがLからHレベルになるとき(制御信号/GcplがLレベルになったとき)から走査信号がLからHレベルになるときまでの期間である。
第2実施形態においても、第1実施形態と同様に、時間の順でいえば(発光期間)→初期化期間→補償期間→書込期間→(発光期間)というサイクルの繰り返しとなる。ただし、第2実施形態では、第1実施形態と比較して、データ信号の供給期間イコール書込期間ではなく、データ信号の供給が書込期間よりも先行している点において相違している。詳細には、第2実施形態では、(a)の初期化期間と(b)の補償期間とにわたって、データ信号が供給され得る点において第1実施形態と相違している。
図12に示されるように、i行目の発光期間において、走査線駆動回路20は、走査信号Gwr(i)をHレベルに設定し、制御信号Gel(i)をLレベルに設定し、制御信号Gcmp(i)をHレベルに設定し、制御信号Gorst(i)をHレベルに設定する。
このため、図13に示されるようにi行(3j−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフするので、当該画素回路110における動作は基本的に第1実施形態と同様となる。すなわち、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED130に供給することになる。
i行目の走査期間に至って、まず(b)の初期化期間が開始する。初期化期間において、走査線駆動回路20は、図12に示されるように、制御信号Gel(i)をHレベルに設定し、制御信号Gorst(i)をLレベルに設定する一方で、制御信号Gcmp(i)をHレベルに維持する。
このため、図14に示されるように、i行(3j−2)列の画素回路110においてはトランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、トランジスター124のオンによってOLED130のアノードが電位Vorstにリセットされるので、当該画素回路110における動作は基本的に第1実施形態と同様となる。
このため、図14に示されるように、トランジスター45がオンした状態となる一方、トランジスター43はオフした状態となる。これにより、保持容量44の一端と給電線61とが電気的に接続され、保持容量44の一端であるデータ線14は電位Vref_Hに初期化される。
また、走査線駆動回路20は、初期化期間の開始から終了までの間(または、初期化期間の開始から補償期間の開始までの間)に、走査信号Gwr(i)を、HレベルからLレベルに変更する。これにより、トランジスター122がオンし、トランジスター121のゲートノードgがデータ線14に電気的に接続されるため、ゲートノードgは電位Vref_Hに設定される。
なお、第2実施形態においても、電位Vref_Hは、(Vel−Vref-H)がトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、図14に示されるように、データ信号Vd(j)が保持容量41の一端に供給されるので、当該データ信号は、保持容量41によって保持される。
i行目の走査期間においては、次に(c)の補償期間となる。 補償期間において、走査線駆動回路20は、図12に示されるように、制御信号Gcmp(i)をLレベルに設定する一方、走査信号Gwr(i)をLレベルに維持し、制御信号Gel(i)をHレベルに維持し、制御信号Gorst(i)をLレベルに維持する。
このため、図15に示されるように、i行(3j−2)列の画素回路110では、トランジスター122がオンして、ゲートノードgがデータ線14に電気的に接続される一方、トランジスター123のオンによって、トランジスター121がダイオード接続となる。
したがって、電流が、給電線116→トランジスター121→トランジスター123→トランジスター122→(3j−2)列目のデータ線14という経路で流れるので、ゲートノードgは、電位Vref_Hから上昇し、やがて(Vel−|Vth|)に飽和する。したがって、第2実施形態においても、保持容量132は、補償期間の終了に至るまでにトランジスター121の閾値電圧|Vth|を保持することになる。
このため、図15に示されるように、レベルシフト回路40では、トランジスター43はオンした状態となる一方、トランジスター45はオフした状態となる。これにより、保持容量44の他端と給電線61とが電気的に接続され、ノードhが電位Vref_Lに設定される。
なお、第2実施形態においても、電位Vref_Lは、データ信号Vd(1)〜Vd(n)が取り得る電位に対して、後の書込期間においてノードhの電位が上昇変化するような値に、例えば最低値Vminよりも低くなるように設定される。
なお、すでに初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート34はオンすることはないが、保持容量41にデータ信号Vd(j)が保持されている点において変わりはない。
また、制御回路5は、補償期間が終了すると、制御信号GrefをHレベルからLレベルに変更するので、トランジスター43がオフする。このため、(3j−2)列目のデータ線14からi行(3j−2)列の画素回路110におけるゲートノードgに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量50、132によって(Vel−|Vth|)に維持される。
なお、本実施形態において、制御回路5は、補償期間の終了時に制御信号GrefをHレベルからLレベルに変更するが、補償期間が終了してから次の書込期間が開始するまでの間に、制御信号GrefをLレベルに変更するものであってもよい。
i行目の走査期間においては、次に(d)の書込期間となる。書込期間において、制御回路5は、図12に示されるように、制御信号/GiniをHレベルに設定し、制御信号GrefをLレベルに設定するとともに、制御信号GcplをHレベルに設定する(制御信号/GcplをLレベルに設定する)。
このため、図16に示されるように、レベルシフト回路40においてトランスミッションゲート42がオンするので、保持容量41に保持されたデータ信号が保持容量44の他端であるノードhに供給される。これにより、ノードhは、補償期間における電位Vref_Lからシフトする。すなわち、ノードhは電位(Vref_L+ΔV)に変化する。
なお、第2実施形態において、容量比k2は、Cdt、Crf1、Crf2の容量比である。上述したように、保持容量132の容量値Cpixについては無視している。
また、このとき、トランジスター121の電圧Vgsで絶対値で表現すると、閾値電圧|Vth|からゲートノードgの電位上昇したシフト分だけ減じた値(|Vth|−k2・ΔV)となる。
第2実施形態では、i行目の書込期間の終了した後、発光期間が開始される。発光期間において、走査線駆動回路20は、上述したように制御信号Gel(i)をLレベルに設定するので、i行(3j−2)列の画素回路110においては、トランジスター124がオンする。ゲート・ソース間の電圧Vgsは(|Vth|+k2・ΔV)であり、トランジスター121の閾値電圧からデータ信号の電位によってレベルシフトした値である。このため、OLED130には、図13に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
このような動作は、i行目の走査期間において、(3j−2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m−1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。
第2実施形態によれば、第1実施形態と同様に、発光期間においてOLED130の寄生容量に保持された電圧を十分に初期化することができるほか、トランジスター121の閾値電圧が画素回路110毎にばらついても、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
例えば、補償期間においてゲート・ソース間電圧Vgsが閾値電圧に近づくにつれ、トランジスター121に流れる電流が低下するので、ゲートノードgを電位(Vel−|Vth|)に収束するまで時間を要するが、第2実施形態では、第1実施形態と比較して図12に示されるように補償期間を長く確保することができる。このため、第2実施形態によれば、第1実施形態と比較して、トランジスター121の閾値電圧のばらつきを、精度良く補償することができる。
また、データ信号の供給動作についても低速化することができる。
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。
また、電気光学装置10は制御回路5を含むものであってもよい。この場合、電気光学装置10は、画素回路110を駆動する駆動回路を備え、また、駆動回路には、画素回路110、デマルチプレクサ30、及び、レベルシフト回路40の動作を制御する駆動制御回路が備えられる。
上述した実施形態等では、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であってもよい。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化されて、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
また、画素回路の微細化を必要としない場合に、本発明を適用してもよい。
上述した実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数は、「2」以上「3n」以下の所定数であればよい。例えば、グループを構成するデータ線数は、「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態等では、画素回路110におけるトランジスター121〜125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。
また、上述した実施形態等では、トランジスター45をPチャネル型とし、トランジスター43をNチャネル型としたが、Pチャネル型またはNチャネル型で統一してもよい。また、トランジスター45をNチャネル型とし、トランジスター43をPチャネル型としてもよい。
上述した実施形態等では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図17に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図18に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図18において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
100…表示部、110…画素回路、116…給電線、118…共通電極、121〜125…トランジスター、130…OLED、132…保持容量、300…ヘッドマウント・ディスプレイ。
Claims (12)
- 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、
前記複数の画素回路を駆動する駆動回路と、
を備える電気光学装置であって、
前記複数の画素回路の各々は、
ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続された書込トランジスターと、
一端が前記駆動トランジスターのゲートに電気的に接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1保持容量と、
前記駆動トランジスターより供給される電流の大きさに応じた輝度で発光する発光素子と、を備え、
前記駆動回路は、
第1給電線と、
前記複数のデータ線に電気的に接続されるレベルシフト回路と、
前記第1給電線に第1電位または第2電位を供給するとともに、前記レベルシフト回路及び前記画素回路の動作を制御する駆動制御回路とを備え、
前記レベルシフト回路は、
前記複数のデータ線の各々に対応して設けられる複数の第2保持容量と、
前記第2保持容量の両端と前記第1給電線との間の導通及び非導通を切り替える切替部とを備え、
複数の前記第2保持容量の各々は、
一端が前記データ線に接続されるとともに、他端に前記発光素子の輝度を規定する電位の信号又は前記第2電位が供給され、
前記駆動制御回路は、
第1期間において、前記第1給電線に前記第1電位を供給するとともに、前記第1給電線と前記第2保持容量の一端とを電気的に接続するように前記切替部を制御し、
前記第1期間が終了後に開始される第2期間において、前記書込トランジスターをオンさせた状態で、前記第1給電線に前記第2電位を供給するとともに、前記第1給電線と前記第2保持容量の他端とを電気的に接続するように前記切替部を制御し、
前記第2期間が終了後に開始される第3期間において、前記書込トランジスターをオンさせた状態で、前記第1給電線と前記第2保持容量の両端とを電気的に非接続とし、前記第2保持容量の他端に前記発光素子の輝度を規定する電位の信号を供給する、
ことを特徴とする電気光学装置。 - 前記切替部は、
前記第2保持容量の一端と前記第1給電線との間に電気的に接続された第1トランジスターと、
前記第2保持容量の他端と前記第1給電線との間に電気的に接続された第2トランジスターと、
を備える、
ことを特徴とする、請求項1に記載の電気光学装置。 - 前記複数のデータ線の各々に対応して設けられ、前記データ線の各々の電位を保持する第3保持容量を備える、
ことを特徴とする、請求項1または2に記載の電気光学装置。 - 前記レベルシフト回路は、
前記複数のデータ線の各々に対応して設けられる複数の第4保持容量を備え、
複数の前記第4保持容量の各々は、
前記第1期間の開始から前記第3期間の開始までの期間において、一端に、前記駆動制御回路が出力するデータ信号に応じた電位が供給され、
前記第3期間において、一端が、前記第2保持容量の他端に電気的に接続される、
ことを特徴とする、請求項1乃至3のうちいずれか1項に記載の電気光学装置。 - 前記駆動回路は、前記複数の前記第4保持容量の各々に対応して設けられる第1スイッチ及び第2スイッチの組を複数備え、
前記第1スイッチの出力端は、前記第2保持容量の他端に電気的に接続され、
前記第1スイッチの入力端は、前記第4保持容量の一端と前記第2スイッチの出力端とに電気的に接続され、
前記駆動制御回路は、
前記第1期間の開始から前記第3期間の開始までの期間において、前記第1スイッチをオフとした状態で、前記第2スイッチをオンさせるとともに、前記第2スイッチの入力端に、前記データ信号を供給し、
前記第3期間において、前記第2スイッチをオフとした状態で、前記第1スイッチをオンさせる、
ことを特徴とする、請求項4に記載の電気光学装置。 - 前記複数のデータ線は、所定数毎にグループ化され、
1のグループに属する所定数のデータ線に対応した所定数の前記第2スイッチの入力端は、共通接続され、
前記駆動制御回路は、
前記1のグループに属する所定数の第2スイッチを、前記データ信号の供給に同期して所定の順番でオンさせる、
ことを特徴とする、請求項5に記載の電気光学装置。 - 前記画素回路は、
前記駆動トランジスターのゲート及びドレインの間に電気的に接続された閾値補償トランジスターを備え、
前記駆動制御回路は、
前記第2期間において、前記閾値補償トランジスターをオン状態とし、
前記第2期間以外の期間において、前記閾値補償トランジスターをオフ状態とする、
ことを特徴とする、請求項1乃至6のうちいずれか1項に記載の電気光学装置。 - 前記複数のデータ線の各々に対応して設けられ、所定のリセット電位を供給する複数の第2給電線を備え、
前記画素回路は、
前記第2給電線と前記発光素子との間に電気的に接続された初期化トランジスターを備え、
前記駆動制御回路は、
前記第1期間、前記第2期間、及び、前記第3期間のうち、少なくとも一部において、前記初期化トランジスターをオン状態とする、
ことを特徴とする、請求項3に記載の電気光学装置。 - 複数の前記第2給電線の各々は、
複数の前記データ線の各々に沿って設けられ、
前記第3保持容量は、
複数の前記データ線及び複数の前記第2給電線のうち、互いに隣り合う前記データ線及び前記第2給電線によって形成される、
ことを特徴とする、請求項8に記載の電気光学装置。 - 前記画素回路は、
前記駆動トランジスターと前記発光素子との間に電気的に接続された発光制御トランジスターを備え、
前記駆動制御回路は、
少なくとも前記第1期間の開始時から前記第3期間の終了時までの期間において、前記発光制御トランジスターをオフ状態とする、
ことを特徴とする、請求項1乃至9のうちいずれか1項に記載の電気光学装置。 - 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、
第1給電線と、
一端が前記データ線に電気的に接続される第2保持容量と、
を備え、
前記複数の画素回路の各々は、
ゲートおよびソース間の電圧に応じた電流を流す駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続された書込トランジスターと、
一端が前記駆動トランジスターのゲートに電気的に接続され、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1保持容量と、
前記駆動トランジスターより供給される電流の大きさに応じた輝度で発光する発光素子と、を備える
電気光学装置の駆動方法であって、
第1期間において、前記第1給電線に第1電位を供給するとともに、前記第1給電線と前記第2保持容量の一端とを電気的に接続し、
前記第1期間が終了後に開始される第2期間において、前記第1給電線に第2電位を供給するとともに、前記第1給電線と前記第2保持容量の他端とを電気的に接続し、
前記第2期間が終了後に開始される第3期間において、前記書込トランジスターをオンさせた状態で、前記第1給電線と前記第2保持容量の両端とを電気的に非接続とし、前記第2保持容量の他端に前記発光素子の輝度を規定する電位の信号を供給する、
ことを特徴とする電気光学装置の駆動方法。 - 請求項1乃至10のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012028097A JP5887973B2 (ja) | 2012-02-13 | 2012-02-13 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
CN201310036605.1A CN103247257B (zh) | 2012-02-13 | 2013-01-30 | 电光学装置、电光学装置的驱动方法以及电子设备 |
US13/754,463 US9007360B2 (en) | 2012-02-13 | 2013-01-30 | Electrooptic device, method for driving electrooptic device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012028097A JP5887973B2 (ja) | 2012-02-13 | 2012-02-13 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013164527A JP2013164527A (ja) | 2013-08-22 |
JP5887973B2 true JP5887973B2 (ja) | 2016-03-16 |
Family
ID=48926748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012028097A Active JP5887973B2 (ja) | 2012-02-13 | 2012-02-13 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9007360B2 (ja) |
JP (1) | JP5887973B2 (ja) |
CN (1) | CN103247257B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4816686B2 (ja) * | 2008-06-06 | 2011-11-16 | ソニー株式会社 | 走査駆動回路 |
US9465313B2 (en) * | 2014-07-18 | 2016-10-11 | Konica Minolta, Inc. | Optical print head and image forming apparatus |
JP6535441B2 (ja) * | 2014-08-06 | 2019-06-26 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
US10147360B2 (en) * | 2015-03-31 | 2018-12-04 | Universal Display Corporation | Rugged display device architecture |
JP6733361B2 (ja) * | 2016-06-28 | 2020-07-29 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
JP6673388B2 (ja) * | 2018-03-09 | 2020-03-25 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
JP6593480B2 (ja) * | 2018-03-09 | 2019-10-23 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
JP6822450B2 (ja) * | 2018-08-13 | 2021-01-27 | セイコーエプソン株式会社 | 発光装置、および電子機器 |
DE112019004175T5 (de) * | 2018-08-20 | 2021-07-29 | Sony Semiconductor Solutions Corporation | Elektrooptische Vorrichtung, elektronische Einrichtung und Ansteuerverfahren |
CN114512098B (zh) * | 2020-12-28 | 2023-11-21 | 武汉天马微电子有限公司 | 显示装置 |
CN113257194B (zh) * | 2021-03-26 | 2022-03-29 | 东南大学 | 一种有源矩阵有机发光二极管像素补偿电路及其驱动方法 |
CN112946932B (zh) * | 2021-03-30 | 2022-04-22 | 南开大学 | 配置nmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
CN112946933B (zh) * | 2021-03-30 | 2022-04-22 | 南开大学 | 配置pmos放大器可测模拟型硅基液晶显示芯片像素电路及其驱动方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3597287B2 (ja) * | 1995-11-29 | 2004-12-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
JP2005352411A (ja) * | 2004-06-14 | 2005-12-22 | Sharp Corp | 電流駆動型表示素子の駆動回路およびそれを備えた表示装置 |
JP2006243176A (ja) * | 2005-03-01 | 2006-09-14 | Sony Corp | 表示装置、信号線駆動方法 |
JP4400588B2 (ja) * | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
JP4736954B2 (ja) | 2006-05-29 | 2011-07-27 | セイコーエプソン株式会社 | 単位回路、電気光学装置、及び電子機器 |
JP2008134442A (ja) * | 2006-11-28 | 2008-06-12 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置及び表示方法 |
US8847939B2 (en) | 2007-03-08 | 2014-09-30 | Sharp Kabushiki Kaisha | Method of driving and a driver for a display device including an electric current driving element |
KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
JP2010266715A (ja) * | 2009-05-15 | 2010-11-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2011039269A (ja) * | 2009-08-11 | 2011-02-24 | Seiko Epson Corp | 発光装置、電子機器および発光装置の駆動方法 |
KR101082283B1 (ko) * | 2009-09-02 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
JP5720100B2 (ja) * | 2010-02-19 | 2015-05-20 | セイコーエプソン株式会社 | 発光装置、画素回路の駆動方法および電子機器 |
JP6064313B2 (ja) | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
-
2012
- 2012-02-13 JP JP2012028097A patent/JP5887973B2/ja active Active
-
2013
- 2013-01-30 CN CN201310036605.1A patent/CN103247257B/zh active Active
- 2013-01-30 US US13/754,463 patent/US9007360B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013164527A (ja) | 2013-08-22 |
CN103247257B (zh) | 2016-12-07 |
US20130207564A1 (en) | 2013-08-15 |
US9007360B2 (en) | 2015-04-14 |
CN103247257A (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6141590B2 (ja) | 電気光学装置および電子機器 | |
US11842697B2 (en) | Electro-optical device having a storage capacitor formed by a data line and a potential line | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5821685B2 (ja) | 電気光学装置および電子機器 | |
JP5853614B2 (ja) | 電気光学装置および電子機器 | |
CN107248396B (zh) | 电光装置以及电子设备 | |
CN107464523B (zh) | 电光学装置以及电子设备 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
JP6079859B2 (ja) | 電気光学装置および電子機器 | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP2019008325A (ja) | 電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140730 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5887973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |