JP2020527254A - フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 - Google Patents

フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 Download PDF

Info

Publication number
JP2020527254A
JP2020527254A JP2020501339A JP2020501339A JP2020527254A JP 2020527254 A JP2020527254 A JP 2020527254A JP 2020501339 A JP2020501339 A JP 2020501339A JP 2020501339 A JP2020501339 A JP 2020501339A JP 2020527254 A JP2020527254 A JP 2020527254A
Authority
JP
Japan
Prior art keywords
mask
region
wafer
region mask
reference mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020501339A
Other languages
English (en)
Other versions
JP7249994B2 (ja
Inventor
エウジェニ ジャンルカ
エウジェニ ジャンルカ
Original Assignee
エルファウンドリー ソチエタ レスポンサビリタ リミタータ
エルファウンドリー ソチエタ レスポンサビリタ リミタータ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルファウンドリー ソチエタ レスポンサビリタ リミタータ, エルファウンドリー ソチエタ レスポンサビリタ リミタータ filed Critical エルファウンドリー ソチエタ レスポンサビリタ リミタータ
Publication of JP2020527254A publication Critical patent/JP2020527254A/ja
Application granted granted Critical
Publication of JP7249994B2 publication Critical patent/JP7249994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

半導体材料のウェファ(20)の集積回路の製造工程のためのフォトマスク整列方法であって、最初のレベルにおいて、単一のフォトリソグラフィ工程によって、ウェファ(20)の上で、少なくとも第1の基準マーク(4a)及び第2の基準マーク(4b)を有する少なくとも一つの整列構造(10;10’)を規定することと、最初のレベルより上のレベルにおいて、第1の領域マスク(11a)を、少なくとも第1の基準マーク(4a)に対して整列させ、ウェファ(20)のダイス(22)の各々の内側の集積回路のフォトリソグラフィ形成のために第1の領域マスク(11a)と共に用いられる第2の領域マスク(11b)を、少なくとも一つの第2の基準マーク(4b)に対して整列させ、第1の領域マスク(11a)及び第2の領域マスク(11b)を、相互の重ね合わせなく第1の結合方向に互いに隣接してウェファ(20)の上に配置することと、を備えるフォトマスク整列方法。

Description

関連出願の相互参照
本願は、2017年7月13日に出願された伊国特許出願第102017000079201号明細書からの優先権を主張し、その開示を参照によりここに組み込む。
本発明は、フォトリソグラフィマスク(フォトマスク)を整列させる方法及びフォトリソグラフィ技術により半導体材料のウェファの集積回路を製造する対応する工程に関する。
知られているように、フォトリソグラフィ技術は、通常はシリコンである半導体材料から構成されるいわゆるウェファから開始する、半導体回路、例えば、CMOS回路の製造に広く用いられる。
フォトマスクは、製造される集積回路に関連するイメージ又はパターンを感光材料の層(いわゆるフォトレジスト)の層が被覆されたウェファに光学的に転写(すなわち印刷)するのに用いられる。
光をフォトマスクに照射するとともに製造される集積回路に関連する対応するイメージをフォトレジスト層が被覆されたウェファの印刷領域に印刷するために、光リソグラフィマシン(いわゆるステッパー)がウェファの上に適切に位置決めされ、この印刷領域は、光リソグラフィマシンの光学的開口領域に対応する伸長部分を有する。
既知の方法において、ポジ型フォトレジストを用いるとき、フォトマスクを介して光に露出したフォトレジスト層の領域は、チャネル若しくはトレンチを形成するために、例えば、エッチングによって、下側のウェファの領域を自由に処理できるように除去され、又は、半導体材料のドーピングを行うためのイオン注入によって、例えば、導体、半導体若しくは誘電材料を含む材料層を形成し、それは、フォトマスクによって規定されるイメージに対応する形状又はパターンを有する。
代替的には、ネガ型フォトレジストを用いることができ、この場合、フォトレジストの非印刷領域(すなわち、光に露出されない領域)は、下側のウェファの領域が被覆されないようにするために除去され、これによって、(例えば、エッチング又はイオン注入により)フォトレジストの非印刷領域を適切に処理することができる。
いずれにしても、フォトマスクに対応するイメージがウェファ印刷領域に印刷された後、光リソグラフィマシンは、(例えば、これらの印刷領域の規則的なパターンを形成するウェファを分割することができる同一の行又は列に配置されたときに)既に印刷された領域に隣接するウェファの他の領域にイメージを印刷するために光学系(optics)に対して1段だけ移動又はステップする。
この場合、ウェファの表面全体がカバーされるとともに上述したウェファを被覆するフォトレジスト層が所望の方法で印刷されるまでフォトリソグラフィ工程が繰り返され、その後、製造手順は、上述したエッチング工程又はイオン注入工程のような露出された領域のウェファ処理工程を備える。
既知の方法において、印刷回路を製造するための処理工程は、適切な数のフォトマスクを含むことがある。特に、集積回路は、典型的には、互いに異なるレベルの又は重複する層(例えば、CMOS回路の場合の誘電体層が介在する互いに異なるメタライズ層)から構成され、これらの層の各々は、適切に処理され、その結果、ウェファ印刷フォトリソグラフィ手順が、それぞれのフォトマスクを用いることによって各レベルに対して繰り返される。
ウェファ印刷領域のサイズは、典型的には、回路の部分をナノメートルスケールで投影するために、例えば、対応するフォトマスクのサイズより、例えば、1/4又は1/5小さく、そうでない場合、実際に取得することができない。
通常、単一の印刷領域は、N×Mのダイス(die)のサイズを有する領域をウェファに投影することができ、ダイスは、ウェファが分割されるとともに集積回路の完全なコピーを含む単一ユニットのサイズに等しい。既知の方法において、実際には、ウェファは、複数の基本単位すなわち上述したダイスの同時の形成のために処理され、処理の最後において、ウェファは、刻み線に沿って切断され、したがって、後に最終的な処理動作、例えば、最終的に得られるチップの相対的なパッケージ化(relative package)及び規定の際の封止(encapsulation)を行うことができる互いに異なるダイスを分離する(又は選ぶ)ためにいわゆる切り出し動作が行われる。
このようにして、製造される集積回路の単一のダイスのサイズは、最大限でも、例えば、26×33mmに等しい光リソグラフィマシンによって取得することができる最大開口によって決定されるウェファ印刷領域のサイズに等しくなる。
しかしながら、製造される集積回路のダイスのサイズを光リソグラフィマシンにより印刷される領域のサイズより大きくする必要がある場合があり、これは、例えば、電力集積回路又はいわゆるフルフレームCMOS撮像装置を有する場合にしばしば当てはまる。
この場合、二つ以上の印刷領域を結合する、すなわち、互いにステッチングする必要があり、したがって、集積回路全体の作成を同時に可能にするように対応するフォトマスク(以下、「領域マスク」と称する)を介してウェファに印刷されたイメージをできるだけ正確に結合することができるようにするために、いわゆるステッチング動作を行う必要がある。
明らかに、このような結合又はステッチング動作に対して、結果的に得られる集積回路の正確な形成を保証するために、互いに異なる印刷領域の領域マスクを位置決めするときに高レベルの精度が要求される。
上述した正確な位置決めのための既知の解決は、領域マスクを介してウェファに印刷された整列マークの使用を伴う。印刷領域の間のステッチングの精度は、各レベルにおける下(又は前)の層の整列マークの位置決めの精度に依存するので、最初のレベルのマスク(いわゆるゼロマスク)の正確な位置決めが重要になることは明らかであり、この場合、整列のために用いることができる下のレベルのマスクが存在しない。
最初のレベルの整列を保証するための既知の解決を、図1A及び図1Bを参照しながら説明する。
一般的に番号1で示す領域マスクは、光リソグラフィマシンの全体の露出開口、この場合、平面図において略矩形(又は正方形)に等しいサイズを有する。
最初のレベルにおいて、領域マスク1は、各領域マスク1の各側部に印刷される、番号2で示すステッチングマークとも称されるウェファ結合マークへの印刷を行うのに用いられる。これらのステッチングマーク2は、典型的には、刻み線に近接して、すなわち、ウェファにダイスを規定する切断動作の間に除去されるウェファの領域に印刷される。
例えば、図1Aに示すように、ステッチングマーク2は、矩形又は正方形のように形成され、互いに対向する領域マスク1の二つの第1の側に沿った第1のサイズと、互いに対向する領域マスク1の他の二つの側に沿った、第1のサイズより大きい第2のサイズと、を有する。
図1Bに示すように、二つの印刷領域をステッチングするために、1bで示す次の領域マスクを、対応するステッチングマーク2が重なり合うように、1aで示す以前の領域マスクに対して位置決めする。特に、そうすることによって、(領域マスク1bによって規定された)大きいサイズを有するステッチングマークは、(領域マスク1aによって規定された)小さいサイズを有するステッチングマークを内側で包囲し、二つの領域マスク1a,1bは、上述したステッチングマーク2を含むAで表される重複領域で重なり合う。
この解決は、ステッチングマーク2の正確な相互の位置決めの測定によって印刷領域の間の整列を測定できるようになり、必要な場合には、ゼロレベル調整動作としても知られている適切な位置決め補正を行う。特に、ウェファの整列が正確でないことがわかった場合、不適合のウェファを破棄することができ、処理される次のウェファの印刷領域の間の整列を適切に変更することができる。
図1Cを参照すると、ウェファが位置する水平面xyの第1の水平方向x又は第2の水平方向yの二つ(以上の)印刷領域の間の結合が想定され、同様に、(ステッチングマーク2が位置する対応する重ね合わせ領域Aが存在するので)上述した平面xyの両方の水平方向x,yの結合が存在することができる。
図2に示すように、さらに、ゼロマスクレベルにおいても、領域マスク1を、次のレベルの領域マスクの整列のために(重ね合わせマークとも称される)ウェファ基準マークを印刷するのに用いることができる。これらの基準マーク4も、典型的には、刻み線に近接して印刷される。
示した例において、基準マーク4を、各領域マスク1の四隅に印刷することができ、基準マーク4は、複数の基準要素4’を有することができ、基準要素4’の各々は、次のマスクレベルの各々の整列のためのものであり、したがって、(層間整列としても知られている)次のマスクレベルの正確な重ね合わせを保証する。
正確なステッチングが最初のレベルで行われると仮定すると、(上述したような)ステッチングマーク2によって可能になる測定動作及び補正動作のために、基準マーク4を用いることによって、基本的には最初のレベルと同一の精度で次のレベルでも印刷領域の正確なステッチングを行うことができる。
上述した解決は、領域マスクの正確な整列を保証するのに有効であるにもかかわらず、ダイスサイズが光リソグラフィマシンで印刷される領域より大きい場合に幾つかの問題によって悪影響が及ぼされる。
先ず、重ね合わせ領域Aの存在によって、集積回路の製造の際に印刷領域の全体を利用することができず、この特徴は、特に、小さいサイズが要求される装置に対して重大な制約を課す。
さらに、この解決は、最初のレベルでの領域マスクの間の整列誤差の測定及び補正を伴い、これらの測定動作及び補正動作は、集積回路を製造する際の製造時間が増大するとともに(不適合なウェハを除去する場合に)工程の効率が減少するのに加えて、誤りが生じうるとともに全ての次のレベルの整列に結果として誤差が生じうる。
これに関して、図3A及び図3Bは、二つのあり得るタイプの整列誤差、すなわち、いわゆるショット倍率誤差(shot magnification error)(図3A)及びいわゆるショット回転誤差(shot rotation error)(図3B)を示し、これらは、フォトリソグラフィ工程の印刷領域のステッチングにおいて生じうる。
本発明の目的は、従来技術の欠点を解消することができるフォトマスクの整列に対する改良された解決を提供することである。
本発明によれば、添付した特許請求の範囲で説明するようなフォトマスクを整列させる方法及び集積回路を製造する対応する工程を提供する。
本発明を、単なる制限されない例として添付図面が参照される好適な実施の形態の以下の詳細な説明の熟読の際に最もよく理解するであろう。
フォトリソグラフィ工程の既知の領域マスクの略図である。 二つの既知の領域マスクのステッチングの略図である。 複数の既知の領域マスクのステッチングの略図である。 他の既知の領域マスクの略図である。 領域マスクのステッチングにおける整列誤差に関する略図である。 領域マスクのステッチングにおける整列誤差に関する略図である。 本発明の第1の実施の形態による領域マスク整列構造の略図である。 図4の整列構造を介した二つの領域マスクのステッチングの略図である。 図4の整列構造を介した二つの領域マスクのステッチングの略図である。 図4の整列構造を介してウェファのダイスを製造するための複数の領域マスクのステッチングに関する略図である。 図4の整列構造を介してウェファのダイスを製造するための複数の領域マスクのステッチングに関する略図である。 本発明の第2の実施の形態による領域マスク整列構造の略図である。 図9の整列構造を介してウェファのダイスを製造するための複数の領域マスクのステッチングに関する略図である。 図9の整列構造を介した種々のサイズの領域マスクのステッチングに関する略図である。 図9の整列構造を介してウェファのダイスを製造するための複数の領域マスクのステッチングに関する略図である。 ウェファを処理するフォトリソグラフィシステムの線形ブロック図である。
後に更に詳しく説明するように、本発明の態様は、ステッチングマーク、相対的な整列測定及びあり得る補正を用いることなく最初のマスクレベルで行われる唯一の基準マークを用いて最初のレベルに続くマスクレベルの領域マスクの整列を取得することを伴う。
この形態を、1a及び1bで識別される二つの通常のゼロマスク(前の領域マスクに重ね合わされる次の領域マスク)を示す図4に線形的に示し、この場合、ステッチングマーク2及び基準マーク4が存在し、さらに、二つの領域マスク1a,1bの間の重ね合わせ領域Aが存在する。
図4に示すように、印刷領域のステッチングを目的とする異なるアプローチを提案する本解決は、重ね合わせ領域Aを除去すること、ステッチングマーク2を除去すること及び次のマスクレベルの領域マスクの整列のために唯一の基準マーク4を用いることを想定する。
実際には、本解決は、最初のレベルにおいて、重ね合わせを介して最初のレベルに続く全てのマスクレベルを整列させることを目的とするウェファに基準マーク4のみを印刷するための整列構造10の適切なグリッドを想定する。
(図面を更に容易に理解できるようにするために後の図に詳しく示さないとしても)上述したように、各基準マーク4は、このために、複数の基準要素4’を備え、この場合、基準要素4’は、第2の水平方向yに沿って整列され、基準要素4’の各々は、次のマスクレベルの各々の整列のためのものである(したがって、基準要素4’の数は、マスクレベルの数に依存し、図に示す数は、単なる例である。)。示した例において、各基準要素4’は、水平面xyにおいて略正方形である。
特に、図5も参照すると、各整列構造10は、図5において11aで示す上のレベルでの第1の領域マスクの整列のための少なくとも一つの第1の基準マーク4aと、図5において11bで示す上のレベルでの第2の領域マスクの整列のための少なくとも一つの第2の基準マーク4bと、を備え、したがって、上述した第1の領域マスク11a及び第2の領域マスク11bは、相互の重ね合わせ領域を有することなく(、例えば、第2の水平方向yに沿った)結合方向において互いに隣接してウェファに配置される。第1の基準マーク4a及び第2の基準マーク4bは、例えば、同一の第2の水平方向yに沿って整列される。
特に、各整列構造10は、単一のフォトマスクとウェファにおいて行われる単一のフォトリソグラフィ工程とによって、(製造される集積回路の構造の形成を想定しない)単一の印刷動作において印刷される。
一般的に11で示した上のレベルの領域マスクに対する一般的に4で示すとともに最初のマスクレベルに規定された基準マークの上述した整列は、既知の方法で行われ、したがって、ここでは詳しく説明せず、これに関して、光リソグラフィマシンは、フォトリソグラフィ手順を行うためにウェファのスキャン中に要求される位置決めの度にウェファに形成された基準マーク4の位置を識別するとともにウェファの上に適切に配置されるように構成される。
図5に示す実施の形態において、各整列構造10は、水平面xyにおいて第2の水平方向xに沿って細長い略矩形であり、各整列構造10は、矩形の各隅に配置されるとともに第1の水平方向x及び第2の水平方向yに沿って対で整列された四つの基準マーク4を規定する。
したがって、この場合、整列構造10は、第3の基準マーク4c及び第4の基準マーク4dを規定し、(この場合、第1の基準マーク4a及び第3の基準マーク4cからなる)第1の水平方向xに沿って配置された基準マーク4の第1の対は、第1の領域マスク11aの整列に用いられ、(この場合、第2の基準マーク4b及び第4の基準マーク4dからなる)同一の第1の水平方向xに沿って配置された基準マーク4の第2の対は、第2の領域マスク11bの整列に用いられ、その結果、第1の領域マスク11a及び第2の領域マスク11bは、重ね合わせ領域なしで第2の水平方向yに沿って結合されるとともに整列される。
特に、単一のフォトマスク及び単一のフォトグラフィ工程が、整列構造及び相対的な基準マーク4(特に、少なくとも第1の基準マーク4a及び第2の基準マーク4b)を印刷する光リソグラフィマシンに対して用いられるので、(層間整列による)次のマスクレベルでの第1の領域マスク11aと第2の領域マスク11bの間の上述した整列は、自動的に保証される。したがって、整列測定動作及び補正動作を行う必要がなく、実際には、不整合又は相互の位置決め誤差が、整列構造10の基準マーク4のセットの形成の際に光リソグラフィマシンによって生じない。
したがって、整列構造10は、集積回路の全体のダイスを印刷するためにその後にステッチングされる、表面が光リソグラフィマシンの印刷領域及び領域マスク11の領域より小さい領域に亘って延在し、したがって、光リソグラフィマシンの露出レンズのあり得る歪みによる影響が及ぼされない。
特に、図5に示す実施の形態において、第1の水平方向xに沿った整列構造10のサイズは、印刷領域の対応するサイズに等しく、それに対し、第2の水平方向yに沿った同一の整列構造10のサイズは、同一の印刷領域の対応するサイズより小さい。
図6に示すように、実施の形態の変形において、各整列構造10は、水平面xyにおいて第2の方向yに沿って細長い略矩形を有することができる。
したがって、この場合、整列構造10は、第1の領域マスク11aの整列に用いられる第2の水平方向yに沿って整列した基準マーク4a,4bの第1の対と、第2の領域マスク11bの整列に用いられる同一の第2の水平方向yに沿って整列した基準マーク4c,4dの第2の対と、を規定し、その結果、第1の領域マスク11a及び第2の領域マスク11bは、第1の水平方向xに沿って互いにステッチングされるとともに整列される。
図7は、光リソグラフィマシンの段階的な動きによって整列構造10及び対応する基準マーク4のグリッドが最初のマスクレベルで設けられる半導体材料、例えば、シリコンから構成されるウェファ20を示し、整列構造10は、第1の水平方向に沿って行で整列されるとともに各行に沿って互いに隣接する(第2の方向yに沿って行で整列させるために整列構造10を完全に同等の方法で配置できることは明らかであり、この場合、整列構造10は、図6を参照して上述したように構成される。)。
さらに、光リソグラフィマシンが位置決めされる印刷領域がウェファの上に示される、又は、対応する方法で、フォトグラフィ工程に用いられるとともに整列構造10を介して互いにステッチングされる領域マスク11の位置決めが示される。これらの印刷領域も行列に配置ことができ、したがって、アレイを規定する。
本例において、整列構造10のグリッドは、印刷領域(又は領域マスク11)の2行ごとに整列構造10の行を備え、換言すれば、この場合、整列構造10によって占有される行と整列構造10によって占有されない行とが交互になっている。
次のマスクレベルにおいて、領域マスク11a,11bは、結果的に得られるダイス(図7は、一つのダイス22のみを図式的に示す。)となるものを共同して規定するために対でステッチングされ、したがって、整列構造10によって規定される基準マーク4に対して重なり合う整列を利用する(領域マスク11a,11bの間の完全な整列及びステッチングは測定手順及び補正手順を必要とすることなく保証される。)。
特に、この場合、各整列構造10は、)ウェファ20の上において、ダイス22を形成するために整列構造10によってステッチングされる領域マスク11a,11bの対によって順次とられる位置に対して(第2の水平方向yに沿って中央の位置に位置決めされる。
整列構造10によって更に多くの領域マスク11を互いにステッチングできることは明らかであり、この場合、結果的に得られる集積回路の更に大きいサイズのダイス22でさえも取得する。
概して、示す実施の形態によれば、n−1個の整列構造10を用いることによって、n行及び1列の領域マスク11からなる結果的に得られるダイスを取得することができる。
図8に図式的に示すように、この場合、更に多くの行の整列構造10、必要な場合には、全ての行の整列構造10(同様に、図6を参照して説明した変形の場合には全ての列の整列構造10)がウェファ20の上に存在するように整列構造10のグリッドを配置することができる。
いずれにしても、一般的には、整列構造10によって規定される基準マーク4は、ダイス22に形成される集積回路の構造に干渉しないように、ダイス22の分離のために切断されるウェファ10の刻み線に位置決めされる(図7及び図8は、SLで示した単一の刻み線を例示として示す。)。さらに、基準マーク4は、全ての順次のマスクレベルを整列させることができるようにするために互いに異なるレベルの集積回路に対して行われる互いに異なる工程の間に利用可能な状態のままであるとともに見え続ける。
図9を参照しながら、ここでは10’で示す同一の整列構造を用いて第1の水平方向x及び第2の水平方向yの両方でステッチングを行うことができる本解決の第2の実施の形態を説明する。
この場合も、整列構造10’は、最初のレベルにおいて、適切なフォトマスクによって形成され、11aで示す第1の領域マスクの上のマスクレベルにおける整列のための少なくとも一つの第1の基準マーク4aと、11bで示す第2の領域マスクの上のマスクレベルにおける整列のための少なくとも一つの第2の基準マーク4bと、を備え、上述した第1の領域マスク11a及び第2の領域マスク11bは、互いに重なり合う領域を有することなく第1の結合方向において(本例では、第2の水平方向yに沿って)互いに隣接してウェファ20に配置され、整列構造10’は、11cで示す第3の領域マスクの上のマスクレベルにおける整列のための少なくとも一つの第3の基準マーク4cを更に備え、上述した第1の領域マスク11a及び第3の領域マスク11cは、互いに重なり合う領域を有することなく第2の結合方向において(本例では、第1の水平方向xに沿って)互いに隣接してウェファ20に配置される。
図9に示す実施の形態において、整列構造10’は、11dで示す第4の領域マスクの上のマスクレベルにおける整列のための少なくとも一つの第4の基準マーク4dを更に備え、上述した第2の領域マスク11b及び第4の領域マスク11dは、互いに重なり合う領域を有することなく第2の結合方向において(本例では、第1の水平方向xに沿って)互いに隣接してウェファ20に配置される。
整列構造10’は、水平面xyにおいて略矩形を有し、一般的に4で示す四つの基準マークを規定し、四つの基準マークは、上述した矩形の隅に配置されるとともに第1の水平方向x及び第2の水平方向yに沿って対で整列される。
整列構造10’は、集積回路の全体のダイス22を印刷するために次にステッチングされる光リソグラフィマシンの最大印刷領域及び領域マスク11の領域より著しく小さい領域を有し、したがって、光リソグラフィマシンの露出レンズのあり得る歪みによってほとんど影響が及ぼされない。
特に、図9に示す実施の形態において、第1の水平方向x及び第2の水平方向yに沿った整列構造10’のサイズは、印刷領域の対応するサイズより小さい。
図10は、印刷領域のパターンを有するウェファ20を示し、この場合も、光リソグラフィマシンは、同様な方法で段階的に位置決めされ、領域マスク11のパターンは、光リソグラフィ工程に用いられるとともに整列構造10’によってステッチングされる。
図10は、整列構造10’による印刷領域のステッチングから結果的に得られるダイス22を図式的に示し、この場合、そのうちの四つを示す。
整列構造10’は、ウェファの上で、印刷領域又は同様の領域マスク11の四隅に対応する位置に配置され、したがって、規則的なグリッドを形成する。さらに、同一の整列構造10’は、互いに隣接してステッチングされる第1の領域マスク11a、第2の領域マスク11b、第3の領域マスク11c及び第4の領域マスク11dによってとられる位置に対して中心位置に配置される。
一般的には、整列構造10’によって規定される基準マーク4は、ダイス22に形成される集積回路の構造に干渉しないようにウェファの刻み線SLに配置される。可能である場合には、ダイス22の内側に存在しうる基準マーク4を除去するのが有利である。
図11に示すように、ここで説明する解決によって、互いに異なる領域の印刷領域(同様に、印刷マスク11)を互いにステッチングすることができ、これを、この場合、集積回路を製造するのに用いられる光リソグラフィマシンによって可能にする。
この場合、グリッドの整列構造10’の間隔は規則的ではない(同様な考察を上述した第1の実施の形態の整列構造10に適用することもできる。)。
単なる例示として示す解決では、図11において、結果的に得られるダイス22を取得するためにステッチングされる印刷領域の領域は全て互いに異なる。
第1の水平方向x及び第2の水平方向yに沿った各印刷領域のサイズは、対応する整列構造10’の間のグリッドの間隔によって規定される。
既に詳しく説明したように、同一のフォトリソグラフィ手順及び同一のフォトマスクによって印刷される基準マーク4の次のレベルの領域マスク11の相関整列に対する使用のために、第1の水平方向x及び第2の水平方向yの両方に対する正確なステッチングが存在する(したがって、基準マーク4の位置決めは誤差による悪影響が及ぼされない。)。
この第2の実施の形態によって、ウェファ20から開始する、n×mの印刷領域のステッチングによって形成されるダイスを製造することができる(n及びmは、当然、ウェファ20のサイズに適合する同一の又は互いに異なる任意の数である。)。
これに関して、例示として、図12は、この場合に全てが同一の露出領域を有する合計12個の印刷領域のステッチングを介した4行及び3列の印刷領域からなるダイス22の製造を示す。
ここで説明する解決の利点は、上述した説明から明らかである。
いずれにしても、最初のマスクレベルのステッチングマーク並びに同一のステッチングマークに関連する調整動作及び補正動作を本発明による整列方法によって取り除くことができ、したがって、製造工程を簡単化し、さらに、同一の製造工程の効率を上げることを強調する。
特に、整列方法は、印刷領域の間の重ね合わせ領域の存在を必要とせず、したがって、露出される領域の全体を集積回路の製造に用いることができる。
さらに、印刷領域の間の整列の精度を従来の解決よりも向上させることができる。
ここで説明する解決は、好適にはウェファに印刷される整列構造のグリッドを形成する単一のタイプの整列構造を用いて互いに異なる領域の同一の領域を有することができる、結果的に得られるダイスの製造のための所望の数の印刷領域のステッチングにおいて大きな自由度を保証する。
図13は、上述した整列方法の有利な応用を見つけることができる一般的に30で示す光リソグラフィシステムを図式的に示す。
光リソグラフィシステム30は、半導体材料のウェファ20においてフォトリソグラフィ手順を実行するように設計されるとともに光学投影機、例えば、レーザ投影機33を設けた光リソグラフィマシン32と、フォトリソグラフィ手順を実行するために光学投影機33を制御するように設計されるとともに、特に、プロセッサ及びプロセッサによって実行されるときに上述した整列方法を実行することができる適切なコンピュータ命令を記憶するメモリを備える制御部34と、ウェファ20を支持するように設計された台(carrier)36と、(台36に対して移動させることによって)ウェファ20を移動させるために制御部34によって制御されるとともにウェファ20と光学投影機33の間の適切な相互の位置決めを行う移動部38と、を備える。
最後に、添付した特許請求の範囲で規定した本発明の範囲を越えることなく上述した解決を変更及び変形に適用できることは明らかである。
特に、所望のサイズのダイスを製造するために、本発明による整列方法により互いにステッチングすることができる印刷領域の数は、上述した数と異なることができる。

Claims (19)

  1. 半導体材料のウェファ(20)の集積回路の製造工程のためのフォトマスク整列方法であって、
    最初のレベルにおいて、単一のフォトリソグラフィ工程によって、前記ウェファ(20)の上で、少なくとも第1の基準マーク(4a)及び第2の基準マーク(4b)を有する少なくとも一つの整列構造(10;10’)を規定することと、
    前記最初のレベルより上のレベルにおいて、第1の領域マスク(11a)を、少なくとも前記第1の基準マーク(4a)に対して整列させ、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)と共に用いられる第2の領域マスク(11b)を、少なくとも一つの前記第2の基準マーク(4b)に対して整列させ、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)を、相互の重ね合わせなく第1の結合方向に互いに隣接して前記ウェファ(20)の上に配置することと、
    を備えるフォトマスク整列方法。
  2. 前記ウェファ(20)は、水平面(xy)の主伸長部分を有し、前記整列構造(10;10’)は、前記水平面(xy)において、前記第1の領域マスク(11a)と前記第2の領域マスク(11b)の各々によって規定された印刷領域より小さい伸長領域を有する請求項1に記載のフォトマスク整列方法。
  3. 前記ウェファ(20)は、水平面(xy)の主伸長部分を有し、前記整列構造(10;10’)は、前記水平面(xy)の第1の方向(x)及び第2の方向(y)に沿って前記第1の基準マーク(4a)及び前記第2の基準マーク(4b)と対で整列される第3の基準マーク(4c)及び第4の基準マーク(4d)を更に備え、前記第1の基準マーク(4a)、前記第2の基準マーク(4b)、前記第3の基準マーク(4c)及び前記第4の基準マーク(4d)を、前記単一のフォトリソグラフィ工程によって前記ウェファ(20)に印刷する請求項1又は2に記載のフォトマスク整列方法。
  4. 前記第1の領域マスク(11a)を整列させることは、前記第1の領域マスク(11a)を前記第1の基準マーク(4a)及び前記第3の基準マーク(4c)対して整列させることを備え、前記第2の領域マスク(11b)を整列させることは、前記第2の領域マスク(11b)を前記第2の基準マーク(4b)及び前記第4の基準マーク(4d)対して整列させることを備える請求項3に記載のフォトマスク整列方法。
  5. 基準構造(10)を、前記ウェファ(20)の上において、互いに隣接してステッチングされる前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)によってとられるように設計される位置に対して、前記第1の結合方向に沿って中心位置に配置する請求項4に記載のフォトマスク整列方法。
  6. 基準構造(10)は、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズに等しい前記第1の方向(x)と前記第2の方向(y)のうちの一方に沿ったサイズと、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズより小さい前記第1の方向(x)と前記第2の方向(y)のうちの他方に沿ったサイズと、を有する請求項4又は5に記載のフォトマスク整列方法。
  7. 前記最初のレベルより上のレベルにおいて、第3の領域マスク(11c)を、前記第3の基準マーク(4c)に対して整列させ、前記第1の領域マスク(11a)及び前記第3の領域マスク(11c)を、相互の重ね合わせなく第2の結合方向に互いに隣接して前記ウェファ(20)の上に配置し、前記第3の領域マスク(11c)を、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)と共に用いることを更に備える請求項3に記載のフォトマスク整列方法。
  8. 前記最初のレベルより上のレベルにおいて、第4の領域マスク(11d)を、前記第4の基準マーク(4d)に対して整列させ、前記第2の領域マスク(11b)及び前記第4の領域マスク(11d)を、相互の重ね合わせなく前記第2の結合方向に互いに隣接して前記ウェファ(20)に配置し、前記第4の領域マスク(11d)を、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)、前記第2の領域マスク(11b)及び前記第3の領域マスク(11c)と共に用いることを更に備える請求項7に記載のフォトマスク整列方法。
  9. 基準構造(10’)を、前記ウェファ(20)の上において、互いに隣接してステッチングされる前記第1の領域マスク(11a)、前記第2の領域マスク(11b)、前記第3の領域マスク(11c)及び前記第4の領域マスク(11d)によってとられるように設計される位置に対して、前記第1の領域マスク(11a)、前記第2の領域マスク(11b)、前記第3の領域マスク(11c)及び前記第4の領域マスク(11d)の共通の隅の中心位置に配置する請求項8に記載のフォトマスク整列方法。
  10. 基準構造(10’)は、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズより小さい前記第1の方向(x)と前記第2の方向(y)に沿ったそれぞれのサイズを有する請求項7〜9のいずれか一項に記載のフォトマスク整列方法。
  11. 前記最初のレベルにおいて規定することは、複数の前記整列構造(10;10’)を前記ウェファ(20)の上で規定することを備え、前記整列構造(10;10’)はそれぞれ、前記第1の結合方向及び第2の結合方向に沿って前記ウェファ(20)の上にグリッドで配置される第1の基準マーク(4)及び第2の基準マーク(4)を備え、前記整列構造(10;10’)はそれぞれ、単一のフォトリソグラフィ工程によってそれぞれ規定される請求項1〜10のいずれか一項に記載のフォトマスク整列方法。
  12. 前記第1の結合方向及び前記第2の結合方向に沿った前記整列構造(10;10’)の間の距離は、領域マスク(11a,11b)の対応するサイズを規定する請求項11に記載のフォトマスク整列方法。
  13. 前記領域マスク(11a,11b)のサイズは、互いに異なるとともに前記領域マスク(11a,11b)の一つ以上に対して異なる請求項12に記載のフォトマスク整列方法。
  14. 複数の前記整列構造(10;10’)を前記ウェファ(20)の上で規定することは、単一のマスク及び光リソグラフィマシン(32)による単一のフォトリソグラフィ工程を介して前記整列構造(10;10’)を前記ウェファ(20)の領域に印刷する動作及び前記印刷する動作を繰り返す前に前記ウェファ(20)の互いに異なる領域に前記フォトマスクを整列させるように前記光リソグラフィマシン(32)に対する前記ウェファ(20)の相対位置を変更する動作を繰り返すことを備える請求項11〜13のいずれか一項に記載のフォトマスク整列方法。
  15. 基準マーク(4)の各々は、各々が前記最初のレベルより上のレベルにおけるフォトリソグラフィ工程の下のレベルに対する整列のための複数の基準要素(4’)を備える請求項1〜14のいずれか一項に記載のフォトマスク整列方法。
  16. 少なくとも一つの前記第1の基準マーク(4a)に対して前記第1の領域マスク(11a)を整列させること及び少なくとも一つの前記第2の基準マーク(4b)に対して前記第2の領域マスク(11b)を整列させることは、前記ウェファ(20)における前記第1の領域マスク(11a)及び対応する前記第2の基準マーク(4b)の位置を光学的に検出することと、前記第1の領域マスク及び対応する前記第2の領域マスクを、前記ウェファ(20)における前記第1の領域マスク(11a)及び対応する前記第2の基準マーク(4b)の位置に整列させることと、を備える請求項1〜15のいずれか一項に記載のフォトマスク整列方法。
  17. 半導体材料のウェファ(20)のダイス(22)の集積回路の製造工程であって、請求項1〜16のいずれか一項に記載のフォトマスク整列方法によって少なくとも一つの前記第1の領域マスク(11a)及び少なくとも一つの前記第2の領域マスク(11b)を整列させることを備える集積回路の製造工程。
  18. 前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)のステッチングによって結合的に規定される前記ウェファ(20)の領域の前記集積回路の処理工程を実行することを更に備え、前記処理工程は、前記ウェファ(20)に被覆されたフォトレジスト層の前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)を介した露出と、露出されたフォトレジスト層を介した前記ウェファ(20)の処理と、を有する請求項17に記載の集積回路の製造工程。
  19. 半導体材料のウェファ(20)においてフォトリソグラフィ工程を行うように設計された光リソグラフィマシン(32)を備える光リソグラフィシステム(30)であって、光学投影機(33)と、請求項1〜16のいずれか一項に記載のフォトマスク整列方法によって前記光学投影機(33)を制御するように構成された制御部(34)と、が設けられた光リソグラフィシステム(30)。
JP2020501339A 2017-07-13 2018-07-13 フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 Active JP7249994B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102017000079201 2017-07-13
IT102017000079201A IT201700079201A1 (it) 2017-07-13 2017-07-13 Metodo di allineamento di maschere fotolitografiche e relativo procedimento di fabbricazione di circuiti integrati in una fetta di materiale semiconduttore
PCT/IB2018/055208 WO2019012499A1 (en) 2017-07-13 2018-07-13 METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER

Publications (2)

Publication Number Publication Date
JP2020527254A true JP2020527254A (ja) 2020-09-03
JP7249994B2 JP7249994B2 (ja) 2023-03-31

Family

ID=60202369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501339A Active JP7249994B2 (ja) 2017-07-13 2018-07-13 フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程

Country Status (7)

Country Link
US (1) US10895809B2 (ja)
EP (1) EP3652588B1 (ja)
JP (1) JP7249994B2 (ja)
KR (1) KR102633183B1 (ja)
CN (1) CN110892331B (ja)
IT (1) IT201700079201A1 (ja)
WO (1) WO2019012499A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
KR20220044016A (ko) 2020-09-29 2022-04-06 삼성전자주식회사 극자외선(euv) 포토마스크 및 이를 이용한 반도체 장치 제조 방법
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和***
CN113219799B (zh) * 2021-03-25 2024-03-19 北海惠科半导体科技有限公司 晶圆半导体产品、掩膜版以及光刻机
CN113219797B (zh) * 2021-03-25 2023-11-17 北海惠科半导体科技有限公司 晶圆半导体产品及其制作方法
TWI779874B (zh) * 2021-10-12 2022-10-01 鴻海精密工業股份有限公司 光刻量測機及其操作方法
CN114089608B (zh) * 2021-11-30 2024-01-23 上海华力集成电路制造有限公司 拼接工艺中的修正方法
US20230281779A1 (en) * 2022-03-03 2023-09-07 Kla Corporation Measurement of stitching error using split targets

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229215A (ja) * 2001-01-30 2002-08-14 Nikon Corp 露光方法及び露光装置
JP2003248329A (ja) * 2002-02-26 2003-09-05 Canon Inc 半導体装置及びその製造方法
JP2009003074A (ja) * 2007-06-20 2009-01-08 Mitsubishi Electric Corp 露光方法およびイメージセンサの製造方法
JP2013033870A (ja) * 2011-08-02 2013-02-14 Canon Inc 半導体デバイスおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198310B2 (ja) * 1993-01-06 2001-08-13 株式会社ニコン 露光方法及び装置
JP3617046B2 (ja) * 1995-05-29 2005-02-02 株式会社ニコン 露光方法
JP3706951B2 (ja) * 1995-06-26 2005-10-19 株式会社ニコン 露光装置
US6455211B1 (en) * 1998-02-09 2002-09-24 Canon Kabushiki Kaisha Pattern transfer method and apparatus, and device manufacturing method
JP2003249640A (ja) * 2002-02-22 2003-09-05 Sony Corp 固体撮像素子の製造方法
CN100335974C (zh) * 2002-12-19 2007-09-05 Asml荷兰有限公司 光刻投影掩模和使用该掩模制造器件的方法及制造的器件
US7879514B2 (en) * 2006-08-04 2011-02-01 Asml Netherlands B.V. Lithographic method and patterning device
US8440372B2 (en) * 2011-02-03 2013-05-14 Micrel, Inc. Single field zero mask for increased alignment accuracy in field stitching
US9703214B2 (en) * 2013-07-19 2017-07-11 Canon Kabushiki Kaisha Lithography apparatus, lithography method, and article manufacturing method
JP6271922B2 (ja) * 2013-09-10 2018-01-31 キヤノン株式会社 位置を求める方法、露光方法、露光装置、および物品の製造方法
CN104808451B (zh) * 2015-05-15 2017-07-18 合肥京东方光电科技有限公司 一种对位曝光方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229215A (ja) * 2001-01-30 2002-08-14 Nikon Corp 露光方法及び露光装置
JP2003248329A (ja) * 2002-02-26 2003-09-05 Canon Inc 半導体装置及びその製造方法
JP2009003074A (ja) * 2007-06-20 2009-01-08 Mitsubishi Electric Corp 露光方法およびイメージセンサの製造方法
JP2013033870A (ja) * 2011-08-02 2013-02-14 Canon Inc 半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
KR102633183B1 (ko) 2024-02-01
CN110892331B (zh) 2022-11-01
EP3652588A1 (en) 2020-05-20
US20200166853A1 (en) 2020-05-28
KR20200029008A (ko) 2020-03-17
WO2019012499A8 (en) 2019-04-04
IT201700079201A1 (it) 2019-01-13
US10895809B2 (en) 2021-01-19
CN110892331A (zh) 2020-03-17
JP7249994B2 (ja) 2023-03-31
WO2019012499A1 (en) 2019-01-17
EP3652588B1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
JP2020527254A (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
JP4594280B2 (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JPH11345866A (ja) 半導体デバイスおよび位置合せの方法
JP5792431B2 (ja) 半導体装置の製造方法
JP2006310446A (ja) 半導体装置の製造方法、および露光装置
JP2013033870A (ja) 半導体デバイスおよびその製造方法
TWI704431B (zh) 投影曝光裝置、投影曝光方法、投影曝光控制程式、以及曝光用光罩
TWI428687B (zh) 投影曝光設備之光罩及使用該光罩之曝光方法
JP3461708B2 (ja) アライメントマーク装置
US4397543A (en) Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process
JP2019035874A (ja) 半導体装置の製造方法
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
JP5533204B2 (ja) レチクル、および半導体装置の製造方法
JPH0950950A (ja) 露光方法
JP5288977B2 (ja) 露光装置およびデバイス製造方法
US9915869B1 (en) Single mask set used for interposer fabrication of multiple products
TW200304669A (en) Multi-exposure lithography method and system providing increased overlay accuracy
JP2012114270A (ja) 半導体チップの製造方法
JP4226316B2 (ja) 半導体装置の製造方法
JP2006515078A (ja) 集積回路を製造するためのマスクおよび集積回路を製造する方法
JP2003037038A (ja) 投影露光方法
EP3885832A1 (en) Sensor device
JP2002062635A (ja) レチクル及び半導体装置の製造方法
TW202234167A (zh) 用於製造積體電路之方法及系統
JP2015184526A (ja) フォトマスク及び半導体装置の製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20200225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7249994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150