JP2020527254A - フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 - Google Patents
フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 Download PDFInfo
- Publication number
- JP2020527254A JP2020527254A JP2020501339A JP2020501339A JP2020527254A JP 2020527254 A JP2020527254 A JP 2020527254A JP 2020501339 A JP2020501339 A JP 2020501339A JP 2020501339 A JP2020501339 A JP 2020501339A JP 2020527254 A JP2020527254 A JP 2020527254A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- wafer
- region mask
- reference mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本願は、2017年7月13日に出願された伊国特許出願第102017000079201号明細書からの優先権を主張し、その開示を参照によりここに組み込む。
Claims (19)
- 半導体材料のウェファ(20)の集積回路の製造工程のためのフォトマスク整列方法であって、
最初のレベルにおいて、単一のフォトリソグラフィ工程によって、前記ウェファ(20)の上で、少なくとも第1の基準マーク(4a)及び第2の基準マーク(4b)を有する少なくとも一つの整列構造(10;10’)を規定することと、
前記最初のレベルより上のレベルにおいて、第1の領域マスク(11a)を、少なくとも前記第1の基準マーク(4a)に対して整列させ、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)と共に用いられる第2の領域マスク(11b)を、少なくとも一つの前記第2の基準マーク(4b)に対して整列させ、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)を、相互の重ね合わせなく第1の結合方向に互いに隣接して前記ウェファ(20)の上に配置することと、
を備えるフォトマスク整列方法。 - 前記ウェファ(20)は、水平面(xy)の主伸長部分を有し、前記整列構造(10;10’)は、前記水平面(xy)において、前記第1の領域マスク(11a)と前記第2の領域マスク(11b)の各々によって規定された印刷領域より小さい伸長領域を有する請求項1に記載のフォトマスク整列方法。
- 前記ウェファ(20)は、水平面(xy)の主伸長部分を有し、前記整列構造(10;10’)は、前記水平面(xy)の第1の方向(x)及び第2の方向(y)に沿って前記第1の基準マーク(4a)及び前記第2の基準マーク(4b)と対で整列される第3の基準マーク(4c)及び第4の基準マーク(4d)を更に備え、前記第1の基準マーク(4a)、前記第2の基準マーク(4b)、前記第3の基準マーク(4c)及び前記第4の基準マーク(4d)を、前記単一のフォトリソグラフィ工程によって前記ウェファ(20)に印刷する請求項1又は2に記載のフォトマスク整列方法。
- 前記第1の領域マスク(11a)を整列させることは、前記第1の領域マスク(11a)を前記第1の基準マーク(4a)及び前記第3の基準マーク(4c)対して整列させることを備え、前記第2の領域マスク(11b)を整列させることは、前記第2の領域マスク(11b)を前記第2の基準マーク(4b)及び前記第4の基準マーク(4d)対して整列させることを備える請求項3に記載のフォトマスク整列方法。
- 基準構造(10)を、前記ウェファ(20)の上において、互いに隣接してステッチングされる前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)によってとられるように設計される位置に対して、前記第1の結合方向に沿って中心位置に配置する請求項4に記載のフォトマスク整列方法。
- 基準構造(10)は、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズに等しい前記第1の方向(x)と前記第2の方向(y)のうちの一方に沿ったサイズと、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズより小さい前記第1の方向(x)と前記第2の方向(y)のうちの他方に沿ったサイズと、を有する請求項4又は5に記載のフォトマスク整列方法。
- 前記最初のレベルより上のレベルにおいて、第3の領域マスク(11c)を、前記第3の基準マーク(4c)に対して整列させ、前記第1の領域マスク(11a)及び前記第3の領域マスク(11c)を、相互の重ね合わせなく第2の結合方向に互いに隣接して前記ウェファ(20)の上に配置し、前記第3の領域マスク(11c)を、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)と共に用いることを更に備える請求項3に記載のフォトマスク整列方法。
- 前記最初のレベルより上のレベルにおいて、第4の領域マスク(11d)を、前記第4の基準マーク(4d)に対して整列させ、前記第2の領域マスク(11b)及び前記第4の領域マスク(11d)を、相互の重ね合わせなく前記第2の結合方向に互いに隣接して前記ウェファ(20)に配置し、前記第4の領域マスク(11d)を、前記ウェファ(20)のダイス(22)の各々の内側の前記集積回路のフォトリソグラフィ形成のために前記第1の領域マスク(11a)、前記第2の領域マスク(11b)及び前記第3の領域マスク(11c)と共に用いることを更に備える請求項7に記載のフォトマスク整列方法。
- 基準構造(10’)を、前記ウェファ(20)の上において、互いに隣接してステッチングされる前記第1の領域マスク(11a)、前記第2の領域マスク(11b)、前記第3の領域マスク(11c)及び前記第4の領域マスク(11d)によってとられるように設計される位置に対して、前記第1の領域マスク(11a)、前記第2の領域マスク(11b)、前記第3の領域マスク(11c)及び前記第4の領域マスク(11d)の共通の隅の中心位置に配置する請求項8に記載のフォトマスク整列方法。
- 基準構造(10’)は、前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)の対応するサイズより小さい前記第1の方向(x)と前記第2の方向(y)に沿ったそれぞれのサイズを有する請求項7〜9のいずれか一項に記載のフォトマスク整列方法。
- 前記最初のレベルにおいて規定することは、複数の前記整列構造(10;10’)を前記ウェファ(20)の上で規定することを備え、前記整列構造(10;10’)はそれぞれ、前記第1の結合方向及び第2の結合方向に沿って前記ウェファ(20)の上にグリッドで配置される第1の基準マーク(4)及び第2の基準マーク(4)を備え、前記整列構造(10;10’)はそれぞれ、単一のフォトリソグラフィ工程によってそれぞれ規定される請求項1〜10のいずれか一項に記載のフォトマスク整列方法。
- 前記第1の結合方向及び前記第2の結合方向に沿った前記整列構造(10;10’)の間の距離は、領域マスク(11a,11b)の対応するサイズを規定する請求項11に記載のフォトマスク整列方法。
- 前記領域マスク(11a,11b)のサイズは、互いに異なるとともに前記領域マスク(11a,11b)の一つ以上に対して異なる請求項12に記載のフォトマスク整列方法。
- 複数の前記整列構造(10;10’)を前記ウェファ(20)の上で規定することは、単一のマスク及び光リソグラフィマシン(32)による単一のフォトリソグラフィ工程を介して前記整列構造(10;10’)を前記ウェファ(20)の領域に印刷する動作及び前記印刷する動作を繰り返す前に前記ウェファ(20)の互いに異なる領域に前記フォトマスクを整列させるように前記光リソグラフィマシン(32)に対する前記ウェファ(20)の相対位置を変更する動作を繰り返すことを備える請求項11〜13のいずれか一項に記載のフォトマスク整列方法。
- 基準マーク(4)の各々は、各々が前記最初のレベルより上のレベルにおけるフォトリソグラフィ工程の下のレベルに対する整列のための複数の基準要素(4’)を備える請求項1〜14のいずれか一項に記載のフォトマスク整列方法。
- 少なくとも一つの前記第1の基準マーク(4a)に対して前記第1の領域マスク(11a)を整列させること及び少なくとも一つの前記第2の基準マーク(4b)に対して前記第2の領域マスク(11b)を整列させることは、前記ウェファ(20)における前記第1の領域マスク(11a)及び対応する前記第2の基準マーク(4b)の位置を光学的に検出することと、前記第1の領域マスク及び対応する前記第2の領域マスクを、前記ウェファ(20)における前記第1の領域マスク(11a)及び対応する前記第2の基準マーク(4b)の位置に整列させることと、を備える請求項1〜15のいずれか一項に記載のフォトマスク整列方法。
- 半導体材料のウェファ(20)のダイス(22)の集積回路の製造工程であって、請求項1〜16のいずれか一項に記載のフォトマスク整列方法によって少なくとも一つの前記第1の領域マスク(11a)及び少なくとも一つの前記第2の領域マスク(11b)を整列させることを備える集積回路の製造工程。
- 前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)のステッチングによって結合的に規定される前記ウェファ(20)の領域の前記集積回路の処理工程を実行することを更に備え、前記処理工程は、前記ウェファ(20)に被覆されたフォトレジスト層の前記第1の領域マスク(11a)及び前記第2の領域マスク(11b)を介した露出と、露出されたフォトレジスト層を介した前記ウェファ(20)の処理と、を有する請求項17に記載の集積回路の製造工程。
- 半導体材料のウェファ(20)においてフォトリソグラフィ工程を行うように設計された光リソグラフィマシン(32)を備える光リソグラフィシステム(30)であって、光学投影機(33)と、請求項1〜16のいずれか一項に記載のフォトマスク整列方法によって前記光学投影機(33)を制御するように構成された制御部(34)と、が設けられた光リソグラフィシステム(30)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102017000079201 | 2017-07-13 | ||
IT102017000079201A IT201700079201A1 (it) | 2017-07-13 | 2017-07-13 | Metodo di allineamento di maschere fotolitografiche e relativo procedimento di fabbricazione di circuiti integrati in una fetta di materiale semiconduttore |
PCT/IB2018/055208 WO2019012499A1 (en) | 2017-07-13 | 2018-07-13 | METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020527254A true JP2020527254A (ja) | 2020-09-03 |
JP7249994B2 JP7249994B2 (ja) | 2023-03-31 |
Family
ID=60202369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020501339A Active JP7249994B2 (ja) | 2017-07-13 | 2018-07-13 | フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10895809B2 (ja) |
EP (1) | EP3652588B1 (ja) |
JP (1) | JP7249994B2 (ja) |
KR (1) | KR102633183B1 (ja) |
CN (1) | CN110892331B (ja) |
IT (1) | IT201700079201A1 (ja) |
WO (1) | WO2019012499A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020126211A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Photolithographie-Ausrichtungsprozess für gebondete Wafer |
KR20220044016A (ko) | 2020-09-29 | 2022-04-06 | 삼성전자주식회사 | 극자외선(euv) 포토마스크 및 이를 이용한 반도체 장치 제조 방법 |
CN114695087B (zh) * | 2020-12-30 | 2024-05-24 | 科磊股份有限公司 | 一种制造集成电路的方法和*** |
CN113219799B (zh) * | 2021-03-25 | 2024-03-19 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版以及光刻机 |
CN113219797B (zh) * | 2021-03-25 | 2023-11-17 | 北海惠科半导体科技有限公司 | 晶圆半导体产品及其制作方法 |
TWI779874B (zh) * | 2021-10-12 | 2022-10-01 | 鴻海精密工業股份有限公司 | 光刻量測機及其操作方法 |
CN114089608B (zh) * | 2021-11-30 | 2024-01-23 | 上海华力集成电路制造有限公司 | 拼接工艺中的修正方法 |
US20230281779A1 (en) * | 2022-03-03 | 2023-09-07 | Kla Corporation | Measurement of stitching error using split targets |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002229215A (ja) * | 2001-01-30 | 2002-08-14 | Nikon Corp | 露光方法及び露光装置 |
JP2003248329A (ja) * | 2002-02-26 | 2003-09-05 | Canon Inc | 半導体装置及びその製造方法 |
JP2009003074A (ja) * | 2007-06-20 | 2009-01-08 | Mitsubishi Electric Corp | 露光方法およびイメージセンサの製造方法 |
JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3198310B2 (ja) * | 1993-01-06 | 2001-08-13 | 株式会社ニコン | 露光方法及び装置 |
JP3617046B2 (ja) * | 1995-05-29 | 2005-02-02 | 株式会社ニコン | 露光方法 |
JP3706951B2 (ja) * | 1995-06-26 | 2005-10-19 | 株式会社ニコン | 露光装置 |
US6455211B1 (en) * | 1998-02-09 | 2002-09-24 | Canon Kabushiki Kaisha | Pattern transfer method and apparatus, and device manufacturing method |
JP2003249640A (ja) * | 2002-02-22 | 2003-09-05 | Sony Corp | 固体撮像素子の製造方法 |
CN100335974C (zh) * | 2002-12-19 | 2007-09-05 | Asml荷兰有限公司 | 光刻投影掩模和使用该掩模制造器件的方法及制造的器件 |
US7879514B2 (en) * | 2006-08-04 | 2011-02-01 | Asml Netherlands B.V. | Lithographic method and patterning device |
US8440372B2 (en) * | 2011-02-03 | 2013-05-14 | Micrel, Inc. | Single field zero mask for increased alignment accuracy in field stitching |
US9703214B2 (en) * | 2013-07-19 | 2017-07-11 | Canon Kabushiki Kaisha | Lithography apparatus, lithography method, and article manufacturing method |
JP6271922B2 (ja) * | 2013-09-10 | 2018-01-31 | キヤノン株式会社 | 位置を求める方法、露光方法、露光装置、および物品の製造方法 |
CN104808451B (zh) * | 2015-05-15 | 2017-07-18 | 合肥京东方光电科技有限公司 | 一种对位曝光方法 |
-
2017
- 2017-07-13 IT IT102017000079201A patent/IT201700079201A1/it unknown
-
2018
- 2018-07-13 JP JP2020501339A patent/JP7249994B2/ja active Active
- 2018-07-13 US US16/630,129 patent/US10895809B2/en active Active
- 2018-07-13 EP EP18747019.0A patent/EP3652588B1/en active Active
- 2018-07-13 WO PCT/IB2018/055208 patent/WO2019012499A1/en active Search and Examination
- 2018-07-13 KR KR1020207004215A patent/KR102633183B1/ko active IP Right Grant
- 2018-07-13 CN CN201880046713.8A patent/CN110892331B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002229215A (ja) * | 2001-01-30 | 2002-08-14 | Nikon Corp | 露光方法及び露光装置 |
JP2003248329A (ja) * | 2002-02-26 | 2003-09-05 | Canon Inc | 半導体装置及びその製造方法 |
JP2009003074A (ja) * | 2007-06-20 | 2009-01-08 | Mitsubishi Electric Corp | 露光方法およびイメージセンサの製造方法 |
JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102633183B1 (ko) | 2024-02-01 |
CN110892331B (zh) | 2022-11-01 |
EP3652588A1 (en) | 2020-05-20 |
US20200166853A1 (en) | 2020-05-28 |
KR20200029008A (ko) | 2020-03-17 |
WO2019012499A8 (en) | 2019-04-04 |
IT201700079201A1 (it) | 2019-01-13 |
US10895809B2 (en) | 2021-01-19 |
CN110892331A (zh) | 2020-03-17 |
JP7249994B2 (ja) | 2023-03-31 |
WO2019012499A1 (en) | 2019-01-17 |
EP3652588B1 (en) | 2023-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020527254A (ja) | フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 | |
JP4594280B2 (ja) | 偏向リソグラフィーのためのアライメントマークおよびその検出方法 | |
JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
JP5792431B2 (ja) | 半導体装置の製造方法 | |
JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
JP2013033870A (ja) | 半導体デバイスおよびその製造方法 | |
TWI704431B (zh) | 投影曝光裝置、投影曝光方法、投影曝光控制程式、以及曝光用光罩 | |
TWI428687B (zh) | 投影曝光設備之光罩及使用該光罩之曝光方法 | |
JP3461708B2 (ja) | アライメントマーク装置 | |
US4397543A (en) | Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process | |
JP2019035874A (ja) | 半導体装置の製造方法 | |
JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
JPH0950950A (ja) | 露光方法 | |
JP5288977B2 (ja) | 露光装置およびデバイス製造方法 | |
US9915869B1 (en) | Single mask set used for interposer fabrication of multiple products | |
TW200304669A (en) | Multi-exposure lithography method and system providing increased overlay accuracy | |
JP2012114270A (ja) | 半導体チップの製造方法 | |
JP4226316B2 (ja) | 半導体装置の製造方法 | |
JP2006515078A (ja) | 集積回路を製造するためのマスクおよび集積回路を製造する方法 | |
JP2003037038A (ja) | 投影露光方法 | |
EP3885832A1 (en) | Sensor device | |
JP2002062635A (ja) | レチクル及び半導体装置の製造方法 | |
TW202234167A (zh) | 用於製造積體電路之方法及系統 | |
JP2015184526A (ja) | フォトマスク及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20200225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210705 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20211207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7249994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |