JP2020177393A - 定電流回路及び半導体装置 - Google Patents
定電流回路及び半導体装置 Download PDFInfo
- Publication number
- JP2020177393A JP2020177393A JP2019078441A JP2019078441A JP2020177393A JP 2020177393 A JP2020177393 A JP 2020177393A JP 2019078441 A JP2019078441 A JP 2019078441A JP 2019078441 A JP2019078441 A JP 2019078441A JP 2020177393 A JP2020177393 A JP 2020177393A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- nmos transistor
- resistor
- current circuit
- depletion type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003938 response to stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8236—Combination of enhancement and depletion transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】樹脂パッケージに封止される際の応力に対して、定電流値が容易に管理することが可能な定電流回路及び半導体装置を提供する。【解決手段】ドレインが定電流出力端子に接続されたディプリーション型のNMOSトランジスタと、NMOSトランジスタと接地端子の間に設けられた抵抗素子とを備えた定電流回路であって、ディプリーション型のNMOSトランジスタは、並列に接続され電流方向が90度に配置されたディプリーション型の第1及び第2のNMOSトランジスタで構成し、前記抵抗素子は、電流方向が90度に配置された第1及び第2の抵抗で構成した。【選択図】図1
Description
本発明は、定電流回路及びそれを備えた半導体装置に関する。
従来から、ディプリーション型のMOSトランジスタと直列に抵抗を備え、製造工程でMOSトランジスタの閾値が変動しても安定した定電流が得られる定電流回路が知られている(例えば特許文献1参照)。
しかしながら、従来の定電流回路は、製造工程でのMOSトランジスタの特製バラツキに対しては電流値の精度は管理されるが、樹脂パッケージに封止される際に応力が加わって特性がドリフトすることに対しては考慮されていない。
本発明は、樹脂パッケージに封止される際の応力に対して、定電流の精度を管理することが可能な定電流回路を提供することを目的とする。
本発明は、樹脂パッケージに封止される際の応力に対して、定電流の精度を管理することが可能な定電流回路を提供することを目的とする。
本発明の定電流回路は、ドレインが定電流出力端子に接続されたディプリーション型のNMOSトランジスタと、前記NMOSトランジスタと接地端子の間に設けられた抵抗素子と、を備え、前記ディプリーション型のNMOSトランジスタは、並列に接続され、電流方向が90度に配置されたディプリーション型の第1及び第2のNMOSトランジスタで構成され、前記抵抗素子は、電流方向が90度に配置された第1及び第2の抵抗で構成された、ことを特徴とする。
本発明の定電流回路によれば、ディプリーション型のNMOSトランジスタを並列に接続され、電流方向が90度に配置された2つのディプリーション型のNMOSトランジスタで構成したため、樹脂パッケージに封止される際の応力に対して、定電流値が容易に管理することが可能となる。
以下、図面を参照して、本発明の実施形態について説明する。
図1は、本発明の実施形態の定電流回路の一例を示す回路図である。
定電流回路100は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路100は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
NMOSトランジスタ11とNMOSトランジスタ12は、ドレインが共に電流出力端子2に接続され、ゲートは共に接地端子1に接続され、ソースは共に抵抗21の一端に接続されている。即ち、NMOSトランジスタ11とNMOSトランジスタ12は、電気的に並列に接続されている。抵抗22は、一端が抵抗21の他端に接続され、他端は接地端子1に接続されている。
NMOSトランジスタ11とNMOSトランジスタ12は、半導体基板上に、電流が流れる方向、即ちドレイン−ソース方向が90度に配置されている。同様に、抵抗21と抵抗22は、電流が流れる方向が90度に配置されている。ここで、NMOSトランジスタ11と抵抗21の電流が流れる方向をx方向(第一の方向)、NMOSトランジスタ12と抵抗22の電流が流れる方向をy方向(第二の方向)とする。
上述のように構成された定電流回路100について、樹脂パッケージに封止される際の応力に対する特性の変化について説明する。
樹脂パッケージに封止される半導体チップにおいて、チップ中心部分に加わる応力は、チップ表面をxy平面とすると、x成分応力σxxとy成分応力σyyの和(σxx+σyy:等方性応力)に回路を構成する素子固有のピエゾ係数πを積算した、π(σxx+σyy)が主要なドリフト量となって特性が変化する。
ピエゾ係数πは、厳密には、電流方向と応力ベクトルが平行な場合のπ//と、電流方向と応力ベクトルが垂直な場合のπ⊥に分解して検討する必要がある。
ピエゾ係数πは、厳密には、電流方向と応力ベクトルが平行な場合のπ//と、電流方向と応力ベクトルが垂直な場合のπ⊥に分解して検討する必要がある。
NMOSトランジスタ11と抵抗21の電流が流れる方向がx方向なので、主要なドリフト量はπ//σxx+π⊥σyyである。また、NMOSトランジスタ12と抵抗22の電流が流れる方向がy方向なので、主要なドリフト量はπ⊥σxx+π//σyyである。
従って、NMOSトランジスタ11とNMOSトランジスタ12、及び抵抗21と抵抗22の特性の主要なドリフト量は(π//+π⊥)(σxx+σyy)となって等方性応力に比例する形式となる。
従って、NMOSトランジスタ11とNMOSトランジスタ12、及び抵抗21と抵抗22の特性の主要なドリフト量は(π//+π⊥)(σxx+σyy)となって等方性応力に比例する形式となる。
以上説明したように、定電流回路100は、NMOSトランジスタ11とNMOSトランジスタ12、及び抵抗21と抵抗22を90度に配置することで、x成分応力σxxとy成分応力σyyが各々独立にばらついたときにも、和がばらつかなければ主要なドリフト量は一定となる。このため、応力応答動作を見積もり易いという効果が得られる。
このように、定電流回路100は、構成要素であるトランジスタと抵抗をそれぞれ90°に配置したので、等方性応力に対して比例した定電流を出力することが可能となる。
図2は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路200は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路200は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路100との違いは、抵抗21と抵抗22を電気的に並列に接続されている点である。即ち、並列に接続されたNMOSトランジスタ11とNMOSトランジスタ12、及び抵抗21と抵抗22が、それぞれ90度に配置されている。
図3は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路300は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路200との違いは、NMOSトランジスタ11と抵抗21が直列に接続され、NMOSトランジスタ12と抵抗22が直列に接続されている点である。即ち、直列に接続された電流方向が同じNMOSトランジスタ11と抵抗21、及び直列に接続された電流方向が同じNMOSトランジスタ12と抵抗22が、それぞれ90度に配置されている。
定電流回路300は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路200との違いは、NMOSトランジスタ11と抵抗21が直列に接続され、NMOSトランジスタ12と抵抗22が直列に接続されている点である。即ち、直列に接続された電流方向が同じNMOSトランジスタ11と抵抗21、及び直列に接続された電流方向が同じNMOSトランジスタ12と抵抗22が、それぞれ90度に配置されている。
図4は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路400は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路400は、ディプリーション型のNMOSトランジスタ11と、ディプリーション型のNMOSトランジスタ12と、抵抗21と、抵抗22と、を備える。
定電流回路300との違いは、直列に接続されたNMOSトランジスタと抵抗が、互いの電流方向が異なるように、それぞれ90度に配置されている点である。
図2から図4に示した定電流回路200、300、400は、図1の定電流回路100と同様の効果を得ることが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、ディプリーション型のトランジスタは、ゲートが接地される例を示したが、閾値VTHを上回る基準電圧に接続されても構わない。
例えば、ディプリーション型のトランジスタは、ゲートが接地される例を示したが、閾値VTHを上回る基準電圧に接続されても構わない。
本発明の定電流回路は、例えば、ホール素子を備えた半導体(センサ)装置に使用すると好適である。ホール素子は、等方性応力に比例してその主要特性のドリフト量が決定される。従って、本発明の定電流回路は、樹脂パッケージに封止される際のホール素子の主要特性のドリフトを補正しようとするときに、利用価値が発揮される。
1 接地端子
2 電流出力端子
11、12 ディプリーション型トランジスタ
21、22 抵抗
100、200、300、400 定電流回路
2 電流出力端子
11、12 ディプリーション型トランジスタ
21、22 抵抗
100、200、300、400 定電流回路
Claims (7)
- ドレインが定電流出力端子に接続されたディプリーション型のNMOSトランジスタと、前記NMOSトランジスタと接地端子の間に設けられた抵抗素子と、を備えた定電流回路であって、
前記ディプリーション型のNMOSトランジスタは、並列に接続され、電流方向が90度に配置されたディプリーション型の第1及び第2のNMOSトランジスタで構成され、
前記抵抗素子は、電流方向が90度に配置された第1及び第2の抵抗で構成された、
ことを特徴とする定電流回路。 - 前記第1の抵抗と前記第2の抵抗は、前記第1及び第2のNMOSトランジスタのソースと接地端子の間に直列に接続された、
ことを特徴とする請求項1に記載の定電流回路。 - 前記第1の抵抗と前記第2の抵抗は、前記第1及び第2のNMOSトランジスタのソースと接地端子の間に並列に接続された、
ことを特徴とする請求項1に記載の定電流回路。 - ドレインが定電流出力端子に接続されたディプリーション型のNMOSトランジスタと、前記NMOSトランジスタと接地端子の間に設けられた抵抗素子と、を備えた定電流回路であって、
前記ディプリーション型のNMOSトランジスタは、ゲートが共通に接続され、電流方向が90度に配置されたディプリーション型の第1及び第2のNMOSトランジスタで構成され、
前記抵抗素子は、電流方向が90度に配置された第1及び第2の抵抗で構成され、
前記第1の抵抗は、前記第1のNMOSトランジスタのソースと接地端子の間に接続され、
前記第2の抵抗は、前記第2のNMOSトランジスタのソースと接地端子の間に接続された、
ことを特徴とする定電流回路。 - 前記第1の抵抗は、前記第1のNMOSトランジスタと電流方向が等しく配置され、
前記第2の抵抗は、前記第2のNMOSトランジスタと電流方向が等しく配置された、
ことを特徴とする請求項4に記載の定電流回路。 - 前記第1の抵抗は、前記第1のNMOSトランジスタと電流方向が90度に配置され、
前記第2の抵抗は、前記第2のNMOSトランジスタと電流方向が90度に配置された、
ことを特徴とする請求項4に記載の定電流回路。 - 請求項1から6のいずれかに記載の定電流回路を備えた半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019078441A JP2020177393A (ja) | 2019-04-17 | 2019-04-17 | 定電流回路及び半導体装置 |
TW109111009A TW202041998A (zh) | 2019-04-17 | 2020-03-31 | 定電流電路及半導體裝置 |
US16/838,492 US20200333820A1 (en) | 2019-04-17 | 2020-04-02 | Constant current circuit and semiconductor device |
KR1020200044291A KR20200122238A (ko) | 2019-04-17 | 2020-04-10 | 정전류 회로 및 반도체 장치 |
CN202010304850.6A CN111831049A (zh) | 2019-04-17 | 2020-04-17 | 恒流电路及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019078441A JP2020177393A (ja) | 2019-04-17 | 2019-04-17 | 定電流回路及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020177393A true JP2020177393A (ja) | 2020-10-29 |
Family
ID=72832353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019078441A Pending JP2020177393A (ja) | 2019-04-17 | 2019-04-17 | 定電流回路及び半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200333820A1 (ja) |
JP (1) | JP2020177393A (ja) |
KR (1) | KR20200122238A (ja) |
CN (1) | CN111831049A (ja) |
TW (1) | TW202041998A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000330656A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体集積回路 |
JP2009188223A (ja) * | 2008-02-07 | 2009-08-20 | Seiko Instruments Inc | 半導体装置 |
JP2011035260A (ja) * | 2009-08-04 | 2011-02-17 | Seiko Epson Corp | 半導体装置、電気光学装置、電子機器 |
WO2014126258A1 (ja) * | 2013-02-18 | 2014-08-21 | シチズンホールディングス株式会社 | Led駆動回路 |
JP2018031586A (ja) * | 2016-08-22 | 2018-03-01 | 日立オートモティブシステムズ株式会社 | センサ装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4596959A (en) * | 1984-11-23 | 1986-06-24 | Microwave Technology, Inc. | Series biasing scheme for field effect transistors |
JP3517343B2 (ja) | 1998-01-05 | 2004-04-12 | セイコーインスツルメンツ株式会社 | 自己補正型定電流回路 |
JP4032608B2 (ja) * | 2000-05-11 | 2008-01-16 | 富士電機デバイステクノロジー株式会社 | 基準電圧回路 |
JP4765168B2 (ja) * | 2001-01-16 | 2011-09-07 | 富士電機株式会社 | 基準電圧半導体装置 |
US7980138B2 (en) * | 2007-10-29 | 2011-07-19 | Infineon Technologies Ag | Integrated circuit with stress sensing element |
JP5202980B2 (ja) * | 2008-02-13 | 2013-06-05 | セイコーインスツル株式会社 | 定電流回路 |
US20100194465A1 (en) * | 2009-02-02 | 2010-08-05 | Ali Salih | Temperature compensated current source and method therefor |
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
JP5706653B2 (ja) * | 2010-09-14 | 2015-04-22 | セイコーインスツル株式会社 | 定電流回路 |
US8698229B2 (en) * | 2011-05-31 | 2014-04-15 | Infineon Technologies Austria Ag | Transistor with controllable compensation regions |
CN103515434B (zh) * | 2012-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法、sram存储单元电路 |
JP6205238B2 (ja) * | 2013-10-25 | 2017-09-27 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
JP6370151B2 (ja) * | 2014-07-31 | 2018-08-08 | エイブリック株式会社 | 半導体集積回路装置及びその出力電圧調整方法 |
TWI751335B (zh) * | 2017-06-01 | 2022-01-01 | 日商艾普凌科有限公司 | 參考電壓電路以及半導體裝置 |
-
2019
- 2019-04-17 JP JP2019078441A patent/JP2020177393A/ja active Pending
-
2020
- 2020-03-31 TW TW109111009A patent/TW202041998A/zh unknown
- 2020-04-02 US US16/838,492 patent/US20200333820A1/en not_active Abandoned
- 2020-04-10 KR KR1020200044291A patent/KR20200122238A/ko unknown
- 2020-04-17 CN CN202010304850.6A patent/CN111831049A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000330656A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体集積回路 |
JP2009188223A (ja) * | 2008-02-07 | 2009-08-20 | Seiko Instruments Inc | 半導体装置 |
JP2011035260A (ja) * | 2009-08-04 | 2011-02-17 | Seiko Epson Corp | 半導体装置、電気光学装置、電子機器 |
WO2014126258A1 (ja) * | 2013-02-18 | 2014-08-21 | シチズンホールディングス株式会社 | Led駆動回路 |
JP2018031586A (ja) * | 2016-08-22 | 2018-03-01 | 日立オートモティブシステムズ株式会社 | センサ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200333820A1 (en) | 2020-10-22 |
TW202041998A (zh) | 2020-11-16 |
CN111831049A (zh) | 2020-10-27 |
KR20200122238A (ko) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2788843B2 (ja) | 基準電圧発生器 | |
TWI746823B (zh) | 參考電壓產生裝置 | |
KR20130047658A (ko) | 정전류 회로 및 기준 전압 회로 | |
US7589580B2 (en) | Reference current generating method and current reference circuit | |
US9466986B2 (en) | Current generation circuit | |
JP4703406B2 (ja) | 基準電圧発生回路および半導体集積装置 | |
KR100890849B1 (ko) | 기준전압회로 및 전자기기 | |
JP3680122B2 (ja) | 基準電圧発生回路 | |
US7199647B2 (en) | Constant current circuit | |
JPH0679262B2 (ja) | 参照電圧回路 | |
US7834679B2 (en) | Semiconductor switch | |
JP6270002B2 (ja) | 擬似抵抗回路及び電荷検出回路 | |
JP2000114891A (ja) | 電流源回路 | |
JP2020177393A (ja) | 定電流回路及び半導体装置 | |
JP5945124B2 (ja) | 電源回路 | |
TWI751335B (zh) | 參考電壓電路以及半導體裝置 | |
US20130076331A1 (en) | Voltage reference circuit | |
US6653713B2 (en) | Thin film resistor with stress compensation | |
KR0136371B1 (ko) | 모스(mos) 기술의 집적화 트랜지스터회로 | |
GB2265478A (en) | Reference voltage generating circuit | |
TWI654510B (zh) | 偏壓電路 | |
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
US11216021B2 (en) | Current generation circuit | |
JPH03139873A (ja) | 温度検出回路 | |
CN111147065B (zh) | 信号输出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230620 |