JP3680122B2

JP3680122B2 - 基準電圧発生回路

Info

Publication number: JP3680122B2
Application number: JP2001243808A
Authority: JP
Inventors: 治也森
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-08-10
Filing date: 2001-08-10
Publication date: 2005-08-10
Anticipated expiration: 2021-08-10
Also published as: US6897714B2; US20030030482A1; JP2003058263A

Description

【０００１】
【発明の属する技術分野】
本発明は、高信頼性を有する半導体集積回路に係り、特に実効チャネル長が１μｍ程度若しくはそれ以下のＭＯＳトランジスタを有するサブミクロンＣＭＯＳプロセスを用いたアナログ半導体集積回路及び基準電圧発生回路に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタは、実効チャネル長が１μｍ程度以下になると、ドレイン付近の電界が高くなり、その電界により高速に加速されたキャリア、いわゆるホットキャリアが発生しやすくなる。ホットキャリアはＭＯＳトランジスタのゲート酸化膜に飛び込んでＭＯＳトランジスタの閾値や伝達コンダクタンスを変動させ、また、ドレイン付近の半導体構成原子と衝突して新たにインパクトキャリアを生成し、生成されたインパクトキャリアにより、ドレインから基板へ流れる基板電流が発生する。ホットキャリアはＭＯＳトランジスタのドレイン・ソース間電圧が高く、ゲート・ソース間電圧が１Ｖから２Ｖ程度の中間的な電圧のときに特に発生しやすくなる。
【０００３】
この問題はホットキャリア問題と呼ばれ、半導体集積回路の信頼性を低下させる大きな問題となっている。この問題を克服するため、従来よりサブミクロンＣＭＯＳプロセスでは、製造プロセスの改良や電源電圧の低減によりドレイン付近の電界を緩和する対策が行なわれている。
【０００４】
ＭＯＳトランジスタをスイッチング素子として利用するようなデジタル半導体集積回路に用いる場合には、ＭＯＳトランジスタが完全にオンになっている場合には、ドレイン・ソース電圧が低く、ゲート・ソース間電圧も十分高くなっており、またオフになっている場合には、ドレイン・ソース間電圧は高いが、ゲート・ソース間電圧が十分低いため、ホットキャリアが発生しやすくなる状態はスイッチングの遷移過程のみである。また、ホットキャリアによりＭＯＳトランジスタの閾値電圧や伝達コンダクタンスが若干変動しても、デジタル半導体回路の機能動作には大きな影響を与えない。
【０００５】
よって、前述のホットキャリア対策により実用上必要な信頼性を確保することが可能である。電源電圧の低減は回路の伝播遅延時間を大きくし、動作速度を低下させうるが、実効チャネル長が短くなることによりＭＯＳトランジスタの寄生容量が低減し、伝達コンダクタンスが向上するため、従来よりＭＯＳトランジスタの伝播遅延時間が小さくなり、電源電圧を低減してもデジタル半導体回路の動作速度を維持、若しくは向上させることができる。
【０００６】
しかし、ＭＯＳトランジスタのゲート・ソース間に中間的な電圧をかけ、電流を制御する素子として利用するアナログ半導体集積回路では、特にドレイン・ソース間電圧が高いときホットキャリアが発生しやすくなり、また常にこの状態が持続するため、過度的にしかホットキャリアが発生しないデジタル半導体集積回路の場合に比較して、ホットキャリアの影響が深刻である。
【０００７】
また、アナログ半導体集積回路では広い電源電圧での動作を要求される場合が多く、また回路の構成上電源電圧をあまり低くすることができないため、デジタル半導体集積回路のように電源電圧を下げることが困難である。加えて、デジタル半導体集積回路ではあまり問題にならなかったＭＯＳトランジスタの閾値電圧や伝達コンダクタンスの変動は、アナログ半導体集積回路ではそのまま回路特性の変動につながり、またホットキャリアにより発生した基板電流によりＭＯＳトランジスタのドレイン電流とソース電流が一致せず、回路特性に大きな誤差を発生する（つまり、本来の電流・電圧特性をずらせてしまう）。
【０００８】
上記のように、アナログ半導体集積回路ではホットキャリア問題の影響が大きいため、５Ｖ程度以上の電源電圧が要求される用途では長く微細化が進まず、１μｍ以上の実効チャネル長のトランジスタが用いられてきた。また、１μｍ以下の実効チャネル長のトランジスタを用いたアナログ半導体集積回路では、ドレイン・ソース間電圧があまり高くならないよう、３Ｖ程度の低い電源電圧でしか使用することができず、また前述のように回路構成上電源電圧をあまり低くすることもできないため、動作電源電圧範囲の狭いものしか作ることができなかった。
【０００９】
【発明が解決しようとする課題】
しかし、近年、ロジック半導体集積回路の高速化、低電圧化、低消費電力化に対する要請からＣＭＯＳ半導体製造プロセスの製造設備は実効チャネル長が１μｍ以下のものに急速に移行しており、１μｍ以上の実効チャネル長のアナログ半導体集積回路の製造が難しくなってきた。また、アナログ・デジタル混成半導体集積回路に対する要請から、ロジック半導体集積回路とアナログ半導体集積回路を同一基板上に混成する必要性が高まってきている。
【００１０】
本発明はこのような点に鑑みなされたものであって、１μｍ以下の実効チャンネル長の製造プロセスを用いて広い動作電源電圧で使用した場合にもホットキャリア問題を発生させないようにしたアナログ半導体集積回路から成る基準電圧発生回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
まず、本発明の根底となる回路の理論から述べる。ただし、以下の説明でＭＯＳトランジスタについて命名している第１、第２・・・等の表記は特許請求の範囲で表記しているものとは必ずしも一致していない。一般に、同一のＣＭＯＳ半導体製造プロセスで作られたＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタを比較した場合、ホットキャリアによるデバイス特性の変動、および基板電流の大きさは、ＰチャンネルＭＯＳトランジスタの方がＮチャンネルＭＯＳトランジスタより二桁程度少ない。これは、ＰチャンネルＭＯＳトランジスタでは、ＮチャンネルＭＯＳトランジスタに比べてインパクトキャリアが発生しにくく、またソース・ドレイン領域の不純物プロファイルが緩やかでドレイン近傍の電界が低いためである。
【００１２】
本発明では、この点に着目し、上記問題を解決するため、図１に示すように、Ｎチャンネル型の第１ＭＯＳトランジスタ１のドレインを出力とするトランジスタ回路２に対し、上記トランジスタ回路２の出力端３にドレインが接続され、第１の端子４にソースが接続されたＰチャンネル型の第２ＭＯＳトランジスタ５と、演算増幅器６とを備え、この演算増幅器６の非反転入力端子（＋）を前記トランジスタ回路２の出力端３に接続し、反転入力端子（−）に第１の電圧Ｅ₁を与え、演算増幅器６の出力を第２のＭＯＳトランジスタ５のゲートに接続した構成を採っている。図中、Ｄはトランジスタのドレインを、Ｓはソースを示している。
【００１３】
このような構成によると、演算増幅器６が非反転入力と反転入力（即ち第１の電圧Ｅ₁）との差の電圧を増幅して出力するため、例えば第１のＭＯＳトランジスタ１のドレインの電圧が第１の電圧Ｅ₁より低ければ、演算増幅器６の出力、すなわち第２のＭＯＳトランジスタ５のゲートの電圧が低下し、第２のＭＯＳトランジスタ５のドレインの電流が増加して第１のＭＯＳトランジスタ１のドレインの電圧を上昇させる。また、逆に、第１のＭＯＳトランジスタ１のドレインの電圧が第１の電圧Ｅ₁より高ければ、第２のＭＯＳトランジスタ５のゲート電圧が上昇し、第２のＭＯＳトランジスタ５のドレイン電流が減少して第１のＭＯＳトランジスタ１のドレインの電圧を降下させる。
【００１４】
このようにして、第１のＭＯＳトランジスタ１のドレインの電圧は第１の電圧Ｅ₁と等しい電圧に制御される。通常、第１のＭＯＳトランジスタ１のゲートには１Ｖから２Ｖ程度の中間的な電圧がかけられているが、第１の電圧Ｅ₁を、第１のＭＯＳトランジスタ１のドレイン・ソース間電圧が十分低くなるように設定すれば、第１の端子の電圧が上昇しても、第１のＭＯＳトランジスタ１がホットキヤリア問題を起こさないようにすることができる。
【００１５】
もし、このような本発明の回路構成をとらずに、第８図のように、第１のＭＯＳトランジスタ１のドレインを直接第１の端子４に接続した場合には、第１の端子４の電圧を高くすると、第１のＭＯＳトランジスタ１は、ドレイン・ソース間電圧が高く、ゲート・ソース間電圧が中間的な電圧になる状態になり、ホットキャリア問題により特性が劣化し、信頼性が低下する。これに対し、本発明の構成をとれば、信頼性の低下を回避できる。
【００１６】
尚、本発明において、第２のＭＯＳトランジスタ５がＰチャンネルＭＯＳトランジスタで構成されていることは重要である。なぜなら、前述のようにホットキャリアによるデバイス特性の変動、及び基板電流の大きさが、ＰチャンネルＭＯＳトランジスタの方がＮチャンネルＭＯＳトランジスタより二桁程度少ないため、第１の端子４の電圧が上昇して、第２のＭＯＳトランジスタ５のドレイン・ソース間電圧が上昇しても、ホットキャリアの影響は軽微であり、その影響を無視することができるからである。もし、第２のＭＯＳトランジスタ５をＮチャンネルＭＯＳトランジスタで構成した場合、第１のＭＯＳトランジスタ１はホットキャリア問題を回避できるが、第２のＭＯＳトランジスタ５がホットキャリア問題を起こしてしまうことになる。
【００１７】
【発明の実施の形態】
特許請求の範囲で特定されている本発明に係る実施形態は図６、図７に示されているが、分かり易くするため図１〜図５も参考例として挙げて順次説明していく。ただし、図１については、先に説明したので、以下においては、図２〜図７について説明する。
【００１８】
なお、図中に示されたカレントミラー回路は典型的な一例であり、一般には他にも様々な回路構成のカレントミラー回路が広く使われているが、本発明はそれらのカレントミラー回路にも同様に応用できることはいうまでもない。図２において、カレントミラー回路を構成するＮチャンネルのＭＯＳトランジスタ１ａ、１ｂは、一般に実効チャネル長が互いに等しく、実効チャネル幅の比が必要とする電流比になるように設計される。このカレントミラー回路では、電流入力端１１の電圧は、ＭＯＳトランジスタ１ａのゲート・ソース間電圧と等しく、通常１Ｖから２Ｖ程度の電圧である。
【００１９】
それに対し電流出力端１２の電圧は様々であり、例えば５Ｖ程度の電圧がかけられる場合もある。通常、実効チャネル長１um以下の半導体製造プロセスでは、このような条件ではＭＯＳトランジスタ１ｂは、ゲート・ソース間に１Ｖから２Ｖ程度の電圧がかかり、ドレイン・ソース間に５Ｖ程度の電圧がかかってホットキャリアが発生する。その結果、ＭＯＳトランジスタ１ｂのドレインから基板に向かって発生した基板電流により、ＭＯＳトランジスタ１ｂのドレイン電流が増加し、設計した電流比よりもカレントミラー回路の電流比が大きくなってしまう。
【００２０】
また、トランジスタ１ａ、１ｂの閾値電圧や伝達コンダクタンスが通電時間の経過と共に変動し、設計した電流比が通電時間の経過と共に変化するという問題が発生する。それに対し、本発明のような構成をとれば、端子４の電圧が高くなっても、トランジスタ１ｂのドレイン電圧を第１の電圧Ｅ₁で定めた値に引き込み且つその電圧Ｅ₁に保つことができるので、上記のような問題が発生しない。
【００２１】
次に図３に示す回路は、図２の回路に比し、演算増幅器６の反転入力端子（−）がトランジスタ回路（カレントミラー回路）２の入力端子１１に接続されている点だけであり、他は図２と同一である。上述した図２のトランジスタ回路２に示すようなカレントミラー回路では、電流比は、電流入力端１１の電圧と電流出力端１２の電圧の関係によっても影響を受ける。
【００２２】
これは、ＭＯＳトランジスタの伝達コンダクタンスがゲート・ソース間電圧のみならず、ドレイン・ソース間電圧の関数でもあるためで、図２のカレントミラー回路の電流比が、正確に設計した電流比と一致するのは、電流入力端１１の電圧と電流出力端１２の電圧が等しいときのみである。通常、電流入力端１１の電圧は１Vから２V程度でほぼ一定であるが、電流出力端１２の電圧は負荷により様々に変化するため、上記の条件を常に満足することは不可能である。
【００２３】
しかし、図３の構成によれば、電流出力端１２の電圧は第１の電圧Ｅ₁により、ＭＯＳトランジスタ１ｂがホットキャリア問題を発生しない範囲で自由に設定することができるのは勿論のこと、演算増幅器６の反転入力端子（−）をカレントミラー回路の電流入力端１１に接続することにより第１の電圧Ｅ₁がカレントミラー回路の電流入力端１１の電圧と等しくなるので、端子１１と端子１２の電圧を等しくでき、カレントミラー回路の電流比を第１の端子４の電圧の如何によらず正確に設計した電流比にすることができる。
【００２４】
この構成は、トランジスタ回路２がカレントミラー回路である場合に限らず、例えば、図４に示す実施形態のように電流入力端１１に流れる電流がある特定の値の場合に、電流入力端１１の電流と電流出力端１２の電流の比が一定値となるようなトランジスタ回路２にも応用可能である。この図４において、トランジスタ１ａのソースとグランド間に１個のダイオードから成るダイオード回路Ａ₁が接続され、トランジスタ回路１ｂのソースとグランド間に抵抗Ｒ１を介して複数の並列ダイオードから成るダイオード回路Ａ₂が接続されている。尚、この図４の回路は、後述する図６に示すバンドギャップ基準電圧発生回路に適用されている。
【００２５】
上述した図３の回路について、さらに考えると、図３の回路構成により、前述のように電流入力端１１に流れる電流と第１の端子４に流れる電流（これは電流出力端１２に流れる電流と等しい）との比を、第１の端子４の電圧によらず一定値にすることができるが、電流入力端１１の電圧と第１の端子４の電圧は異なっている。しかし、例えば後述するバンドギャップ基準電圧発生回路のように、両電圧を等しくしたい用途が存在する。
【００２６】
この場合には、図５に示すように、図３の回路の入力側に更にＰチャンネルＭＯＳトランジスタ７を接続するとよい。即ち、電流入力端１１にドレインを接続し、ソースを第２の端子８に接続し、ゲートを第２のＭＯＳトランジスタ５のゲートに接続したＰチャンネル型の第３のＭＯＳトランジスタ７を追加し、この第３のＭＯＳトランジスタ７と第２のＭＯＳトランジスタ５の実効チャネル長を等しくし、実効チャネル幅の比が、カレントミラー回路の電流比と等しくなるようにする。
【００２７】
それによって第３のＭＯＳトランジスタ７と第２のＭＯＳトランジスタ５のゲート・ソース間電圧が等しくなり、第２の端子８に流れる電流（これは電流入力端１１に流れる電流と等しい）と第１の端子４に流れる電流(これは電流出力端１２に流れる電流と等しい)との比を、第１の端子４の電圧によらず一定値にすることができる。且つその際の第２の端子８の電圧を、第１の端子４の電圧と等しくすることができる。なお、図５の回路構成は、図中のトランジスタ回路２を図４のトランジスタ回路２と置き換えても同様に有効である。
【００２８】
図６は図５の回路において、トランジスタ回路２を図４のトランジスタ回路２に置き換えるとともに、第１の端子４と第２の端子８にＰチャンネルＭＯＳトランジスタＱ１、Ｑ２を有するカレントミラー回路９を接続している。このカレントミラー回路９のトランジスタＱ１のソースは電圧Ｖ_CCの電源ライン１３に接続され、ドレインとゲートが第１端子４に接続されている。また、トランジスタＱ２はソースが電源ライン１３に接続され、ゲートが第１端子４に接続され、ドレインが第２端子８に接続されている。
【００２９】
カレントミラー回路９は更に、ＰチャンネルのＭＯＳトランジスタＱ３を有しており、このトランジスタＱ３のソースは電源ライン１３に接続され、ゲートは第１端子４に接続され、ドレインは第３端子１０に接続されている。第３端子１０には、ＰチャンネルＭＯＳトランジスタ１４のソースが接続されている。ＰチャンネルＭＯＳトランジスタ１４のゲートは演算増幅器６の出力端子に接続され、ドレインはＶＢＧ端子１５に接続されている。ＶＢＧ（Voltage Band Gap）端子１５とトランジスタ１４のドレインには基準電圧取り出し回路１６が接続されている。
【００３０】
この回路１６は抵抗Ｒ２とダイード１７とからなっており、ダイオード１７のカソードがグランドに接続される。ＶＢＧ端子１５からは、一定の電圧を基準電圧として得ることができる。このように、図６は基準電圧取り出し回路１６を組み合わせて構成したバンドギャップ基準電圧発生回路の例である。
【００３１】
この回路は、トランジスタ回路２の電流入力端１１を流れる電流Ｉが抵抗Ｒ₁とダイオードＡ₁、Ａ₂の面積比Ｎにより決定される特定の値、
Ｉ＝（ｋ×ｔ×ｌｎ（ｎ））／（ｑ×Ｒ）・・・・（１）
である場合（但し、上式でｋはボルツマン定数、ｔは絶対温度、ｑは素電荷）に、電流入力端の電流と電流出力端の電流が等しくなり、Ｐチャンネルカレントミラー回路９の電流比と釣り合うことを利用し、電源電圧Ｖ_CCが変化してもほとんど変化しない一定の電圧をVBG端子１５に得ることができるものである。
【００３２】
Ｒ₁とＲ₂の比を適切に設定することにより、（１）式の正の温度係数をダイオードの順方向電圧降下の負の温度係数で相殺して、VBG端子１５の温度依存性をほとんど零にすることが可能である。また、この回路に適用されている本発明の効果により、電源電圧Ｖ_CCが大きく変化しても、トランジスタ回路２を構成しているＮチャンネルＭＯＳトランジスタ１ａ、１ｂはホットキャリア問題を発生せず、またトランジスタ回路２の電流入力端１１の電圧と電流出力端１２の電圧、およびＰチャンネルカレントミラー回路９の電流入力端に相当する第１の端子４、および電流出力端に相当する第２、第３の端子８、１０の電圧を等しくすることができるため、電源電圧Ｖ_CCが変化してもＶＢＧ電圧がほとんど変化せず、かつ通電時間が長時間経過しても変動しない、信頼性の高い基準電圧回路を構成することができる。なお、この回路では実際には、この基準電圧回路には電源投入時に回路を起動させる起動回路が必要である。
【００３３】
図７の実施形態は、図６の回路において演算増幅器を実際の回路例で置き換えるとともに、起動回路２０を付加した、より具体的な実施形態である。図７において、演算増幅器６は定電流源用のＰチャンネル型ＭＯＳトランジスタＱ₄と、差動増幅器用のＰチャンネル型ＭＯＳトランジスタＱ₅、Ｑ₆と、カレントミラー回路用のＮチャンネル型ＭＯＳトランジスタＱ₇、Ｑ₈と、直列に接続されたＭＯＳトランジスタＱ₉、Ｑ₁₀、Ｑ₁₁とから成っている。一方、起動回路２０はＰチャンネル型のＭＯＳトランジスタＱ１２とＱ１３とから成っている。
【００３４】
今、電源がオンされると、起動パルス発生回路（図示せず）から負極性の起動パルスＰが端子２１に印加され、トランジスタＱ１２、Ｑ１３がオンする。そして、トランジスタＱ１２のドレイン出力によってトランジスタＱ１１がオンし、それに伴いトランジスタ５、７、１４がオンする。一方、トランジスタＱ１３のドレイン出力によってトランジスタ１ａ、１ｂがオンになり、図６に相当する部分が起動する。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、１μｍ以下の実効チャンネル長の製造プロセスを用いて製造しても、広い動作電源電圧範囲で使用でき、ホットキャリア問題を発生しない、高信頼性を有するアナログ半導体集積回路より成る基準電圧発生回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の基本的な構成例で且つ第１の実施形態を示す図。
【図２】本発明の第２の実施形態を示す図。
【図３】本発明の第３の実施形態を示す図。
【図４】本発明の第４の実施形態を示す図。
【図５】本発明の第５の実施形態を示す図。
【図６】本発明の第６の実施形態を示す図。
【図７】本発明の第７の実施形態を示す図。
【図８】従来の構成例を示す図。
【符号の説明】
１第１ＭＯＳトランジスタ
２トランジスタ回路
３出力端
４第１の端子
５第２ＭＯＳトランジスタ
６演算増幅器

Claims

カレントミラー接続された第１、第２ＭＯＳトランジスタを有するとともに、その出力側の第２ＭＯＳトランジスタのドレインを電流出力端とする一方、ソースに抵抗を介して複数のダイオードを並列に接続し、入力側の第１ＭＯＳトランジスタのドレイン及びゲートを電流入力端とする第１回路と、
第１、第２、第３の端子と、
前記電流出力端にドレインが接続され、ソースが前記第１の端子に接続されたＰチャンネル型の第３ＭＯＳトランジスタと、
前記電流入力端にドレインが接続され、ソースが前記第２の端子に接続されたＰチャンナネル型の第４ＭＯＳトランジスタと、
第１の入力端子が前記電流出力端に接続され、第２の入力端子が前記電流入力端に接続され、出力端子が前記第３、第４ＭＯＳトランジスタのゲートに接続されていて前記電流出力端の電圧を前記電流入力端の電圧と等しくするように動作する演算増幅器と、
第３の端子にソースが接続され、ゲートが前記第３、第４ＭＯＳトランジスタのゲートに接続されたＰチャンネル型の第５ＭＯＳトランジスタと、
前記第５ＭＯＳトランジスタのドレインに接続された電圧取り出し回路と、
前記第５ＭＯＳトランジスタと前記電圧取り出し回路との接続ノードに接続された基準電圧取り出し用の端子と、
ソースが電源ラインに接続されたＰチャンネル型の第６、第７、第８ＭＯＳトランジスタからなるカレントミラー回路と、
を設け、上記第１の端子を第６ＭＯＳトランジスタのドレインとゲート及び第７、第８ＭＯＳトランジスタのゲートに接続し、第２端子を第７ＭＯＳトランジスタのドレインに接続し、第３端子を第８ＭＯＳトランジスタのドレインに接続したことを特徴とする基準電圧発生回路。
さらに、起動回路を設けて前記電流入力端及び第３ＭＯＳトランジスタのゲートに起動電流を与えるようにしたことを特徴とする請求項１に記載の基準電圧発生回路。