JP2020092134A - 基板の製造方法、電力用半導体装置の製造方法、および基板 - Google Patents
基板の製造方法、電力用半導体装置の製造方法、および基板 Download PDFInfo
- Publication number
- JP2020092134A JP2020092134A JP2018227094A JP2018227094A JP2020092134A JP 2020092134 A JP2020092134 A JP 2020092134A JP 2018227094 A JP2018227094 A JP 2018227094A JP 2018227094 A JP2018227094 A JP 2018227094A JP 2020092134 A JP2020092134 A JP 2020092134A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate
- metal circuit
- mounting surface
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】金属回路板の実装面に接合された電子部品の接合信頼性を高めることができる基板を提供する。【解決手段】基板10の製造方法は、第1の面F1と第1の面F1と反対の第2の面F2とを有するセラミック板11と、セラミック板11の第1の面F1上に設けられた金属放熱板12と、セラミック板11の第2の面F2上に設けられ、電子部品30が実装されることになる実装面MSを有する金属回路板13と、を有する基板10に関するものである。基板10の製造方法は、以下の工程を有している。金属回路板13が形成される。金属回路板13の実装面MSへショットピーニング加工が施される。【選択図】図1
Description
本発明は、基板の製造方法、電力用半導体装置の製造方法、および基板に関し、特に、金属回路板を有する基板の製造方法、電力用半導体装置の製造方法、および金属回路板を有する基板に関するものである。
特開2006−332084号公報(特許文献1)に開示されたパワーモジュールは、金属ベース板と、はんだ層と、基板と、はんだ層と、半導体チップとが順に積層された構造を有している。基板は、金属放熱板と、セラミック板と、金属回路板とを有している。金属放熱板および金属回路板は、セラミック板の下面および上面のそれぞれに直接接合されている。半導体チップは、はんだ層を介して金属回路板に接合されている。金属ベース板は、はんだ層を介して金属放熱板に接合されている。金属ベース板は、半導体チップで発生した熱を放散する。
なお上記公報によれば、金属ベース板の上面と基板とをはんだ付けした後に、金属ベース板の下面に対してショットピーニング処理が施される。これにより、基板と金属ベース板とをはんだ付けした際に生じた、金属ベース板の下面の凹状の反りが解消される、と、上記公報によれば主張されている。
基板に実装された電子部品がその動作時に多量の熱を発する場合、動作が長期にわたって繰り返されることによって、基板は多数回のヒートサイクルにさらされる。特に、電子部品としての電力用半導体素子は多量の熱を発しやすい。このヒートサイクルに起因して、基板の金属回路板に接合された電子部品の接合信頼性が低下することがある。
本発明は以上のような課題を解決するためになされたものであり、その一の目的は、金属回路板の実装面に接合された電子部品の接合信頼性を高めることができる基板を提供することである。
本発明の基板の製造方法は、第1の面と第1の面と反対の第2の面とを有するセラミック板と、セラミック板の第1の面上に設けられた金属放熱板と、セラミック板の第2の面上に設けられ、電子部品が実装されることになる実装面を有する金属回路板と、を有する基板に関するものである。基板の製造方法は、以下の工程を有している。金属回路板が形成される。金属回路板の実装面へショットピーニング加工が施される。
本発明によれば、金属回路板の実装面へショットピーニング加工が施される。これにより、ヒートサイクルに起因しての実装面の微細形状の変化が抑えられる。よって、金属回路板の実装面に接合された電子部品の接合信頼性を高めることができる。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
<実施の形態1>
(電力用半導体装置の構成)
図1は、本実施の形態1におけるパワーモジュール90(電力用半導体装置)の構成を概略的に示す断面図である。パワーモジュール90は、基板10と、基板10に実装された電力用半導体素子30(電子部品)とを有している。基板10は、放熱面RSと、放熱面RSと反対の実装面MSとを有している。電力用半導体素子30は基板10の実装面MS上に、導電性を有する接合材31を介して接合されている。接合材31は、例えば、はんだ層である。電力用半導体素子30は、例えば、MOSFET(金属・酸化物・半導体・電界効果トランジスタ:Metal−Oxide−Semiconductor Field−Effect Transistor)もしくはIGBT(絶縁ゲートバイポーラトランジスタ:Insulated−Gate Bipolar Transistor)などのスイッチング素子、または、ショットキーバリアダイオードもしくはPiNダイオードなどのダイオードである。
(電力用半導体装置の構成)
図1は、本実施の形態1におけるパワーモジュール90(電力用半導体装置)の構成を概略的に示す断面図である。パワーモジュール90は、基板10と、基板10に実装された電力用半導体素子30(電子部品)とを有している。基板10は、放熱面RSと、放熱面RSと反対の実装面MSとを有している。電力用半導体素子30は基板10の実装面MS上に、導電性を有する接合材31を介して接合されている。接合材31は、例えば、はんだ層である。電力用半導体素子30は、例えば、MOSFET(金属・酸化物・半導体・電界効果トランジスタ:Metal−Oxide−Semiconductor Field−Effect Transistor)もしくはIGBT(絶縁ゲートバイポーラトランジスタ:Insulated−Gate Bipolar Transistor)などのスイッチング素子、または、ショットキーバリアダイオードもしくはPiNダイオードなどのダイオードである。
パワーモジュール90はさらに、基板10の放熱面RS上に接合されたベース板20を有していてよい。ベース板20は基板10に接合材21を介して接合されていてよい。接合材21は、例えば、はんだ層である。ベース板20は、電力用半導体素子30からの熱を放散させるためのものである。
パワーモジュールはさらに、基板10の周囲を囲むケース50を有していてよい。ケース50は樹脂からなることが好ましい。ケース50内に、電力用半導体素子30を封止する封止材(図示せず)が設けられていてよい。ケース50はベース板20に取り付けられていてよく、例えば接着剤51によって取り付けられていてよい。
パワーモジュール90はさらに、基板10の実装面MSおよび電力用半導体素子30の少なくともいずれかに接続された外部接続端子40を有していてよい。この接続のために接合材41が用いられてよく、接合材41は、例えば、はんだ層である。パワーモジュール90はさらに、電力用半導体素子30と、パワーモジュール90中の他の箇所(図1においては、基板10の実装面MS)とを互いに接続するボンディングワイヤ32を有していてよい。
(基板の構成)
図2は、基板10(図1)の構成を概略的に示す断面図である。基板10は、電力用半導体素子30(図1)が実装されることになる実装面MSと、実装面MSと反対の放熱面RSとを有している。基板10は、セラミック板11と、金属放熱板12と、金属回路板13とを有している。セラミック板11は、下面F1(第1の面)と、上面F2(第1の面と反対の第2の面)とを有している。金属放熱板12はセラミック板11の下面F1上に設けられている。金属回路板13はセラミック板11の上面F2上に設けられている。
図2は、基板10(図1)の構成を概略的に示す断面図である。基板10は、電力用半導体素子30(図1)が実装されることになる実装面MSと、実装面MSと反対の放熱面RSとを有している。基板10は、セラミック板11と、金属放熱板12と、金属回路板13とを有している。セラミック板11は、下面F1(第1の面)と、上面F2(第1の面と反対の第2の面)とを有している。金属放熱板12はセラミック板11の下面F1上に設けられている。金属回路板13はセラミック板11の上面F2上に設けられている。
金属回路板13は、回路パターンを有しており、その目的で、互いに離れた複数の部分から構成されていてよい。金属放熱板12は、回路パターンを有している必要はなく、単純な1つの形状(典型的には、略矩形形状)から構成されていてよい。金属回路板13の面積は、通常、金属放熱板12の面積よりも小さい。セラミック板11は、例えば、アルミナ、窒化ケイ素、または窒化アルミニウムからなる。金属放熱板12および金属回路板13は、例えば、銅または銅合金からなる。金属放熱板12および金属回路板13の各々の厚みは、例えば、0.4mm以上1mm以下である。
図3は、図2の部分拡大図である。金属回路板13は、加工硬化層13bを有しており、好ましくは非加工硬化層13aも有している。加工硬化層13bは、非加工硬化層13aによってセラミック板11から隔てられていることが好ましい。金属回路板13は、加工硬化層13bがなす実装面MSを有している。
なお、加工硬化層とは、加工硬化が施された結晶体からなる層である。加工硬化とは、結晶体に塑性変形を与えることによって、さらなる塑性変形に対する抵抗力が増大する現象である。非加工硬化層は、実質的に加工硬化が施されていない結晶体からなる層である。加工硬化層は非加工硬化層よりも硬い。本実施の形態においては、ショットピーニングによる塑性変形によって加工硬化層が形成されている。
(製造方法)
図4は、本実施の形態1における基板10の製造方法を概略的に示すフローチャートである。図5〜図7は、基板10の製造方法の一工程を概略的に示す断面図である。
図4は、本実施の形態1における基板10の製造方法を概略的に示すフローチャートである。図5〜図7は、基板10の製造方法の一工程を概略的に示す断面図である。
図5を参照して、ステップS10(図4)にて、セラミック板11の上面F2上に金属回路板13が、例えば、鋳造または直接接合によって形成される。またセラミック板11の下面F1上に金属放熱板12が、例えば、鋳造または直接接合によって形成される。
図6を参照して、次に、ステップS20(図4)にて、金属回路板13の実装面MSへショットピーニング加工が施される。ショットピーニングは、小粒子を金属表面へ強く吹きつけることによって金属表面を冷間加工し、これにより金属表面を硬化させる処理法のことである。例えば、ガラスからなる粒径数百μmの小粒子71が、圧力0.3MPa程度で、30秒〜60秒程度、エアノズル70から吹きつけられる。なお、小粒子71として、ガラス以外の材料が用いられてもよく、例えば鉄系材料が用いられてもよい。また、エアノズル70以外のショットピーニング装置が用いられてもよく、例えば、インペラが用いられてもよい。小粒子71の投射角度は適宜最適化されてよい。ショットピーニング加工後、金属回路板13上に残留した小粒子71が、例えばエアブローによって除去される。
上述したショットピーニング加工によって、金属回路板13の実装面MS側の部分に加工硬化層13bが形成される。好ましくは、金属回路板13の加工硬化層13bとセラミック板11との間に、金属回路板13に対してショットピーニング加工が実質的に施されなかった部分である非加工硬化層13aが設けられる。加工硬化層13bの厚みは、ショットピーニングによる効果を確実に得るために、10μm以上であることが好ましい。加工硬化層13bの厚みは、セラミック板11へのダメージの抑制、または基板10の反りの抑制のために、金属回路板13の厚みの3/4以下であることが好ましく、半分以下であることがより好ましい。
本実施の形態においては、金属回路板13の実装面MSへショットピーニング加工を施す工程は、セラミック板11上に配置された金属回路板13へショットピーニング加工を施すことによって行われる。変形例として、ショットピーニング加工が予め施された金属回路板13がセラミック板11上に接合されてもよい。
次に、ステップS30(図4)にて、金属回路板13の実装面MSが平滑化される。これにより、実装面MSの表面粗さRaが低減される。
図7を参照して、次に、ステップS40(図4)にて、金属回路板13がパターニングされる。具体的には、まず、金属回路板13上に、開口OPを有するエッチングマスク13Mが形成される。言い換えれば、パターンを有するエッチングマスク13Mが形成される。次に、エッチングマスク13Mを用いたエッチングにより、このパターンが金属回路板13へ転写される。これにより、金属回路板13へ回路パターンが付与される。次に、エッチングマスク13Mが除去される。これにより基板10(図2および図3)が得られる。
再び図1を参照して、基板10の実装面MS上に電力用半導体素子30が実装される。その他、必要な部材が取り付けられることによって、パワーモジュール90(図1)が得られる。
(ショットピーニング加工の前後での金属回路板の微細構造の変化)
図8は、ショットピーニング加工が施されていない金属回路板13の実装面MS近傍の電子顕微鏡写真である。なお、図8の視野中には、縦方向に延びる粒界BDが含まれている。図9は、ショットピーニング加工が施された金属回路板13の実装面MS近傍の電子顕微鏡写真である。なお、図9の視野中には粒界BD(図8)が含まれていないが、この相違は、図8と図9とでの観察された視野の位置の相違によるに過ぎず、ショットピーニング加工の前後において粒界BDの構成に特段の相違はない。
図8は、ショットピーニング加工が施されていない金属回路板13の実装面MS近傍の電子顕微鏡写真である。なお、図8の視野中には、縦方向に延びる粒界BDが含まれている。図9は、ショットピーニング加工が施された金属回路板13の実装面MS近傍の電子顕微鏡写真である。なお、図9の視野中には粒界BD(図8)が含まれていないが、この相違は、図8と図9とでの観察された視野の位置の相違によるに過ぎず、ショットピーニング加工の前後において粒界BDの構成に特段の相違はない。
図8および図9を参照して、ショットピーニング加工によって、実装面MSの近傍に、多数の転位DLが導入されていることがわかる。よって、非加工硬化層13a(図3)中の転位密度に比して、加工硬化層13b(図3)中の転位密度の方が高い。本実施の形態において、非加工硬化層13aに比して加工硬化層13bが硬いのは、高密度で転位DLが導入されているためと考えられる。
(ヒートサイクル下での実装面の表面粗さの変化)
図10は、実施例および比較例についての、ヒートサイクルの回数と、実装面MSの表面粗さRaの変化との関係を示すグラフ図である。比較例は、基板10の上述した製造方法のうち、ショットピーニング加工が省略されて製造されたものである。なお比較例におけるRaの初期値は4μmであり、実施例におけるRaの初期値は10μmである。なお図10の縦軸においては、表面粗さRaの初期値がゼロとされている。
図10は、実施例および比較例についての、ヒートサイクルの回数と、実装面MSの表面粗さRaの変化との関係を示すグラフ図である。比較例は、基板10の上述した製造方法のうち、ショットピーニング加工が省略されて製造されたものである。なお比較例におけるRaの初期値は4μmであり、実施例におけるRaの初期値は10μmである。なお図10の縦軸においては、表面粗さRaの初期値がゼロとされている。
比較例の場合、600回のヒートサイクルによって、表面粗さRaが約6μm増加した。一方、実施例の場合、600回のヒートサイクルの間、表面粗さRaの変化量は6μmよりも十分に小さく、表面粗さRaの最終的な増加は、比較例の5%程度にまで顕著に抑制された。このことは、実装面MSの表面の微細形状の変化が、実施例においては抑制されたことを意味する。
図11は、ヒートサイクル下における金属回路板13の実装面MSの結晶レベルでの微細形状の変化の推測モデルを説明する部分断面図である。図中、多結晶中の結晶粒C1〜C3が図示されている。多結晶中の結晶粒C1〜C3の結晶方位は互いに異なることから、実装面MSに垂直な方向における熱膨張収縮の挙動は、結晶粒C1〜C3の間で異なる。よって、多数回のヒートサイクルを経ると、結晶粒C1〜C3の表面高さのばらつきが大きくなってくると考えられる。ショットピーニング加工は、熱膨張収縮の結晶方位依存性を抑制すると考えられる。よって、ヒートサイクルを経ての結晶粒C1〜C3の表面高さのばらつきが、ショットピーニング加工によって抑制されると考えられる。すなわち、ショットピーニング加工によって、ヒートサイクルに起因しての実装面MSの、結晶レベルでの微細形状の変化が抑えられると考えられる。
(効果のまとめ)
本実施の形態の基板10の製造方法によれば、金属回路板13の実装面MSへショットピーニング加工が施される。これにより、ヒートサイクルに起因しての実装面MSの微細形状の変化が抑えられる。よって、実装面MSに接合された電子部品の接合信頼性を高めることができる。
本実施の形態の基板10の製造方法によれば、金属回路板13の実装面MSへショットピーニング加工が施される。これにより、ヒートサイクルに起因しての実装面MSの微細形状の変化が抑えられる。よって、実装面MSに接合された電子部品の接合信頼性を高めることができる。
別な観点で言えば、本実施の形態の基板10によれば、加工硬化層13bが金属回路板13の実装面MSをなす。これにより、ヒートサイクルに起因しての実装面MSの微細形状の変化が抑えられる。よって、実装面MSに接合された電子部品の接合信頼性を高めることができる。
上記電子部品として電力用半導体素子30が実装される場合、電力用半導体素子30の動作に対応したヒートサイクルが生じる。本実施の形態によれば、このヒートサイクルに起因しての実装面MSの微細形状の変化が抑えられる。
さらに、ショットピーニング加工によって、金属回路板13中の欠陥である微小空間(ボイド、または、粒界に沿った微小な隙間など)の量が低減される。これにより、微小空間からのガスの発生が抑制される。このようなガスの発生は、金属回路板13が加熱された際に特に生じやすい。金属回路板13の実装面MS上における実装工程は、通常、加熱処理をともなうため、ガスの発生が懸念される。典型的には、実装工程において接合部材として形成されるはんだ層中にガスが内包されてしまう。その結果、接合強度が低下し得る。本実施の形態によれば、この問題の発生を抑制することができる。
ショットピーニング加工後に、金属回路板13の実装面MSが平滑化されることにより、ショットピーニング加工によって増大した表面粗さを低減することができる。よって、実装面MSの表面粗さが過大なことに起因しての、実装面MSに接合された電力用半導体素子30の接合信頼性の低下を避けることができる。なお、実装面MSへ電力用半導体素子30が接合される際における実装面MSの表面粗さが過大でない場合は、平滑化工程は省略されてよい。
ショットピーニング加工の際、金属回路板13はセラミック板11上に配置されている。これにより、ショットピーニング加工後に金属回路板13をセラミック板11上へ接合する必要がない。なお変形例として、ショットピーニング加工後に金属回路板13がセラミック板11上へ接合されてよい。
ショットピーニング加工後に金属回路板13がパターニングされることにより、セラミック板11のうちパターニングによって露出された部分にショットピーニング用の小粒子が衝突することが避けられる。よってセラミック板11へのダメージが抑制される。また、ショットピーニングに用いられた小粒子をショットピーニング後に容易に除去することができる。
<実施の形態2>
図12は、本実施の形態2における基板10Vの構成を概略的に示す部分断面図である。基板10Vにおいては、金属放熱板12は、加工硬化層12bを有しており、好ましくは非加工硬化層12aも有している。これらの層は、実施の形態1において金属回路板13に加工硬化層13bおよび非加工硬化層13aが形成されたのと同様の方法によって形成される。よって基板10Vの製造においては、金属回路板13だけでなく金属放熱板12へもショットピーニング加工が施される。
図12は、本実施の形態2における基板10Vの構成を概略的に示す部分断面図である。基板10Vにおいては、金属放熱板12は、加工硬化層12bを有しており、好ましくは非加工硬化層12aも有している。これらの層は、実施の形態1において金属回路板13に加工硬化層13bおよび非加工硬化層13aが形成されたのと同様の方法によって形成される。よって基板10Vの製造においては、金属回路板13だけでなく金属放熱板12へもショットピーニング加工が施される。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、金属回路板13だけでなく金属放熱板12へもショットピーニング加工が施される。これにより、金属回路板13にだけショットピーニング加工が施されることに起因しての基板の反りを抑制することができる。
なお、上記各実施の形態においては、電子部品が電力用半導体素子30(図1)である場合について詳述したが、電子部品はこれに限定されるものではなく、動作時に多量の熱を発する他の素子が電子部品として用いられてよい。
また、パワーモジュール90(図1)が金属放熱板12とは別個にベース板20を有する場合について詳述したが、ベース板20が省略され、金属放熱板12がベース板の機能を兼ねてもよい。その場合、ケース50は金属放熱板12に取り付けられてよい。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
F1 下面(第1の面)、F2 上面(第2の面)、MS 実装面、RS 放熱面、10,10V 基板、11 セラミック板、12 金属放熱板、13 金属回路板、12a,13a 非加工硬化層、12b,13b 加工硬化層、20 ベース板、21,31,41 接合材、30 電力用半導体素子(電子部品)、70 エアノズル、71 小粒子、90 パワーモジュール(電力用半導体装置)。
Claims (7)
- 第1の面と前記第1の面と反対の第2の面とを有するセラミック板と、前記セラミック板の前記第1の面上に設けられた金属放熱板と、前記セラミック板の前記第2の面上に設けられ、電子部品が実装されることになる実装面を有する金属回路板と、を有する基板の製造方法であって、
前記金属回路板を形成する工程と、
前記金属回路板の前記実装面へショットピーニング加工を施す工程と、
を備える、基板の製造方法。 - 前記金属回路板の前記実装面へショットピーニング加工を施す工程の後に、前記金属回路板の前記実装面を平滑化する工程をさらに備える、請求項1に記載の基板の製造方法。
- 前記金属回路板の前記実装面へショットピーニング加工を施す工程は、前記セラミック板上に配置された前記金属回路板へショットピーニング加工を施すことによって行われる、請求項1または2に記載の基板の製造方法。
- 前記金属回路板の前記実装面へショットピーニング加工を施す工程の後に、前記金属回路板をパターニングする工程をさらに備える、請求項1から3のいずれか1項に記載の基板の製造方法。
- 前記金属放熱板へショットピーニング加工を施す工程をさらに備える、請求項1から4のいずれか1項に記載の基板の製造方法。
- 第1の面と前記第1の面と反対の第2の面とを有するセラミック板と、前記セラミック板の前記第1の面上に設けられた金属放熱板と、前記セラミック板の前記第2の面上に設けられ、実装面を有する金属回路板と、を有する基板を形成する工程を備え、前記基板を形成する工程は、前記金属回路板の前記実装面へショットピーニング加工を施す工程を含み、さらに、
前記金属回路板の前記実装面上に電力用半導体素子を実装する工程を備える、電力用半導体装置の製造方法。 - 電子部品が実装されることになる実装面を有する基板であって、
第1の面と前記第1の面と反対の第2の面とを有するセラミック板と、
前記セラミック板の前記第1の面上に設けられた金属放熱板と、
前記セラミック板の前記第2の面上に設けられ、加工硬化層を含み、前記加工硬化層がなす前記実装面を有する金属回路板と、
を備える、基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227094A JP2020092134A (ja) | 2018-12-04 | 2018-12-04 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227094A JP2020092134A (ja) | 2018-12-04 | 2018-12-04 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020092134A true JP2020092134A (ja) | 2020-06-11 |
Family
ID=71013107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018227094A Pending JP2020092134A (ja) | 2018-12-04 | 2018-12-04 | 基板の製造方法、電力用半導体装置の製造方法、および基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020092134A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4721550A (en) * | 1986-05-05 | 1988-01-26 | New West Technology Corporation | Process for producing printed circuit board having improved adhesion |
JPH1087385A (ja) * | 1996-09-10 | 1998-04-07 | Dowa Mining Co Ltd | 金属−セラミックス複合基板及びその製造法 |
JP2004214284A (ja) * | 2002-12-27 | 2004-07-29 | Dowa Mining Co Ltd | 金属−セラミックス接合基板およびその製造方法 |
JP2011077546A (ja) * | 2010-12-17 | 2011-04-14 | Dowa Holdings Co Ltd | アルミニウム−セラミックス接合基板 |
JP2014187088A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パワー半導体装置の製造方法、パワー半導体装置 |
-
2018
- 2018-12-04 JP JP2018227094A patent/JP2020092134A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4721550A (en) * | 1986-05-05 | 1988-01-26 | New West Technology Corporation | Process for producing printed circuit board having improved adhesion |
JPH1087385A (ja) * | 1996-09-10 | 1998-04-07 | Dowa Mining Co Ltd | 金属−セラミックス複合基板及びその製造法 |
JP2004214284A (ja) * | 2002-12-27 | 2004-07-29 | Dowa Mining Co Ltd | 金属−セラミックス接合基板およびその製造方法 |
JP2011077546A (ja) * | 2010-12-17 | 2011-04-14 | Dowa Holdings Co Ltd | アルミニウム−セラミックス接合基板 |
JP2014187088A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パワー半導体装置の製造方法、パワー半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080211079A1 (en) | Heat dissipation methods and structures for semiconductor device | |
JP2009099597A (ja) | 半導体装置およびその製造方法 | |
JPWO2011042982A1 (ja) | 半導体装置の製造方法 | |
JP4989552B2 (ja) | 電子部品 | |
JP2008235852A (ja) | セラミックス基板及びこれを用いた半導体モジュール | |
TW201312710A (zh) | 用於晶片封裝的環狀結構及積體電路結構 | |
JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP2010040881A (ja) | 位置決め治具および半導体装置の製造方法 | |
US10276474B2 (en) | Semiconductor device | |
TWI666748B (zh) | 半導體模組 | |
JP2007027699A (ja) | 多角形、ラウンド及び円形フリップチップボールグリッドアレイ基板 | |
JP6278516B2 (ja) | パワーモジュール用基板 | |
JP6330976B2 (ja) | 半導体装置の製造方法 | |
JP2006332084A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP2002343911A (ja) | 基 板 | |
JP6406996B2 (ja) | 半導体装置 | |
JP2020092134A (ja) | 基板の製造方法、電力用半導体装置の製造方法、および基板 | |
JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
JP2006228932A (ja) | 半導体パッケージ | |
WO2021048937A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2022220191A1 (ja) | 基板の製造方法、電力用半導体装置の製造方法、および基板 | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP2011155227A (ja) | 半導体装置及びその製造方法 | |
JP2006140402A (ja) | 半導体集積回路装置 | |
JP2008098328A (ja) | 電子部品の表面実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221227 |