JP2006140401A - 半導体集積回路装置 - Google Patents

Abstract

【課題】 接合材にクラックの発生を抑制し、高信頼性が得られる半導体集積回路装置を提供する。
【解決手段】 半導体チップと、前記半導体チップが搭載されたセラミックス基板と、前記セラミックス基板の前記半導体チップが搭載されている面と対向する面に形成された接続用金属と、前記セラミックス基板と前記接続用金属及び接合材を介して接合された放熱用金属板とを有し、前記接続用金属は、前記接続用金属の厚さが部分的に薄く形成されている領域を有することを特徴とする半導体集積回路装置。
【選択図】 図１

Description

本発明は、半導体集積回路装置に関するものである。

ＩＧＢＴモジュールなど大電力を使用する半導体モジュールは、例えば特許文献１に開示されているように、半導体チップとセラミックス基板とをはんだ等の接合材で接合し、セラミックス基板と放熱用金属板とを同じくはんだ等の接合材で接合している。セラミックス基板のうち、半導体チップと対向する面（上面）と放熱用金属板と対抗する面（下面）との、それぞれの面には、半導体チップ、放熱用金属板と接合するための金属板が設けられ、これらの金属板にはんだが接着されることにより、半導体チップとセラミックス基板、セラミックス基板と放熱用金属板が接合される。

このような半導体モジュールでは、プロセス・品質の安定性及び接合強度の点から放熱用金属板とセラミックス基板の放熱側銅板とを接合するはんだ層の厚さを１００μｍとなるように１２０μｍ厚さのはんだシートを用いて、セラミックス基板の放熱側金属板と放熱用金属板とを接合している。そして、放熱用金属板を介して、半導体チップの動作時の発熱を良好に放熱させることが可能となっている。

しかしながら、セラミックス基板と放熱用金属板との熱膨張係数が大きく相違することから、温度が上下し、セラミックス基板と放熱用金属板とが膨張、収縮を繰り返し、セラミックス基板と放熱用金属板との間のはんだにクラックが発生して信頼性が著しく劣化する場合がある。特に、セラミックス基板の外周部に接合されているはんだは、クラックが発生しやすく、クラックの発生源となっていた。そして、近年、接合材として、従来用いられていたＰｂ−Ｓｎはんだに比べて脆くクラックが発生しやすいＰｂフリーはんだが用いられているので、クラックの発生が顕著となっていた。

そのはんだ層でのクラックの発生の対策として、はんだ層の厚さを厚くするために１２０μｍより厚いはんだシートを適用した場合でも、冷却後のはんだ厚さのばらつきがより大きくなり、やはりはんだ厚さの薄い部分から優先的にＴＣＴによるはんだ脆化が発生する。

また、はんだ層が２５０μmより厚いと、はんだ自体の熱伝導率が小さいために熱抵抗が大きくなり、やはり製品動作時チップの熱破壊につながる。
特開平９−２７５１７０号公報

本発明は、接合材にクラックが発生しにくく、高信頼性が得られる半導体集積回路装置を提供することを目的とする。

本発明の一態様の半導体集積回路装置は、半導体チップと、前記半導体チップが搭載されたセラミックス基板と、前記セラミックス基板の前記半導体チップが搭載されている面と対向する面に形成された接続用金属と、前記セラミックス基板と前記接続用金属及び接合材を介して接合された放熱用金属板とを有し、前記接続用金属は、前記接続用金属の厚さが部分的に薄く形成されている領域を有することを特徴としている。

また、本発明のほかの一態様の半導体集積回路装置は、半導体チップと、前記半導体チップが搭載されたセラミックス基板と、前記セラミックス基板の前記半導体チップが搭載されている面と対向する面に形成された接続用金属と、前記セラミックス基板と前記接続用金属及び接合材を介して接合された放熱用金属板とを有し、前記接続用金属は、前記接続用金属の前記接合材と接する面に溝が形成されていることを特徴としている。

本発明によれば、接合材にクラックが発生しにくく高信頼性が得られる半導体集積回路装置を提供することができる。

以下、本発明の実施例について、図面を参照して説明する。

本発明の実施例１に係る半導体集積回路装置を図１及び図２を用いて説明する。図１（ａ）は、本発明の実施例に係る半導体集積回路装置の上面図であり、図１（b）は、図１（ａ）のＡ−Ａ線における断面図である。

図１に示すように、本実施例に係る半導体集積回路装置（半導体モジュール）は、半導体チップ１、セラミックス基板３、放熱金属板７を有している。半導体チップ１は、セラミックス基板３の上面に形成された上面のＣｕ板４上及び接合材（はんだ層）２を介して、セラミックス基板３上に、マウントされている。

セラミックス基板３の半導体チップ１が搭載されている面と対向する面には、下面のＣｕ板５が設けられている。この下面のＣｕ板５は、放熱用金属板７とセラミックス基板３とを接合するために設けられているものであり、セラミックス基板３の下面のＣｕ板５と放熱用金属板７が接合材（はんだ層）６を介して接合され、半導体チップ１がマウントされたセラミックス基板３が、放熱用金属板７に取り付けられている。この放熱用金属板７は、半導体チップ１で生じた熱を外部に放熱するためのものである。はんだ層２及び６としては、Ｐｂ−Ｓｎはんだのほか、Ｐｂフリーはんだが用いられている。

そして、セラミックス基板３の下部に設けられている下面のＣｕ板５の下面には、溝８が形成されている。溝８は、下面のＣｕ板５のうちセラミックス基板３と接する面と対向する面に形成され、溝８は、はんだ層６の一部が、溝８の内部に充填される位置に形成される。つまり、溝８の下部にもはんだ層６が設けられるようにして、放熱用金属板７に、はんだシートを載せ、その上部に半導体チップ１がマウントされたセラミックス基板を接合した後に、下面のＣｕ板５内の溝８にはんだ層６が埋め込まれるような位置に溝８が形成されている。

そして、この溝８の内部にもはんだ層６が埋め込まれて、セラミックス基板３と放熱用金属板７とを接合している。

この溝８の形状は、図２(a)に示すように、セラミックス基板３の外周に沿って外周の内側に設けられていてもよいし、図２（ｂ）に示すように、セラミックス基板３の角部（コーナー部）の内側に設けられていてもよい。

また、溝８の形状は、一例として、0.3ｍｍの厚さを有する下面のＣｕ板５に対して、直径約1mm×深さ0.150mmの溝が設けられる。この溝の深さが浅いと、溝８の溝内部にはんだ層が埋め込まれても、溝８が設けられた部分のはんだ層６の厚さを大きく保てないため、クラックが発生してしまう。そのため、はんだ層６の厚さが２００〜２５０μmになるように、溝の深さを決定することが望ましい。はんだシートの厚さが１００μｍ程度のものを用いたときには、溝８の深さを１５０μｍ程度にして、溝８が設けられている部分のはんだ層６の厚さを２００〜２５０μm程度となるようにした。

本実施例では、図２（ａ）及び図２（ｂ）に、溝８の形状の一例を示したが、本願発明はこれらの溝の形状に限定されるものではなく、溝のほかに凹部等、はんだ層の脆化を抑制しようとする部分の下面のＣｕ板５の肉厚が部分的に薄く形成されていればよい。

このように、溝８を下面のＣｕ板５に設け、その部分にはんだ層６を充填しておくことで、局所的に、はんだ層６の肉厚が厚い部分が設けられる。このはんだ層６の肉厚が厚い部分は、その他の溝８が形成されていない下面のＣｕ板５の部分に比べて脆性が強くなる。

半導体チップ１が、ＩＧＢＴ等の大電力を使用する半導体チップである場合には、半導体チップ１が発熱するため、実際の使用状況に耐えうるための試験として、ＴＣＴ（thermal cycling test）、ＴＦＴ（thermal fatigue test）等の繰り返し試験が行なわれる。これらの繰り返し試験及び実際の使用状況では、セラミックス基板３及び放熱用金属板７が熱の影響により変形する。そして、セラミックス基板３と放熱用金属板７とでは、
セラミックス基板の熱膨張率：７．３×１０-6 [１/℃]
放熱用金属板（Ｃｕ板）の熱膨張率：１６．５×１０-6 [１/℃]
というように、熱膨張率が異なる。

このように熱膨張率が異なるので、組立工程において、材料のソリ、うねりなどの影響で、リフローによる接合後、はんだ層の厚さが２０〜１１０μｍ程度ばらつく。また、半導体チップ１として、大電力を使用する半導体チップ１を用いたときには、半導体モジュールが大きくなるため、下面のＣｕ板５の面積が大きくなり、はんだ層６の面積も大きくなる。はんだ層６の面積が大きいと、はんだ層６の厚さのばらつきも大きくなる。このばらつきは、１２０μｍのはんだシートを用いたときに、はんだ層６の厚さは、２０〜１１０μｍ程度ばらつき、はんだ層６の厚さが薄い部分では、はんだ層６が脆化し、はんだ層６の熱抵抗が低下し、チップが破壊されてしまう。

そのため、はんだ層６のうち、特にクラックが発生しやすい部分を中心として、下面のＣｕ板５に溝８を設け、セラミックス基板３と放熱用金属板７とを接合する。これにより、下面のＣｕ板５に溝８が形成されているところでは、溝８の内部にまではんだ層６が埋め込まれるので、溝８が形成されていないところと比べて、溝８の深さ分だけ、局所的にはんだ層６の厚さが厚くなる。はんだ層６の厚さが厚いもののほうが、薄いものに比べてクラックが発生しにくいので、はんだ層６の外周部は、溝８を設けなかったときに比べて、はんだ層６の厚さが厚くなっているため、クラックが発生しにくくなる。

なお、下面のＣｕ板５の全面の厚さを薄くすると、はんだ層６とセラミックス基板３とが接合されにくくなるので、部分的に溝８を設けて、部分的に下面のＣｕ板５の厚さを薄くしている。下面のＣｕ板５の厚さが薄いと、下面のＣｕ板５とセラミックス基板３との間の接合が不十分となり、セラミックス基板３と下面のＣｕ板５との界面から、クラックが生じてしまうため、一部にのみ設けている。

また、接合材としては、従来より用いられているＰｂ-Ｓｎはんだのほか、Ｓｎ、Ｃｕ，Ａｇ，Ｓｂ，Ｂｉ、Ｚｎ等から選ばれる元素を含み、Ｐｂを有さないＰｂフリーはんだを用いることは勿論可能である。

以上のように、本実施例では、セラミックス基板の下面のＣｕ板に溝を設け、局所的にセラミックス基板と放熱用金属板との距離が大きい部分を設け、その間にはんだ層を形成している。これにより、局所的にはんだ層の厚さが大きい部分を設けている。そのため、たとえ、はんだ層の厚さがばらつき、はんだ層の厚さの薄い部分が発生したとしても、溝部分においては、溝の深さ部分の厚さのはんだ層により接合することが可能となる。

また、本実施例では、溝はセラミックス基板の下面のＣｕ板内の一部にのみ設けているので、溝を設けていない部分のはんだ層の厚さを増大させることなく、セラミックス基板の下面のＣｕ板内の一部分のみ、はんだ層の厚さを厚くしている。そのため、セラミックス基板の下面のＣｕ板の全面の厚さを薄くしていないので、半導体モジュールの熱抵抗を挙げることなく接合することができる。

そして、本実施例においては、放熱用金属板に溝を形成する位置に特徴を有する。放熱用金属板において、セラミックス基板の外周部の直下部分の放熱用金属板に溝を形成している。これは、はんだ層にクラックが発生しやすい領域である外周部に溝を形成することにより、クラックの発生を抑えている。

本発明の実施例２に係る半導体集積回路装置を図１及び図３を用いて説明する。本実施例２では、実施例１とは、下面のＣｕ板５に形成される溝８の位置に特徴を有する。同一部分には同一符号を付し、その説明を省略する。図３（ａ）は、本発明の実施例に係る半導体集積回路装置の断面図であり、図３（ｂ）は、図１（ａ）の本実施例に係る溝の配置例１であり、図３（ｃ）は、本実施例に係る溝の配置例２である。

図３（ａ）に示すように、放熱用金属板７上に、接合材６を介して、上面下面にそれぞれ上面のＣｕ板４及び下面のＣｕ板５が接合されたセラミックス基板３が搭載され、その上に、接合材２を介して半導体チップ１がマウントされている。そして、セラミックス基板３の外周部の下部の下面のＣｕ板５には、溝８が形成されている。

ここで、下面のＣｕ板５に設けられた溝８は、溝８の上部には、半導体チップ１が配置されていない。つまり、下面のＣｕ板５のうち、半導体チップ１の下部領域には、溝８が形成されていない。

これは、半導体モジュール内で発熱源である半導体チップ１の下部に、下面のＣｕ板５（熱伝導率３９３[Ｗ/mK]）に比べて熱伝導率の悪いはんだ層６（熱伝導率５０[Ｗ/mK]）が厚く形成されていると、半導体モジュールの放熱効率が低下するため、半導体チップ１の下部を避けるように、溝８を形成されている。

また、溝８の形状は、図３（ｂ）に示すように、セラミックス基板３の外周に沿って外周の内側に設けられていてもよいし、図３（ｃ）に示すように、セラミックス基板３の角部（コーナー部）の内側に設けられていてもよい。

本実施例では、図３（ｂ）及び図３（ｃ）に、溝８の形状の一例を示したが、本願発明はこれらの溝の形状に限定されるものではなく、溝のほかに凹部等、はんだ層の脆性を抑制しようとする部分の下面のＣｕ板が部分的に薄く形成されていればよい。

以上のように、本実施例では、下面のＣｕ板に溝を設け、局所的にセラミックス基板と放熱用金属板との距離が大きい部分を設け、その間にはんだ層を形成している。そのため、局所的にはんだ層の厚さが大きい部分を設けている。これにより、たとえ、はんだ層の厚さがばらつき、はんだ層の厚さの薄い部分が発生したとしても、溝部分においては、溝の深さ部分の厚さのはんだ層により接合することが可能となる。

また、本実施例では、溝は下面のＣｕ板内の一部にのみ設けているので、溝を設けていない部分のはんだ層の厚さを増大させることなく、下面のＣｕ板内の一部分のみ、はんだ層の厚さを厚くしている。そのため、熱伝導率が下面のＣｕ板に比べて悪いはんだ層の配設量を増大を少なくし、かつ、クラックが発生しやすい部分のはんだ層の厚さを厚く配設しているので、半導体モジュール内での放熱効率の低減を抑制することが可能となる。

そして、本実施例においては、下面のＣｕ板に溝を形成する位置に特徴を有する。下面のＣｕ板の外周部に溝が設けられている。これは、はんだ層にクラックが発生しやすい領域である外周部に溝を形成することにより、クラックの発生を抑えている。

さらに、本実施例においては、半導体チップの直下部分の下面のＣｕ板には、溝を形成しない。この理由は次のとおりである。下面のＣｕ板は、はんだ等の接合材に比べて熱伝導率が良好である。そして、半導体チップの直下部分とその近隣は、半導体チップから発生した熱が通る経路となる。この熱が通る経路の熱伝導率が悪いと、半導体チップの放熱効率を低下させ、半導体モジュールの故障の原因となる。そのため、半導体モジュール内での発熱源である半導体チップの下部の熱抵抗を小さくするため、熱伝導率の悪いはんだ層の配設量を増大させないために、半導体チップの下部の下面のＣｕ板には溝を設けていない。

（実施例２の変形例）
本発明の実施例２の変形例に係る半導体集積回路装置を図１及び図４を用いて説明する。本実施例２の変形例では、実施例２とは、下面のＣｕ板５に形成される溝８の位置が異なる。同一部分には同一符号を付し、その説明を省略する。図４（ａ）は、本発明の実施例２の変形例に係る半導体集積回路装置の断面図であり、図４（ｂ）は、図４（ａ）の実施例２の変形例に係る溝の配置例１であり、図４（ｃ）は、実施例２の変形例に係る溝の配置例２である。

図４（ａ）に示すように、下面のＣｕ板５の外周線に溝が設けられている。下面のＣｕ板５は、外周部の厚さが中央部に比べて薄く形成されている。このとき、実施例２と同様に、半導体チップ１の直下部分には溝が設けられていない。

また、図４（ｂ）に示すように、外周部のうち、コーナー部（角部）のみに溝が形成されていてもよい。

本実施例では、図４（ｂ）及び図４（ｃ）に、溝８の形状の一例を示したが、本願発明はこれらの溝の形状に限定されるものではなく、溝のほかに凹部等、はんだ層の脆性を強化しようとする部分の下面のＣｕ板が部分的に薄く形成されていればよい。

このようにしても、実施例２と同様の効果を得ることができる。なお、本実施例２の変形例では、下面のＣｕ板５の外周線に沿って溝が形成されているので、溝を形成しやすい。

また、実施例２と同様に、半導体チップの直下部分の下面のＣｕ板には、溝を形成しないので、半導体モジュール内での発熱源である半導体チップの下部の熱抵抗を小さくするため、熱伝導率の悪いはんだ層の配設量を増大させないために、半導体チップの下部の下面のＣｕ板には溝を設けていない。

本発明の実施例３に係る半導体集積回路装置の製造方法を図１及び図５を用いて説明する。図５は、本発明の実施例５に係る半導体集積回路装置の製造方法を示す工程断面図である。

本実施例では、半導体集積回路装置の製造方法のうち、セラミックス基板３に上面のＣｕ板４及び下面のＣｕ板５を接合する部分の製造方法について説明する。

まず、図５（a）に示すように、セラミックス基板３上に、ペーストを介してセラミックス基板３とほぼ同サイズのＣｕ板（上面のＣｕ板４）を搭載し、ラミックス基板３の上面のＣｕ板４が設けられている面と対向する面の上に、ペーストを介してセラミックス基板３とほぼ同サイズのＣｕ板（下面のＣｕ板５）を搭載する。この後、８００℃程度に加熱し、セラミックス基板３と上面のＣｕ板４、下面のＣｕ板５を接合する。ここでは、0.635mmの厚さのセラミックス基板３及び、0.3mmの厚さの上面のＣｕ板４及び0.3mmの厚さの下面のＣｕ板５を用いた。

次に、図５（ｂ）に示すように、上面のＣｕ板４上にリソグラフィー技術を用いレジストパターン（図示しない）を形成し、エッチングにより、上面のＣｕ板４及び下面のＣｕ板５をパターニングする。

次に、図５（ｃ）に示すように、下面のＣｕ板５上にリソグラフィー技術を用いレジストパターン（図示しない）を形成し、レジストパターンに覆われず、開口部から露出している部分の下面のＣｕ板５をエッチングにより除去し、深さ0.150mm程度の溝を形成する。

この後、上面のＣｕ板４上に接合材２を介して半導体チップ１をマウントした後、放熱用金属板７上に、接合材６、セラミックス基板３の順で搭載し接合する。このようにして、セラミックス基板３の下面のＣｕ板５に溝を有する半導体集積回路装置を製造することが可能である。

（実施例３の変形例）
また、本発明に係る半導体集積回路装置は次のようにしても製造することが可能である。本実施例の変形例では、半導体集積回路装置のうち、セラミックス基板３に上面のＣｕ板４及び下面のＣｕ板５を接合する部分を説明する。

本実施例の変形例では、上面のＣｕ板４及び下面のＣｕ板５を所望の形に加工した後に、セラミックス基板３に接着する。上面のＣｕ板４は、上面に半導体チップ１が搭載されるような形状に加工し、下面のＣｕ板５には、エッチング、レーザー、プレス機等を用いて、溝を形成する。その後、セラミックス基板３の上面、下面にそれぞれ、上面のＣｕ板４、下面のＣｕ板５を接着し、１２００℃〜１３００℃に熱することにより、セラミックス基板３に、上面のＣｕ板４及び下面のＣｕ板５を接合する。

この後、上面のＣｕ板４上に接合材２を介して半導体チップ１をマウントした後、放熱用金属板７上に、接合材６、セラミックス基板３の順で搭載し接合する。このようにしても、セラミックス基板３の下面のＣｕ板５に溝を有する半導体集積回路装置を製造することが可能である。

本発明の実施例１に係る半導体集積回路装置の上面図及び断面図。 本発明の実施例１に係る溝の形状の一例を説明する図。 本発明の実施例２に係る半導体集積回路装置の断面図及び溝を説明するための図。 本発明の実施例２の変形例に係る半導体集積回路装置の断面図及び溝を説明するための図。 本発明の実施例３に係る半導体集積回路装置の製造方法を示す工程断面図。

符号の説明

１ 半導体チップ
２、６ 接合材（はんだ層）
３ セラミックス基板
４ 上面のＣｕ板
５ 下面のＣｕ板
７ 放熱用金属板
８ 溝（凹部）

Claims (6)

1. 半導体チップと、
   前記半導体チップが搭載されたセラミックス基板と、
   前記セラミックス基板の前記半導体チップが搭載されている面と対向する面に形成された接続用金属と、
   前記セラミックス基板と前記接続用金属及び接合材を介して接合された放熱用金属板とを有し、
   前記接続用金属は、前記接続用金属の厚さが部分的に薄く形成されている領域を有することを特徴とする半導体集積回路装置。
2. 前記接続用金属の厚さが部分的に薄く形成されている領域は、前記半導体チップの直下には設けられていないことを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記接続用金属の厚さが部分的に薄く形成されている領域は、前記接続用金属の外周部に形成されていることを特徴とする請求項１または２に記載の半導体集積回路装置。
4. 半導体チップと、
   前記半導体チップが搭載されたセラミックス基板と、
   前記セラミックス基板の前記半導体チップが搭載されている面と対向する面に形成された接続用金属と、
   前記セラミックス基板と前記接続用金属及び接合材を介して接合された放熱用金属板とを有し、
   前記接続用金属は、前記接続用金属の前記接合材と接する面に溝が形成されていることを特徴とする半導体集積回路装置。
5. 前記溝は、前記半導体チップの直下には設けられていないことを特徴とする請求項４に記載の半導体集積回路装置。
6. 前記溝は、前記接続用金属の外周部に形成されていることを特徴とする請求項４または５に記載の半導体集積回路装置。

Images