JP2020035878A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

Abstract

【課題】 大形状かつ高容量で、ＣＲ積の高い積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 誘電体層と内部電極層とが交互に積層され、内部電極層が交互に対向する２端面に露出するように形成された積層チップと、２端面に形成された１対の外部電極とを備え、合計重量が１３０ｍｇ以上であり、２端面が対向する第１方向の中心における第１方向に垂直な断面において、積層方向における高さをＴ１とし、内部電極層の幅方向である第２方向における内部電極層の端点を通る高さをＴ２とし、いずれかの最外層の内部電極層を通り第２方向の幅をＷ１とし、積層方向の中心を通り第２方向の幅をＷ２とする場合に、（Ｔ１−Ｔ２）／Ｔ１が０％以上、＋４．５％以下であり、（Ｗ１−Ｗ２）／Ｗ１が−１．０％以上、＋３．０％以下であり、Ｔ１に対する内部電極層の積層数が２５０層／ｍｍ以上であり、内部電極層の連続率が８５％以上である。【選択図】 図５

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。

近年の高積層密度の積層セラミックコンデンサの最高容量は、例えば、１０００μＦに近づいている。このように、積層セラミックコンデンサの容量は、電解コンデンサの領域まで接近している。しかしながら、当該容量は、現状の容量密度では大形状でなければ実現することが困難である。この大形状のセラミック積層体を焼結体として構成するためには、内部電極層と誘電体層との焼結温度ギャップに対して、内部電極層の連続性を損なわず高連続で、低膨張の構造体を得ることが重要となる。

例えば、７００℃以下の温度において３０℃/６０ｓ〜５０℃/６０ｓの昇温速度で初期焼成を行うことで、急激なニッケル焼結を誘導し、積層セラミックキャパシタの内部電極の連結性を向上させることが考えられている（例えば、特許文献１参照）。

特開２０１４−８２４３５号公報

しかしながら、大形状の積層セラミックコンデンサでは、含有バインダ量が多いため、バインダ除去を優先させようとすると焼結温度ピーク部の高速焼成が実現しない課題がある。また、高速焼成を優先させようとすると脱ガス影響などでチップ内に残留応力が溜まり、構造欠陥を発生させる問題もある。

本発明は、上記課題に鑑みなされたものであり、大形状かつ高容量で、ＣＲ積の高い積層セラミックコンデンサおよびその製造方法を提供することを目的とする。

本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記２端面に形成された１対の外部電極と、を備え、前記積層チップと前記１対の外部電極の合計重量が１３０ｍｇ以上であり、前記積層チップにおいて、前記２端面が対向する第１方向の中心における前記第１方向に垂直な断面において、前記積層チップの積層方向における高さをＴ１とし、前記内部電極層の幅方向である第２方向における前記内部電極層の端点を通る高さをＴ２とし、いずれかの最外層の前記内部電極層を通り前記第２方向の幅をＷ１とし、積層方向の中心を通り前記第２方向の幅をＷ２とする場合に、（Ｔ１−Ｔ２）／Ｔ１が０％以上、＋４．５％以下であり、（Ｗ１−Ｗ２）／Ｗ１が−１．０％以上、＋３．０％以下であり、Ｔ１に対する前記内部電極層の積層数が２５０層／ｍｍ以上であり、前記内部電極層の連続率が８５％以上であることを特徴とする。

上記積層セラミックコンデンサにおいて、前記断面において、全面積に対する、異なる端面に露出する内部電極層同士が対向する容量領域の面積の比率は、８０％以上としてもよい。

上記積層セラミックコンデンサにおいて、Ｔ１に対する前記内部電極層の積層数を４００層／ｍｍ以上としてもよい。

本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成する工程と、前記セラミック積層体を焼成することで積層チップを得る工程と、前記積層チップの前記２端面の下地層上にめっき処理により１対の外部電極を形成する工程と、を含み、前記積層チップと前記１対の外部電極の合計重量が１３０ｍｇ以上であり、前記積層チップにおいて、前記２端面が対向する第１方向の中心における前記第１方向に垂直な断面において、前記積層チップの高さをＴ１とする場合に、Ｔ１に対する前記内部電極層の積層数が２５０層／ｍｍ以上であり、前記セラミック積層体を焼成する際に、（後半の昇温速度）／（前半の昇温速度）を６０以上とすることを特徴とする。

本発明によれば、大形状かつ高容量で、ＣＲ積の高い積層セラミックコンデンサおよびその製造方法を提供することができる。

積層セラミックコンデンサの部分断面斜視図である。 図１のＡ−Ａ線断面図である。 図１のＢ−Ｂ線断面図である。 連続率を表す図である。 図１のＢ−Ｂ線断面に相当する断面図である。 Ａｒｅａ１およびＡｒｅａ２を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 焼成工程を例示する図である。 測定結果を示す図である。 （ａ）および（ｂ）はヒビおよびクラックを例示する図である。

以下、図面を参照しつつ、実施形態について説明する。

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ−Ａ線断面図である。図３は、図１のＢ−Ｂ線断面図である。図１〜図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。なお、図１において、Ｘ軸方向（第１方向）は、積層チップ１０の長さ方向であって、積層チップ１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第２方向）は、内部電極層１２の幅方向である。Ｚ軸方向は、積層方向である。Ｘ軸方向と、Ｙ軸方向と、Ｚ軸方向とは、互いに直交している。

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

積層セラミックコンデンサ１００のサイズは、例えば、長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍであり、または長さ２．０ｍｍ、幅１．２５ｍｍ、高さ１．２５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ３．２ｍｍ、幅２．５ｍｍ、高さ２．５ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム），ＣａＺｒＯ_３（ジルコン酸カルシウム），ＣａＴｉＯ_３（チタン酸カルシウム），ＳｒＴｉＯ_３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ_{１-ｘ−ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１−ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン領域１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン領域１５である。すなわち、エンドマージン領域１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン領域１５は、容量を生じない領域である。

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン領域１６と称する。すなわち、サイドマージン領域１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。

近年の高積層密度の積層セラミックコンデンサの最高容量は、例えば、１０００μＦに近づいている。このように、積層セラミックコンデンサの容量は、電解コンデンサの領域まで接近している。しかしながら、当該容量は、現状の容量密度では大形状でなければ実現することが困難である。

一方、誘電体層１１は、例えば、ペロブスカイト構造を有する主成分セラミックの原材料粉末を焼成することによって得られる。内部電極層１２は、主成分金属の原材料粉末を焼成することによって得られる。主成分セラミックの原材料粉末の焼結開始温度と主成分金属の原材料粉末の焼結開始温度との間には、差が生じる。大形状のセラミック積層体を焼結体として構成するためには、誘電体層１１と内部電極層１２との焼結開始温度ギャップに対して、内部電極層１２の連続性を損なわず高連続で、低膨張の構造体を得ることが重要となる。

図４は、連続率を表す図である。図４で例示するように、ある内部電極層１２における長さＬ０の観察領域において、その金属部分の長さＬ１，Ｌ２，・・・，Ｌｎを測定して合計し、金属部分の割合であるΣＬｎ／Ｌ０をその層の連続率と定義することができる。

例えば、焼成工程の昇温過程で急激に温度を上昇させることで、内部電極層の金属成分の焼結を誘導し、内部電極層の連結性を向上させることが考えられる。しかしながら、大形状の積層セラミックコンデンサでは、含有バインダ量が多いため、昇温速度を抑えてバインダ除去を優先させようとすると焼結温度ピーク部の高速焼成が実現しない課題がある。また、高速焼成を優先させようとすると脱ガス影響などでチップ内に残留応力が溜まり、構造欠陥を発生させる問題もある。そこで、本実施形態に係る積層セラミックコンデンサ１００は、例えば焼成工程の昇温速度を調整することで、大形状かつ高容量で、高いＣＲ積を実現する構成を有している。ここで、ＣＲ積とは、積層セラミックコンデンサ１００の静電容量値と絶縁抵抗との積を表す。

まず、積層セラミックコンデンサ１００の各寸法について定義する。図５は、図１のＢ−Ｂ線断面に相当する断面図である。図５の断面は、積層チップ１０の長さ方向（Ｘ軸方向）の中心を通る断面である。積層チップ１０において、内部電極層１２の幅方向（Ｙ軸方向）の中心を通り、積層方向（Ｚ軸方向）の高さを高さＴ１とする。また、積層チップ１０において、Ｙ軸方向における内部電極層１２の端点を通り、Ｚ軸方向の高さを高さＴ２とする。Ｙ軸方向における内部電極層１２の端点にバラツキが生じている場合には、高さＴ２は、各内部電極層１２の端点の平均位置におけるＺ軸方向の高さとする。また、積層チップ１０において、最外層の内部電極層１２を通り、Ｙ軸方向の幅を幅Ｗ１とする。また、積層チップ１０において、Ｚ軸方向の中心を通り、Ｙ軸方向の幅を幅Ｗ２とする。

まず、本実施形態においては、重量の大きい大形状の積層セラミックコンデンサ１００を対象とする。具体的には、積層セラミックコンデンサ１００の重量（積層チップ１０と外部電極２０ａ，２０ｂの合計重量）は、１３０ｍｇ以上とする。または、積層セラミックコンデンサ１００の重量は、１５０ｍｇ以上とする。または、積層セラミックコンデンサ１００の重量は、３３０ｍｇ以上とする。

また、本実施形態においては、内部電極層１２の積層数が多い高容量の積層セラミックコンデンサ１００を対象とする。具体的には、高さＴ１に対する内部電極層１２の積層数は、２５０層／ｍｍ以上とする。または、高さＴ１に対する内部電極層１２の積層数は、３５０層／ｍｍ以上とする。または、高さＴ１に対する内部電極層１２の積層数は、４００層／ｍｍ以上とする。または、高さＴ１に対する内部電極層１２の積層数は、４５０層／ｍｍ以上とする。

また、本実施形態に係る積層セラミックコンデンサ１００は、高容量を実現するために、高い連続率を有している。具体的には、内部電極層１２の連続率は、８５％以上である。高容量の観点から、内部電極層１２の連続率は、９０％以上であることが好ましく、９５％以上であることがより好ましい。

このような大形状かつ高容量の積層セラミックコンデンサ１００において、高さＴ１と高さＴ２との差異が小さくかつ幅Ｗ１と幅Ｗ２との差異が小さいほど、積層セラミックコンデンサ１００の残留応力が抑制されて構造欠陥の発生が抑制され、絶縁抵抗が高くなる。そこで、本実施形態においては、（Ｔ１−Ｔ２）／Ｔ１の範囲を規定し、（Ｗ１−Ｗ２）／Ｗ１の範囲を規定する。具体的には、（Ｔ１−Ｔ２）／Ｔ１を０％以上、＋４．５％以下とする。また、（Ｗ１−Ｗ２）／Ｗ１を−１．０％以上、＋３．０％以下とする。この構成によれば、大形状かつ高容量の積層セラミックコンデンサ１００において、ＣＲ積を十分に高くすることができる。

積層セラミックコンデンサ１００の残留応力抑制の観点から、高さＴ１と高さＴ２との差異は、さらに小さいことが好ましい。そこで、（Ｔ１−Ｔ２）／Ｔ１は、０％以上、＋３．０％以下であることが好ましく、０％以上、＋１．５％以下であることがより好ましい。また、幅Ｗ１と幅Ｗ２との差異も、さらに小さいことが好ましい。そこで、（Ｗ１−Ｗ２）／Ｗ１は、−１．０％以上、＋１．０％以下であることが好ましく、０％以上、＋１．０％以下であることがより好ましい。

図５の断面において、容量領域１４の面積の比率が高いほど、高容量となる。そこで、図６で例示するように、図５の断面における容量領域１４の断面積をＡｒｅａ１とする。積層チップ１０全体の断面積をＡｒｅａ２とする。この場合において、Ａｒｅａ１／Ａｒｅａ２は、８０％以上であることが好ましく、８５％以上であることがより好ましい。

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

（原料粉末作製工程）
まず、図７で例示するように、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム）、Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。

本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０〜１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

次に、エンドマージン領域１５およびサイドマージン領域１６を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ，Ｍｎ，Ｖ，Ｃｒ，希土類元素(Ｙ,Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ,Ｈｏ,Ｅｒ，ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ，Ｂ，Ｎａ，ＫおよびＳｉの酸化物もしくはガラスが挙げられる。

本実施形態においては、好ましくは、まずエンドマージン領域１５およびサイドマージン領域１６を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０〜１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。

次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターン（第１パターン）を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が５０ｎｍ以下のＢａＴｉＯ_３を均一に分散させてもよい。

次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを得る。誘電体グリーンシート上において、内部電極層パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン（第２パターン）を配置し、内部電極層パターンとの段差を埋める。

その後、内部電極層パターンおよび逆パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、所定層数だけ積層する。積層した誘電体グリーンシートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法にカットし、２５０〜５００℃のＮ_２雰囲気中で脱バインダ処理する。その後に外部電極２０ａ，２０ｂとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ１００の成型体が得られる。

（焼成工程）
このようにして得られた成型体を、高温で酸素分圧１０^−５〜１０^−８ａｔｍの還元雰囲気中で焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ１００が得られる。本実施形態においては、図８で例示するように、前半の昇温工程においては昇温速度Ｂを遅くして十分な炭素除去を行い、後半の昇温工程においては昇温速度Ａを早くして焼結を進める。

例えば、前半の昇温工程において、２００℃〜１０００℃の低温で、上記還元雰囲気で十分に熱処理を行う。焼成時の炭素の影響を抑制するために、昇温速度Ｂを十分に遅くする。例えば、昇温速度Ｂを８００℃／ｈｒ以下とすることが好ましく、昇温速度Ｂを５００℃／ｈｒ以下とすることがより好ましい。また、前半の昇温工程の昇温時間は、１時間以上１６時間以下とすることが好ましく、２時間以上８時間以下とすることがより好ましい。なお、生産性の観点から、昇温速度Ｂに下限を設けることが好ましい。例えば、昇温速度Ｂは、２００℃／ｈｒ以上であることが好ましい。

続いて、後半の昇温工程において、１０００℃以上の高温で、上記還元雰囲気で焼結を進める。内部電極層１２における金属成分の球状化を抑制するために、昇温速度Ａを十分に早くする。例えば、昇温速度Ａを１００００℃／ｈｒ以上とすることが好ましく、昇温速度Ａを５００００℃／ｈｒ以上とすることがより好ましい。また、後半の昇温工程の昇温時間は、０．０１分以上、１０分以下とすることが好ましく、０．１分以上、１分以下とすることがより好ましい。なお、焼成冶具への伝熱不足が生じないように、昇温速度Ａに上限を設けることが好ましい。例えば、昇温速度Ａは、１０００００℃／ｈｒ以下であることが好ましい。

本実施形態においては、前半の昇温工程の昇温速度を十分に遅くして後半の昇温工程の昇温速度を十分に早くするために、昇温速度Ａ／昇温速度Ｂを６０以上とする。前半の昇温工程を十分に遅くして後半の昇温工程を十分に早くするために、昇温速度Ａ／昇温速度Ｂは、２００以上とすることが好ましく、４００以上とすることがより好ましい。

昇温速度Ａ／昇温速度Ｂが６０以上であるとは、昇温を開始して最高温度に到達するまでの途中温度に着目した場合に、（当該途中温度から当該最高温度までの昇温速度）／（室温から当該途中温度までの昇温度速度）が６０以上となっていることを意味する。例えば、当該途中温度として、内部電極層１２にＮｉを用いた場合には、１０００±２００℃とすることができ、１０００℃としてもよい。

なお、昇温速度は、例えば、ローラーハース型焼成炉の搬送速度を途中で変更することで変化させることができる。または、温度が異なる焼成炉にベルトコンベアなどで順に導入することで、昇温速度を変化させることもできる。

その後、１１００℃〜１３００℃の温度範囲を維持して十分に焼結を進める。その後、降温させることで、焼成工程が完了する。

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

本実施形態に係る製造方法によれば、焼成工程において、後半の昇温工程の昇温速度Ａと前半の昇温工程の昇温速度Ｂとの比（Ａ／Ｂ）を６０以上とすることで、前半の昇温速度が十分に遅くなり、後半の昇温速度が十分に早くなる。それにより、前半の昇温工程において、炭素を十分に除去することができるため、焼成時の炭素の影響を抑制することができる。その結果、残留応力を抑制することができ、構造欠陥を抑制することができる。また、後半の昇温工程において、内部電極層１２の金属成分の球状化を十分に抑制することができる。それにより、高連続率を得ることができる。以上のことから、大形状かつ高容量の積層セラミックコンデンサ１００において、ＣＲ積を十分に高くすることができる。

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

（実施例１〜１０、比較例１〜３）
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを０．８μｍとし、有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。次に、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。内部電極形成用導電ペーストの有機バインダおよび溶剤には、誘電体グリーンシートとは異なるものを用いた。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストが印刷されていない部分に逆パターンペーストを印刷して内部電極形成用導電ペーストの段差を埋めた。逆パターンペーストとして、例えば誘電体層グリーンシートと同様の材料を用いることができる。内部電極形成用導電ペーストおよび逆パターンペーストを印刷したシートを重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。

実施例１では、積層数を１７００とした。実施例２では、積層数を１２００とした。実施例３では、積層数を１１００とした。実施例４では、積層数を７００とした。比較例１，２では、積層数を１７００とした。比較例３では、積層数を１２００とした。比較例４，５では、積層数を１１００とした。比較例６，９では、積層数を９００とした。比較例７では、積層数を７００とした。比較例８では、積層数を６００とした。

得られたセラミック積層体をＮ_２雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Ｎｉを主成分とする金属フィラー、共材、バインダおよび溶剤を含む金属ペーストを塗布し、乾燥させた。

その後、水素濃度０．０８％の還元雰囲気で、室温から１０００℃までの前半の昇温工程（昇温速度Ｂ）を行い、１０００℃から１３００℃程度までの後半の昇温工程（昇温速度Ａ）を行った。実施例１〜４および比較例１，５〜８では、昇温速度Ｂを４００℃／ｈｒとした。比較例２〜４，９では、昇温速度Ｂを２０００℃／ｈｒとした。実施例１〜４では、昇温速度Ａを２５０００℃／ｈｒとした。比較例１では、昇温速度Ａを１５０００℃とした。比較例２〜４，９では、昇温速度Ａを１００００℃／ｈｒとした。比較例５〜８では、昇温速度Ａを１０００℃／ｈｒとした。したがって、実施例１〜４では、Ａ／Ｂを６２．５とした。比較例１では、Ａ／Ｂを３７．５とした。比較例２〜４，９では、Ａ／Ｂを５とした。比較例５〜８では、Ａ／Ｂを２．５とした。その後、１３００℃で５分間維持し、焼結体を得た。

焼結体をＮ_２雰囲気下８００℃の条件で再酸化処理を行った後、メッキ処理して下地層２１の表面にＣｕめっき層２２、Ｎｉめっき層２３およびＳｎめっき層２４を形成し、積層セラミックコンデンサ１００を得た。実施例１〜４および比較例１〜９に係るサンプルをそれぞれ１００個作成した。得られた積層セラミックコンデンサ１００の形状寸法は、実施例１および比較例１，２，４では４５３２形状（長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍ）であり、実施例２〜４および比較例３，５〜８では３２２５形状（長さ３．２ｍｍ、幅２．５ｍｍ、高さ２．５ｍｍ）であり、比較例９では、３２１６形状（長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍ）であった。

（分析）
図９は、実施例１〜４および比較例１〜９の測定結果を示す図である。まず、実施例１〜４および比較例１〜９において、高さＴ１、高さＴ２、幅Ｗ１および幅Ｗ２を測定した。これらの測定には、キーエンス社製のＶＨＸ-１０００を用いた。実施例１および比較例１，２では、高さＴ１は３．５ｍｍであった。実施例２〜４および比較例３〜８では、高さＴ１は２．８ｍｍであった。比較例９では、高さＴ１は１．９ｍｍであった。

実施例１および比較例１，２では、層数／Ｔ１は、４８６層／ｍｍであった。実施例２および比較例３では、層数／Ｔ１は、４２９層／ｍｍであった。実施例３および比較例４，５では、層数／Ｔ１は、３９３層／ｍｍであった。実施例４および比較例７では、層数／Ｔ１は、２５０層／ｍｍであった。比較例６では、層数／Ｔ１は、３２１層／ｍｍであった。比較例８では、層数／Ｔ１は、２１４層／ｍｍであった。比較例９では、層数／Ｔ１は、４７４層／ｍｍであった。

実施例１および比較例１，２では、重量の平均は、３４７ｍｍｇであった。実施例２および比較例３では、重量の平均は、１５５ｍｇであった。実施例３および比較例５では、重量の平均は、１５３ｍｇであった。実施例４および比較例７では、重量の平均は、１３１ｍｇであった。比較例４では、重量の平均は、３２０ｍｇであった。比較例６では、重量の平均は、１４７ｍｇであった。比較例８では、重量の平均は１２８ｍｇであった。比較例９では、重量の平均は７３ｍｇであった。

実施例１では、（Ｗ１−Ｗ２）／Ｗ１は、２．８％であった。実施例２では、（Ｗ１−Ｗ２）／Ｗ１は、０．９％であった。実施例３では、（Ｗ１−Ｗ２）／Ｗ１は、−０．８％であった。実施例４では、（Ｗ１−Ｗ２）／Ｗ１は、０．６％であった。比較例１では、（Ｗ１−Ｗ２）／Ｗ１は、３．２％であった。比較例２では、（Ｗ１−Ｗ２）／Ｗ１は、４．３％であった。比較例３では、（Ｗ１−Ｗ２）／Ｗ１は、３．２％であった。比較例４では、（Ｗ１−Ｗ２）／Ｗ１は、３．６％であった。比較例５では、（Ｗ１−Ｗ２）／Ｗ１は、３．２％であった。比較例６では、（Ｗ１−Ｗ２）／Ｗ１は、２．８％であった。比較例７では、（Ｗ１−Ｗ２）／Ｗ１は２．１％であった。比較例８では、（Ｗ１−Ｗ２）／Ｗ１は、２．３％であった。比較例９では、（Ｗ１−Ｗ２）／Ｗ１は、１．５％であった。

実施例１では、（Ｔ１−Ｔ２）／Ｔ１は、４．４％であった。実施例２では、（Ｔ１−Ｔ２）／Ｔ１は、２．８％であった。実施例３では、（Ｔ１−Ｔ２）／Ｔ１は、１．２％であった。実施例４では、（Ｔ１−Ｔ２）／Ｔ１は、０．９％であった。比較例１では、（Ｔ１−Ｔ２）／Ｔ１は、４．８％であった。比較例２では、（Ｔ１−Ｔ２）／Ｔ１は、１０．８％であった。比較例３では、（Ｔ１−Ｔ２）／Ｔ１は、５．３％であった。比較例４では、（Ｔ１−Ｔ２）／Ｔ１は、７．１％であった。比較例５では、（Ｔ１−Ｔ２）／Ｔ１は、４．７％であった。比較例６では、（Ｔ１−Ｔ２）／Ｔ１は、４．６％であった。比較例７では、（Ｔ１−Ｔ２）／Ｔ１は、４．８％であった。比較例８では、（Ｔ１−Ｔ２）／Ｔ１は、４．０％であった。比較例９では、（Ｔ１−Ｔ２）／Ｔ１は、３．７％であった。

このように、実施例１〜４では、０％≦（Ｔ１−Ｔ２）／Ｔ１≦＋４．５％となり、−１．０％≦（Ｗ１−Ｗ２）／Ｗ１≦＋３．０％となった。これは、Ａ／Ｂ比を６０以上としたことで、前半の昇温速度が十分に遅くなり、後半の昇温速度が十分に早くなったからであると考えられる。これに対して、比較例１〜７では、０％≦（Ｔ１−Ｔ２）／Ｔ１≦＋４．５％および−１．０％≦（Ｗ１−Ｗ２）／Ｗ１≦＋３．０％の少なくともいずれかの条件を満たさなかった。これは、Ａ／Ｂ比を６０未満としたことで、前半の昇温速度が十分に遅くないか、後半の昇温速度が十分に早くならなかったからであると考えられる。なお、比較例８，９では、０％≦（Ｔ１−Ｔ２）／Ｔ１≦＋４．５％および−１．０％≦（Ｗ１−Ｗ２）／Ｗ１≦＋３．０％の条件を満たしていた。これは、重量が１３０ｍｇ未満であったことで、誘電体層１１と内部電極層１２との焼結温度ギャップの影響が抑制されたからであると考えられる。また、比較例８については、Ａｒｅａ１／Ａｒｅａ２が８０％未満であったことも影響し、誘電体層１１と内部電極層１２との焼結温度ギャップの影響が抑制されたと考えられる。

次に、実施例１〜４および比較例１〜９の構造欠陥について調べた。構造欠陥は、図１０（ａ）で例示する焼成におけるヒビおよび図１０（ｂ）で例示する脱バインダにおけるクラックについて調べた。焼成におけるヒビとは、カバー層１３やサイドマージンの一部にヒビ５０が入った構造欠陥である。脱バインダにおけるクラックとは、サイドマージン領域１６から容量領域までクラック６０が生じた構造欠陥である。比較例２〜４では、構造欠陥が生じた。これは、高さＴ１と高さＴ２との差異および幅Ｗ１と幅Ｗ２との差異の少なくともいずれか一方が大きくなったことで残留応力が大きくなったからであると考えられる。また、昇温速度Ｂを２０００℃／ｈｒと早くしたため、十分に炭素が除去できなかったからであると考えられる。

次に、実施例１〜４および比較例１〜９の連続率について調べた。実施例１〜４のいずれにおいても、連続率は、８５％以上の高い値となった。これは、Ａ／Ｂ比を６０以上としたことで、後半の昇温速度が十分に早くなったからであると考えられる。これに対して、比較例１〜７では、連続率は、８５％未満の低い値となった。これは、Ａ／Ｂ比を６０未満としたことで、後半の昇温速度が十分に早くならなかったからであると考えられる。なお、比較例８，９では、連続率は、８５％以上の高い値となった。これは、重量が１３０ｍｇ未満であったことで、誘電体層１１と内部電極層１２との焼結温度ギャップの影響が抑制されたからであると考えられる。また、比較例８については、Ａｒｅａ１／Ａｒｅａ２が８０％未満であったことも影響し、誘電体層１１と内部電極層１２との焼結温度ギャップの影響が抑制されたと考えられる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量領域
１５ エンドマージン領域
１６ サイドマージン領域
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ

Claims (4)

1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、
   前記２端面に形成された１対の外部電極と、を備え、
   前記積層チップと前記１対の外部電極の合計重量が１３０ｍｇ以上であり、
   前記積層チップにおいて、前記２端面が対向する第１方向の中心における前記第１方向に垂直な断面において、前記積層チップの積層方向における高さをＴ１とし、前記内部電極層の幅方向である第２方向における前記内部電極層の端点を通る高さをＴ２とし、いずれかの最外層の前記内部電極層を通り前記第２方向の幅をＷ１とし、積層方向の中心を通り前記第２方向の幅をＷ２とする場合に、（Ｔ１−Ｔ２）／Ｔ１が０％以上、＋４．５％以下であり、（Ｗ１−Ｗ２）／Ｗ１が−１．０％以上、＋３．０％以下であり、
   Ｔ１に対する前記内部電極層の積層数が２５０層／ｍｍ以上であり、
   前記内部電極層の連続率が８５％以上であることを特徴とする積層セラミックコンデンサ。
2. 前記断面において、全面積に対する、異なる端面に露出する内部電極層同士が対向する容量領域の面積の比率は、８０％以上であることを特徴とする請求項１記載の積層セラミックコンデンサ。
3. Ｔ１に対する前記内部電極層の積層数が４００層／ｍｍ以上であることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
4. セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成する工程と、
   前記セラミック積層体を焼成することで積層チップを得る工程と、
   前記積層チップの前記２端面の下地層上にめっき処理により１対の外部電極を形成する工程と、を含み、
   前記積層チップと前記１対の外部電極の合計重量が１３０ｍｇ以上であり、
   前記積層チップにおいて、前記２端面が対向する第１方向の中心における前記第１方向に垂直な断面において、前記積層チップの高さをＴ１とする場合に、Ｔ１に対する前記内部電極層の積層数が２５０層／ｍｍ以上であり、
   前記セラミック積層体を焼成する際に、（後半の昇温速度）／（前半の昇温速度）を６０以上とすることを特徴とする積層セラミックコンデンサの製造方法。

Images