KR102492594B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR102492594B1
KR102492594B1 KR1020180081417A KR20180081417A KR102492594B1 KR 102492594 B1 KR102492594 B1 KR 102492594B1 KR 1020180081417 A KR1020180081417 A KR 1020180081417A KR 20180081417 A KR20180081417 A KR 20180081417A KR 102492594 B1 KR102492594 B1 KR 102492594B1
Authority
KR
South Korea
Prior art keywords
ceramic
concentration
internal electrode
atm
respect
Prior art date
Application number
KR1020180081417A
Other languages
English (en)
Other versions
KR20190009707A (ko
Inventor
노리유끼 지기라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017140310A external-priority patent/JP7015121B2/ja
Priority claimed from JP2017140309A external-priority patent/JP2019021816A/ja
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20190009707A publication Critical patent/KR20190009707A/ko
Application granted granted Critical
Publication of KR102492594B1 publication Critical patent/KR102492594B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/242Terminals the capacitive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

신뢰성을 향상시킬 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다. 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되며, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조와, 상기 적층 구조의 적층 방향의 상면 및 하면 중 적어도 어느 한쪽에 형성되며, 상기 유전체층과 주성분이 동일한 커버층을 구비하고, 상기 커버층, 상기 적층 구조에 있어서 동일한 단부면에 노출되는 내부 전극층끼리가 상이한 단부면에 노출되는 내부 전극층을 개재하지 않고 대향하는 엔드 마진 영역, 및 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역 중, 적어도 어느 것에 있어서의 주성분 세라믹에 대한 도너 원소 농도는, 상기 적층 구조의 상기 유전체층에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮은 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD THEREOF}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
근년, 스마트폰이나 휴대 전화 등의 전자 기기의 소형화에 수반하여, 탑재되는 전자 부품의 소형화가 급속하게 진행되고 있다. 예를 들어, 적층 세라믹 콘덴서에 있어서는, 소정의 특성을 확보하면서, 칩 사이즈를 작게 하기 위해, 유전체층 및 내부 전극층의 박층화가 진행되고 있다.
유전체층의 박층화에 수반하여, 1층의 유전체층에 인가되는 전압이 증대되어, 유전체층의 수명 시간이 짧아진다. 그 결과, 적층 세라믹 콘덴서의 신뢰성이 저하될 우려가 있다. 따라서, 유전체층에 Mo(몰리브덴)나 Nb(니오븀), Ta(탄탈륨), W(텅스텐) 등의 도너 원소를 첨가하는 기술이 개시되어 있다(예를 들어, 특허문헌 1∼4 참조).
일본 특허 공개 제2016-127120호 공보 일본 특허 공개 제2016-139720호 공보 일본 특허 공개 제2017-028224호 공보 일본 특허 공개 제2017-028225호 공보
그러나, 엔드 마진 영역, 사이드 마진 영역 및 커버층 중 적어도 어느 것의 도너 원소 농도가 높으면, 소결 지연이나 칩 표면의 이상 입성장 등에 기인하여 구조 결함이 발생하고, 그 결과로서 적층 세라믹 콘덴서의 신뢰성이 저하될 우려가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 신뢰성을 향상시킬 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되며, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조와, 상기 적층 구조의 적층 방향의 상면 및 하면 중 적어도 어느 한쪽에 형성되며, 상기 유전체층과 주성분이 동일한 커버층을 구비하고, 상기 커버층, 상기 적층 구조에 있어서 동일한 단부면에 노출되는 내부 전극층끼리가 상이한 단부면에 노출되는 내부 전극층을 개재하지 않고 대향하는 엔드 마진 영역, 및 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역 중, 적어도 어느 것에 있어서의 주성분 세라믹에 대한 도너 원소 농도는, 상기 적층 구조의 상기 유전체층에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮은 것을 특징으로 한다.
본 발명에 따른 적층 세라믹 콘덴서의 제조 방법은, 주성분 세라믹 입자를 포함하는 그린 시트 상에, 금속 도전 페이스트의 제1 패턴을 배치하는 제1 공정과, 상기 그린 시트 상에 있어서 상기 금속 도전 페이스트의 주변 영역에, 주성분 세라믹 입자를 포함하는 제2 패턴을 배치하는 제2 공정과, 상기 제2 공정에 의해 얻어진 적층 단위를, 상기 제1 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하여 얻어진 세라믹 적층체를 소성하는 제3 공정을 포함하고, 상기 제2 패턴에 있어서의 주성분 세라믹에 대한 도너 원소의 농도를, 상기 그린 시트에 있어서의 주성분 세라믹에 대한 도너 원소의 농도보다도 낮게 하는 것을 특징으로 한다.
본 발명에 따른 적층 세라믹 콘덴서의 다른 제조 방법은, 주성분 세라믹 입자를 포함하는 그린 시트 상에, 금속 도전 페이스트의 제1 패턴을 배치하는 제1 공정과, 상기 제1 공정에 의해 얻어진 적층 단위를, 상기 제1 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하는 제2 공정과, 상기 제2 공정에 의해 얻어진 세라믹 적층체의 적층 방향의 상면 및 하면 중 적어도 어느 한쪽에 주성분 세라믹 입자를 포함하는 커버 시트를 배치하여 소성하는 제3 공정을 포함하고, 상기 커버 시트에 있어서의 주성분 세라믹에 대한 도너 원소의 농도를, 상기 그린 시트에 있어서의 주성분 세라믹에 대한 도너 원소의 농도보다도 낮게 하는 것을 특징으로 한다.
본 발명에 따르면, 적층 세라믹 콘덴서의 신뢰성을 향상시킬 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도.
도 2는 도 1의 A-A선 단면도.
도 3은 도 1의 B-B선 단면도.
도 4의 (a)는 사이드 마진 영역의 단면의 확대도, (b)는 엔드 마진 영역의 단면의 확대도.
도 5는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 6은 측정 결과를 도시하는 도면.
도 7은 측정 결과를 도시하는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은 실시 형태에 따른 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 2는 도 1의 A-A선 단면도이다. 도 3은 도 1의 B-B선 단면도이다. 도 1∼도 3에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 것의 대향하는 2단부면에 형성된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라 칭한다. 외부 전극(20a, 20b)은, 적층 칩(10)의 적층 방향의 상면, 하면 및 2측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.
적층 칩(10)은 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단연은, 적층 칩(10)의 외부 전극(20a)이 형성된 단부면과, 외부 전극(20b)이 형성된 단부면에 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은 외부 전극(20a)과 외부 전극(20b)에 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은 커버층(13)에 의해 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이고, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이며, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이며, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은 Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 예를 들어 일반식 ABO3로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학 양론 조성의 ABO3-α를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산 칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
도 2에서 예시한 바와 같이, 외부 전극(20a)에 접속된 내부 전극층(12)과 외부 전극(20b)에 접속된 내부 전극층(12)이 대향하는 영역은, 적층 세라믹 콘덴서(100)에 있어서 전기 용량을 발생시키는 영역이다. 따라서, 당해 영역을, 용량 영역(14)이라 칭한다. 즉, 용량 영역(14)은 상이한 외부 전극에 접속된 2개의 인접하는 내부 전극층(12)이 대향하는 영역이다.
외부 전극(20a)에 접속된 내부 전극층(12)끼리가, 외부 전극(20b)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역을, 엔드 마진 영역(15)이라 칭한다. 또한, 외부 전극(20b)에 접속된 내부 전극층(12)끼리가, 외부 전극(20a)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역도, 엔드 마진 영역(15)이다. 즉, 엔드 마진 영역(15)은 동일한 외부 전극에 접속된 내부 전극층(12)이 상이한 외부 전극에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역이다. 엔드 마진 영역(15)은 용량을 발생시키지 않는 영역이다.
도 3에서 예시한 바와 같이, 적층 칩(10)에 있어서, 적층 칩(10)의 2측면으로부터 내부 전극층(12)에 이르기까지의 영역을 사이드 마진 영역(16)이라 칭한다. 즉, 사이드 마진 영역(16)은 상기 적층 구조에 있어서 적층된 복수의 내부 전극층(12)이 2측면측으로 연장된 단부를 덮도록 형성된 영역이다. 사이드 마진 영역(16)도, 용량을 발생시키지 않는 영역이다.
도 4의 (a)는 사이드 마진 영역(16)의 단면의 확대도이다. 사이드 마진 영역(16)은 유전체층(11)과 역 패턴층(17)이, 용량 영역(14)에 있어서의 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서 교대로 적층된 구조를 갖는다. 용량 영역(14)의 각 유전체층(11)과 사이드 마진 영역(16)의 각 유전체층(11)은 서로 연속하는 층이다. 이 구성에 따르면, 용량 영역(14)과 사이드 마진 영역(16)의 단차가 억제된다.
도 4의 (b)는 엔드 마진 영역(15)의 단면의 확대도이다. 사이드 마진 영역(16)과의 비교에 있어서, 엔드 마진 영역(15)에서는, 적층되는 복수의 내부 전극층(12) 중, 1개 걸러 엔드 마진 영역(15)의 단부면까지 내부 전극층(12)이 연장된다. 또한, 내부 전극층(12)이 엔드 마진 영역(15)의 단부면까지 연장되는 층에서는, 역 패턴층(17)이 적층되어 있지 않다. 용량 영역(14)의 각 유전체층(11)과 엔드 마진 영역(15)의 각 유전체층(11)은 서로 연속하는 층이다. 이 구성에 따르면, 용량 영역(14)과 엔드 마진 영역(15)의 단차가 억제된다.
유전체층(11) 및 커버층(13)은, 예를 들어 페로브스카이트 구조를 갖는 주성분 세라믹의 원재료 분말을 소성함으로써 얻어진다. 소성 시에 원재료 분말이 환원 분위기에 노출되기 때문에, 주성분 세라믹에 산소 결함이 발생한다. 따라서, 유전체층(11)에, ABO3로 표시되는 페로브스카이트 구조의 B 사이트를 치환하여, 도너로서 기능하는 Mo, Nb, Ta, W 등을 첨가하는 것이 생각된다. 도너 원소를 유전체층(11)에 첨가함으로써, 주성분 세라믹의 산소 결함의 생성이 억제된다. 그 결과, 유전체층(11)의 수명 특성이 향상되어 신뢰성이 향상되고, 높은 유전율이 얻어져, 양호한 바이어스 특성이 얻어진다. 그러나, 역 패턴층(17)에 있어서도 도너 원소를 많이 첨가하면, 주성분 세라믹의 입성장이 촉진되는 것에 의한 적층 칩(10)의 표면에서의 이상 입성장이나, 그 영향에 의해 치밀화가 저해됨으로써, 소결 지연에 기인한 구조 결함이 발생한다. 또는, 역 패턴층(17)에 있어서도 도너 원소를 많이 첨가하면, 역 패턴층(17)의 입성장이 촉진됨으로써, 역 패턴층(17) 근방의 내부 전극층(12)의 구상화에 기인한 구조 결함이 발생한다. 그 결과, 적층 세라믹 콘덴서(100)의 신뢰성이 저하될 우려가 있다. 예를 들어, 상기 치밀화의 저해에 의해, 내습성이 부족하게 된다. 구상화에 기인한 구조 결함에 의해, 쇼트율 상승, 수명 저하, 내전압(BDV) 저하 등의 문제가 발생하게 된다. 또한, 커버층(13)에 있어서도 도너 원소를 많이 첨가하면, 주성분 세라믹의 입성장이 촉진되는 것에 의한 커버층(13)의 표면에서의 이상 입성장이나, 그 영향에 의해 치밀화가 저해됨으로써, 소결 지연에 기인한 구조 결함이 발생한다. 그 결과, 적층 세라믹 콘덴서(100)의 신뢰성이 저하될 우려가 있다. 예를 들어, 상기 치밀화의 저해에 의해, 내습성이 부족하게 된다.
따라서, 본 실시 형태에 있어서는, 커버층(13) 및 역 패턴층(17) 중 적어도 어느 것에 있어서의 주성분 세라믹에 대한 도너 원소 농도를, 유전체층(11)에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 한다. 이 구성에 있어서는, 적층 칩(10)의 표면에서의 이상 입성장이나 소결 지연이 억제되어, 구조 결함이 억제된다. 그 결과, 적층 세라믹 콘덴서(100)의 신뢰성이 향상된다.
또한, 역 패턴층(17)에 있어서의 주성분 세라믹에 대한 도너 원소 농도를, 유전체층(11)에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 하는 경우, 소성 시의 도너 원소의 확산에 의해, 엔드 마진 영역(15) 및 사이드 마진 영역(16)(이하, 마진 영역이라 총칭하는 경우가 있음)의 전체에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 용량 영역(14)의 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮아진다.
역 패턴층(17)에 있어서의 도너 원소량이 너무 많으면, 적층 칩(10)의 표면에서의 이상 입성장이나 소결 지연이 충분히 억제되지 않게 될 우려가 있다. 따라서, 역 패턴층(17)에 있어서의 도너 원소 농도에 상한을 설정하는 것이 바람직하다. 본 실시 형태에 있어서는, 일례로서, 도너 원소로서 Mo를 사용한 경우, 역 패턴층(17)에 있어서 주성분 세라믹에 대한 Mo 농도를 0.2atm% 미만으로 하는 것이 바람직하고, 0.1atm% 이하로 하는 것이 보다 바람직하다. 또한, 농도(atm%)는 일반식 ABO3로 표시되는 페로브스카이트 구조를 갖는 주성분 세라믹의 B 사이트를 100atm%로 한 경우의 농도이다. 이하, 마찬가지로 한다.
또한, 본 실시 형태에 있어서는, 엔드 마진 영역(15) 및 사이드 마진 영역(16)의 양쪽에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 용량 영역(14)의 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮게 되어 있지만, 그것에 한정되지 않는다. 예를 들어, 어느 한쪽의 마진 영역에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 용량 영역(14)의 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮게 되어 있으면 된다.
커버층(13)에 있어서의 도너 원소량이 너무 많으면, 커버층(13)의 표면에서의 이상 입성장이나 소결 지연이 충분히 억제되지 않게 될 우려가 있다. 따라서, 커버층(13)에 있어서의 도너 원소 농도에 상한을 설정하는 것이 바람직하다. 본 실시 형태에 있어서는, 일례로서, 도너 원소로서 Mo를 사용한 경우, 커버층(13)에 있어서 주성분 세라믹에 대한 Mo 농도를 0.2atm% 미만으로 하는 것이 바람직하고, 0.1atm% 이하로 하는 것이 보다 바람직하다. 또한, 농도(atm%)는 일반식 ABO3로 표시되는 페로브스카이트 구조를 갖는 주성분 세라믹의 B 사이트를 100atm%로 한 경우의 농도이다. 이하, 마찬가지로 한다.
또한, 본 실시 형태에 있어서는, 적층 칩(10)의 상면 및 하면의 양쪽의 커버층(13)에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮게 되어 있지만, 그것에 한정되지 않는다. 예를 들어, 어느 한쪽의 커버층(13)에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮게 되어 있으면 된다.
또한, 유전체층(11)의 평면 방향에 있어서 도너 원소 농도에 분포가 발생하는 경우에 있어서는, 커버층(13)에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 상이한 외부 전극에 접속된 2개의 인접하는 내부 전극층(12)이 대향하는 영역(용량 영역)의 유전체층(11)에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮게 되어 있는 것이 바람직하다.
또한, 도너 원소로서 Mo를 선택함으로써, Nb, Ta, W 등의 다른 도너 원소를 선택한 경우와 비교하여, HALT 특성이 가장 우수한 적층 세라믹 콘덴서로 할 수 있다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 5는 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO3의 입자의 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO3는, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3는, 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는, 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 모두 채용할 수 있다.
얻어진 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mo, Nb, Ta, W, Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 및, Co(코발트), Ni, Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 혹은 유리를 들 수 있다. 본 실시 형태에 있어서는, 얻어진 세라믹 분말에, 적어도, 도너 원소 중 어느 것을 첨가한다.
본 실시 형태에 있어서는, 바람직하게는 먼저 유전체층(11)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820∼1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 세라믹 분말의 평균 입자 직경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50∼300㎚이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조절해도 된다.
다음에, 엔드 마진 영역(15) 및 사이드 마진 영역(16)을 형성하기 위한 역 패턴 재료를 준비한다. 상기의 유전체 재료의 제작 공정과 마찬가지의 공정에 의해 얻어진 티타늄산바륨의 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mn, V, Cr, 희토류 원소(Y, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb)의 산화물, 및, Co, Ni, Li, B, Na, K 및 Si의 산화물 혹은 유리를 들 수 있다. 본 실시 형태에 있어서는, 도너 원소를 첨가하지 않거나, 유전체 재료와 비교하여 도너 원소의 첨가량을 적게 한다.
본 실시 형태에 있어서는, 바람직하게는, 먼저 엔드 마진 영역(15) 및 사이드 마진 영역(16)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820∼1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 세라믹 분말의 평균 입자 직경은, 유전체 재료에 맞추어, 바람직하게는 50∼300㎚이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조절해도 된다.
다음에, 커버층(13)을 형성하기 위한 커버 재료를 준비한다. 상기의 유전체 재료의 제작 공정과 마찬가지의 공정에 의해 얻어진 티타늄산바륨의 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mn, V, Cr, 희토류 원소(Y, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb)의 산화물, 및, Co, Ni, Li, B, Na, K 및 Si의 산화물 혹은 유리를 들 수 있다. 본 실시 형태에 있어서는, 도너 원소를 첨가하지 않거나, 유전체 재료와 비교하여 도너 원소의 첨가량을 적게 한다.
본 실시 형태에 있어서는, 바람직하게는 먼저 커버층(13)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820∼1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 세라믹 분말의 평균 입자 직경은, 유전체 재료에 맞추어, 바람직하게는 50∼300㎚이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조절해도 된다.
(적층 공정)
다음에, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도공하여 건조시킨다.
다음에, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층 패턴(제1 패턴)을 배치한다. 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분은, 특별히 한정되는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 평균 입자 직경이 50㎚ 이하인 BaTiO3를 균일하게 분산시켜도 된다.
다음에, 역 패턴 재료에, 에틸셀룰로오스계 등의 바인더와, 테르피네올계 등의 유기 용제를 첨가하고, 롤 밀로 혼련하여 역 패턴 페이스트를 얻었다. 유전체 그린 시트 상에 있어서, 내부 전극층 패턴이 인쇄되어 있지 않은 주변 영역에 역 패턴 페이스트를 인쇄함으로써 역 패턴(제2 패턴)을 배치하여, 내부 전극층 패턴과의 단차를 매립한다.
다음에, 얻어진 커버 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 10㎛ 이하의 띠 형상 유전체 커버 시트를 도공하여 건조시킨다.
그 후, 내부 전극층 패턴 및 역 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈리게 되도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단연이 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극(20a, 20b)에 교대로 인출되도록, 소정층수(예를 들어 100∼500층)만큼 적층한다. 적층한 유전체 그린 시트의 상하에 유전체 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 1.0㎜×0.5㎜)로 커트하고, 그 후에 외부 전극(20a, 20b)으로 되는 금속 도전 페이스트를, 커트한 적층체의 양측면에 침지법 등에 의해 도포하여 건조시킨다. 이에 의해, 적층 세라믹 콘덴서(100)의 성형체가 얻어진다. 또한, 신뢰성(내습성)의 관점에서, 소결 후의 커버층(13)의 두께가 20㎛ 이상으로 되도록 유전체 커버 시트의 적층수를 정하는 것이 바람직하다.
(소성 공정)
이와 같이 하여 얻어진 성형체를, 250∼500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 10-5∼10-8atm의 환원 분위기 중에서 1100∼1300℃에서 10분∼2시간 소성함으로써, 각 화합물이 소결되어 입성장한다. 이와 같이 하여, 적층 세라믹 콘덴서(100)가 얻어진다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃∼1000℃에서 재산화 처리를 행해도 된다.
(도금 처리 공정)
그 후, 도금 처리에 의해, 외부 전극(20a, 20b)에, Cu, Ni, Sn 등의 금속 코팅을 행해도 된다.
본 실시 형태에 따른 제조 방법에 의하면, 커버 재료 및 역 패턴 재료에 있어서의 주성분 세라믹에 대한 도너 원소 농도가, 유전체 재료에 있어서의 주성분 세라믹에 대한 도너 원소 농도보다도 낮아진다. 이 경우, 소성 공정에 있어서, 적층 칩(10)의 표면에서의 이상 입성장이나 소결 지연이 억제되어, 구조 결함이 억제된다. 그 결과, 적층 세라믹 콘덴서(100)의 신뢰성이 향상된다.
역 패턴 재료에 있어서의 도너 원소량이 너무 많으면, 적층 칩(10)의 표면에서의 이상 입성장이나 소결 지연이 충분히 억제되지 않게 될 우려가 있다. 따라서, 역 패턴 재료에 있어서의 도너 원소 농도에 상한을 설정하는 것이 바람직하다. 본 실시 형태에 있어서는, 일례로서, 도너 원소로서 Mo를 사용한 경우, 역 패턴 재료에 있어서의 주성분 세라믹에 대한 Mo 농도를 0.2atm% 미만으로 하는 것이 바람직하고, 0.1atm% 이하로 하는 것이 보다 바람직하고, 제로로 하는 것이 더욱 바람직하다.
커버 재료에 있어서의 도너 원소량이 너무 많으면, 커버층(13)의 표면에서의 이상 입성장이나 소결 지연이 충분히 억제되지 않게 될 우려가 있다. 따라서, 커버 재료에 있어서의 도너 원소 농도에 상한을 설정하는 것이 바람직하다. 본 실시 형태에 있어서는, 일례로서, 도너 원소로서 Mo를 사용한 경우, 커버 재료에 있어서의 주성분 세라믹에 대한 Mo 농도를 0.2atm% 미만으로 하는 것이 바람직하고, 0.1atm% 이하로 하는 것이 보다 바람직하고, 제로로 하는 것이 더욱 바람직하다.
[실시예]
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
(실시예 1, 2)
(유전체 재료의 제작)
티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대하여, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%, Mo 농도가 0.2atm%로 되도록 Ho2O3, MnCO3, V2O5, SiO2 및 MoO3를 칭량하고, 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다.
(역 패턴 재료의 제작)
실시예 1에 있어서는, 티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대해, Ho 농도가 0.4atm%, Mn 농도가 2atm%, V 농도가 0.1atm%, Si 농도가 2atm%, B 농도가 0.3atm%로 되도록, Ho2O3, MnCO3, V2O5, SiO2 및 B2O3를 칭량하였다. 실시예 2에 있어서는, 또한 Mo 농도가 0.1atm%로 되도록 MoO3를 칭량하였다. 그 후, 볼 밀로 충분히 습식 혼합 분쇄하여 역 패턴 재료를 얻었다.
(역 패턴 페이스트의 제작)
역 패턴 재료에 유기 바인더로서 에틸셀룰로오스계, 용제로서 테르피네올계를 첨가하고 롤 밀로 혼련하여 역 패턴 페이스트를 얻었다.
(적층 세라믹 콘덴서의 제작)
유전체 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하고 닥터 블레이드법에 의해 소결 후의 유전체층(11)의 두께가 0.8㎛로 되도록 그린 시트를 제작하였다. 얻어진 시트에 내부 전극 형성용 페이스트를 스크린 인쇄하여 내부 전극을 형성, 역 패턴 페이스트를 내부 전극이 없는 부분에 스크린 인쇄하여 내부 전극의 단차를 매립하였다. 인쇄한 시트를 250매 겹치고, 그 상하에 커버 시트를 각각 30㎛씩 적층하였다. 그 후, 열 압착에 의해 적층체를 얻고, 소정의 형상으로 절단하였다. 얻어진 적층체에 Ni 외부 전극을 침지법에 의해 형성하고, N2 분위기에서 탈바인더 처리 후, 환원 분위기 하(O2 분압 : 10-5∼10-8atm), 1250℃에서 소성하여 소결체를 얻었다. 형상 치수는, 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이었다. 소결체를 N2 분위기 하 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 외부 전극 단자의 표면에 Cu, Ni, Sn의 금속 코팅을 행하여, 적층 세라믹 콘덴서를 얻었다. 또한 소성 후에 있어서 Ni 내부 전극의 두께는 1.0㎛이었다.
(비교예 1)
비교예 1에 있어서는, 역 패턴 재료를 제작하는 공정에 있어서, 티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대해, Ho 농도가 0.4atm%, Mn 농도가 2atm%, V 농도가 0.1atm%, Si 농도가 2atm%, B 농도가 0.3atm%, Mo 농도가 0.2atm%로 되도록, Ho2O3, MnCO3, V2O5, SiO2, B2O3 및 MoO3를 칭량하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다.
(비교예 2)
비교예 2에 있어서는, 유전체 재료를 제작하는 공정에 있어서, 티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대하여, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%로 되도록 Ho2O3, MnCO3, V2O5 및 SiO2를 칭량하고, Mo원을 첨가하지 않았다. 그 밖의 조건은, 실시예 1과 마찬가지로 하였다.
(분석)
실시예 1, 2 및 비교예 1, 2에 대하여 HALT(고온 가속 수명 시험 : Highly Accelerated Limit Test) 불량률 및 용량 취득률을 측정하였다. HALT 불량률의 측정에 있어서는, 125℃-12Vdc-120min-100개의 HALT 시험을 실시하여, 쇼트 불량률 5% 미만을 합격(○)으로 하고, 5% 이상 10% 미만을 △로 하고, 10% 이상을 불합격(×)으로 하였다. 용량 취득률의 측정에 있어서는, 용량을 LCR 미터로 측정하였다. 이 측정값과, 유전체 재료의 유전율(미리 유전체 재료만으로 φ=10㎜×T=1㎜의 원판 형상 소결체를 제작하여 용량을 측정하고, 유전율을 산출), 내부 전극의 교차 면적, 유전체 세라믹층 두께, 적층 매수로부터 계산되는 설계값을 비교하고, 용량 취득률(측정값/설계값×100)이 95%∼105%인 것을 합격(○)으로 하였다.
도 6은 측정 결과를 도시하는 도면이다. 또한, 도 6에 있어서, 「마진」의 란은, 마진 영역에 있어서 유전체 재료와 역 패턴 재료가 교대로 적층되기 때문에, 유전체 재료와 역 패턴 재료의 평균값이 도시되어 있다. 비교예 1에서는, HALT 불량률이 31%로 커졌다. 이것은, 역 패턴 재료에도 Mo를 많이 첨가함으로써, 적층 칩(10)의 표면에서의 이상 입성장이나, 소결 지연에 기인하여 구조 결함이 발생하였기 때문이라고 생각된다. 다음에, 비교예 2에서도, HALT 불량률이 50%로 커졌다. 이것은, 유전체 재료에 Mo를 첨가하지 않음으로써, 유전체층(11)의 수명 시간을 길게 할 수 없었기 때문이라고 생각된다. 이들에 반해, 실시예 1, 2의 어느 것에 있어서도, HALT 불량률이 10% 미만으로 되었다. 이것은, 역 패턴 재료에 있어서의 주성분 세라믹에 대한 Mo 농도를 유전체 재료에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 함으로써, 유전체층(11)의 수명 시간이 길어지고, 적층 칩(10)의 표면에서의 이상 입성장이나 소결 지연이 억제되어, 구조 결함이 억제되었기 때문이라고 생각된다. 또한, 소성 후의 마진 영역의 전체에 있어서의 주성분 세라믹에 대한 Mo 농도는, 용량 영역(14)의 유전체층(11)에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 되어 있었다.
다음에, 실시예 2에 대하여 실시예 1의 HALT 불량률이 낮아졌다. 이것은, 실시예 1에 있어서 역 패턴 재료에 Mo를 첨가하지 않음으로써, 마진 영역에 있어서의 주성분 세라믹에 대한 Mo 농도가 보다 낮아졌기 때문이라고 생각된다.
또한, 비교예 1, 2에서는 실시예 1, 2와 비교하여 용량 취득률에 변동이 발생하였다. 비교예 1에서는, 용량 취득률이 낮아졌다. 이것은, Mo 과잉으로 사이드 마진 부근의 입성장이 촉진되어, 내부 전극 단부의 Ni가 구상화(연속성이 저하)되어 용량 취득률이 저하된 것으로 생각된다. 비교예 2에서는, 용량 취득률이 높아졌다. 이것은, 비교예 2에서는 입성장을 촉진하는 Mo가 첨가되지 않았기 때문이며, 또한, 첨가제 총량이 적어짐으로써 비유전율이 약간 상승하였기 때문이라고 생각된다.
(실시예 3, 4)
(유전체 재료의 제작)
티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대하여, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%, Mo 농도가 0.2atm%로 되도록 Ho2O3, MnCO3, V2O5, SiO2 및 MoO3를 칭량하고, 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다.
(커버 재료의 제작)
실시예 3에 있어서는, 티타늄산바륨 분말(평균 입자 직경 0.2㎛) 100atm%에 대해, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%가 되도록, Ho2O3, MnCO3, V2O5 및 SiO2를 칭량하였다. 실시예 4에 있어서는, 또한 Mo 농도가 0.1atm%로 되도록 MoO3를 칭량하였다. 실시예 5에 있어서는, 또한 Mo 농도가 0.17atm%로 되도록 MoO3를 칭량하였다. 그 후, 볼 밀로 충분히 습식 혼합 분쇄하여 역 패턴 재료를 얻었다.
(적층 세라믹 콘덴서의 제작)
유전체 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하여 닥터 블레이드법에 의해 소결 후의 유전체층(11)의 두께가 0.8㎛로 되도록 그린 시트를 제작하였다. 얻어진 시트에 내부 전극 형성용 페이스트를 스크린 인쇄하여 내부 전극을 형성하였다. 인쇄한 시트를 250매 겹쳤다. 다음에, 커버 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하여 닥터 블레이드법에 의해, 소결 후의 두께가 10㎛로 되도록 유전체 커버 시트를 제작하였다. 그 후, 적층한 유전체 그린 시트의 상하에 유전체 커버 시트를 각각 3매 적층하고 열 압착시켜 적층체를 얻고, 소정의 형상으로 절단하였다. 얻어진 적층체에 Ni 외부 전극을 침지법에 의해 형성하고, N2 분위기에서 탈바인더 처리 후, 환원 분위기 하(O2 분압 : 10-5∼10-8atm), 1250℃에서 소성하여 소결체를 얻었다. 형상 치수는, 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이었다. 소결체를 N2 분위기 하 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 외부 전극 단자의 표면에 Cu, Ni, Sn의 금속 코팅을 행하여, 적층 세라믹 콘덴서를 얻었다. 또한 소성 후에 있어서 Ni 내부 전극의 두께는 1.0㎛이었다.
(비교예 3)
비교예 3에 있어서는, 커버 재료를 제작하는 공정에 있어서, 티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대해, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%, Mo 농도가 0.2atm%로 되도록 Ho2O3, MnCO3, V2O5, SiO2 및 MoO3를 칭량하였다. 그 밖의 조건은 실시예 3과 마찬가지로 하였다.
(비교예 4)
비교예 4에 있어서는, 유전체 재료를 제작하는 공정에 있어서, 티타늄산바륨 분말(평균 입자 직경 0.15㎛) 100atm%에 대하여, Ho 농도가 0.4atm%, Mn 농도가 0.2atm%, V 농도가 0.1atm%, Si 농도가 0.6atm%로 되도록 Ho2O3, MnCO3, V2O5 및 SiO2를 칭량하고, Mo원을 첨가하지 않았다. 그 밖의 조건은, 실시예 3과 마찬가지로 하였다.
(분석)
실시예 3∼5 및 비교예 3, 4에 대하여 HALT(고온 가속 수명 시험 : Highly Accelerated Limit Test) 불량률 및 용량 취득률을 측정하였다. HALT 불량률의 측정에 있어서는, 125℃-12Vdc-120min-100개의 HALT 시험을 실시하여, 쇼트 불량률 5% 미만을 합격(○)으로 하고, 5% 이상 10% 미만을 △로 하고, 10% 이상을 불합격(×)으로 하였다. 용량 취득률의 측정에 있어서는, 용량을 LCR 미터로 측정하였다. 이 측정값과, 유전체 재료의 유전율(미리 유전체 재료만으로 φ=10㎜×T=1㎜의 원판 형상 소결체를 제작하여 용량을 측정하고, 유전율을 산출), 내부 전극의 교차 면적, 유전체 세라믹층 두께, 적층 매수로부터 계산되는 설계값을 비교하고, 용량 취득률(측정값/설계값×100)이 95%∼105%인 것을 합격(○)으로 하였다.
도 7은 측정 결과를 도시하는 도면이다. 비교예 3에서는, HALT 불량률이 31%로 커졌다. 이것은, 커버 재료에도 Mo를 많이 첨가함으로써, 커버층(13)의 표면에서의 이상 입성장이나, 소결 지연에 기인하여 구조 결함이 발생하였기 때문이라고 생각된다. 다음에, 비교예 4에서도, HALT 불량률이 50%로 커졌다. 이것은, 유전체 재료에 Mo를 첨가하지 않음으로써, 유전체층(11)의 수명 시간을 길게 할 수 없었기 때문이라고 생각된다. 이들에 반해, 실시예 3∼5 중 어느 것에 있어서도, HALT 불량률이 10% 미만으로 되었다. 이것은, 커버 재료에 있어서의 주성분 세라믹에 대한 Mo 농도를 유전체 재료에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 함으로써, 유전체층(11)의 수명 시간이 길어지고, 커버층(13)의 표면에서의 이상 입성장이나 소결 지연이 억제되어, 구조 결함이 억제되었기 때문이라고 생각된다. 또한, 소성 후의 커버층(13)에 있어서의 주성분 세라믹에 대한 Mo 농도는, 유전체층(11)에 있어서의 주성분 세라믹에 대한 Mo 농도보다도 낮게 되어 있었다.
다음에, 실시예 4, 5에 대하여 실시예 3의 HALT 불량률이 낮아졌다. 이것은, 실시예 3에 있어서 커버 재료에 Mo를 첨가하지 않음으로써, 커버 시트에 있어서의 주성분 세라믹에 대한 Mo 농도가 보다 낮아졌기 때문이라고 생각된다.
또한, 비교예 3, 4에서는 실시예 3, 4와 비교하여 용량 취득률에 변동이 발생하였다. 비교예 3에서는, 용량 취득률이 낮아졌다. 이것은, Mo 과잉으로 사이드 마진 부근의 입성장이 촉진되어, 내부 전극 단부의 Ni가 구상화(연속성이 저하)되어 용량 취득률이 저하된 것으로 생각된다. 비교예 4에서는, 용량 취득률이 높아졌다. 이것은, 비교예 4에서는 입성장을 촉진하는 Mo가 첨가되지 않았기 때문이며, 또한, 첨가제 총량이 적어짐으로써 비유전율이 약간 상승하였기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.

Claims (12)

  1. 세라믹을 포함하는 유전체층과, 내부 전극층이 교대로 적층되며, 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2개의 단부면에 노출되도록 형성된 적층 구조와,
    상기 적층 구조의 적층 방향의 상면 및 하면 중 적어도 어느 한쪽에 형성되며, 상기 유전체층과 동일한 상기 세라믹을 포함하는 커버층을 구비하고,
    상기 커버층, 상기 적층 구조에 있어서 동일한 단부면에 노출되는 내부 전극층끼리가 상이한 단부면에 노출되는 내부 전극층을 개재하지 않고 대향하는 엔드 마진 영역, 및 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2개의 단부면 이외의 2개의 측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역 중, 적어도 어느 것에 있어서의 상기 세라믹에 대한 Mo 농도는, 상기 적층 구조의 상기 유전체층에 있어서의 상기 세라믹에 대한 Mo 농도보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 엔드 마진 영역 및 상기 사이드 마진 영역의 상기 세라믹 및 상기 적층 구조의 상기 유전체층의 상기 세라믹은, 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 커버층의 상기 세라믹 및 상기 유전체층의 상기 세라믹은, 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 커버층, 상기 엔드 마진 영역 및 상기 사이드 마진 영역에서의 상기 세라믹에 대한 Mo 농도는, 0.2atm% 미만인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 세라믹 입자를 포함하는 그린 시트 상에, 금속 도전 페이스트의 제1 패턴을 배치하는 제1 공정과,
    상기 그린 시트 상에 있어서 상기 금속 도전 페이스트의 주변 영역에, 상기 세라믹 입자를 포함하는 제2 패턴을 배치하는 제2 공정과,
    상기 제2 공정에 의해 얻어진 적층 단위를, 상기 제1 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하여 얻어진 세라믹 적층체를 소성하는 제3 공정을 포함하고,
    상기 제2 패턴에 있어서의 상기 세라믹 입자에 대한 Mo의 농도를, 상기 그린 시트에 있어서의 상기 세라믹 입자에 대한 Mo의 농도보다도 낮게 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 제2 패턴에 있어서의 상기 세라믹 입자에 대한 Mo 농도는, 0.2atm% 미만인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  8. 제5항 또는 제7항에 있어서,
    상기 그린 시트 및 상기 제2 패턴의 상기 세라믹은, 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  9. 세라믹 입자를 포함하는 그린 시트 상에, 금속 도전 페이스트의 제1 패턴을 배치하는 제1 공정과,
    상기 제1 공정에 의해 얻어진 적층 단위를, 상기 제1 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하는 제2 공정과,
    상기 제2 공정에 의해 얻어진 세라믹 적층체의 적층 방향의 상면 및 하면 중 적어도 어느 한쪽에 세라믹 입자를 포함하는 커버 시트를 배치하여 소성하는 제3 공정을 포함하고,
    상기 커버 시트에 있어서의 상기 세라믹 입자에 대한 Mo 농도를, 상기 그린 시트에 있어서의 상기 세라믹 입자에 대한 Mo 농도보다도 낮게 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 커버 시트에 있어서의 상기 세라믹 입자에 대한 Mo 농도는, 0.2atm% 미만인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  12. 제9항 또는 제11항에 있어서,
    상기 그린 시트 및 상기 커버 시트의 상기 세라믹은, 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020180081417A 2017-07-19 2018-07-13 적층 세라믹 콘덴서 및 그 제조 방법 KR102492594B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017140310A JP7015121B2 (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法
JPJP-P-2017-140309 2017-07-19
JP2017140309A JP2019021816A (ja) 2017-07-19 2017-07-19 積層セラミックコンデンサおよびその製造方法
JPJP-P-2017-140310 2017-07-19

Publications (2)

Publication Number Publication Date
KR20190009707A KR20190009707A (ko) 2019-01-29
KR102492594B1 true KR102492594B1 (ko) 2023-01-30

Family

ID=65023103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081417A KR102492594B1 (ko) 2017-07-19 2018-07-13 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (4)

Country Link
US (2) US10964481B2 (ko)
KR (1) KR102492594B1 (ko)
CN (1) CN109285698B (ko)
TW (1) TWI814730B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7092052B2 (ja) * 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
JP7374594B2 (ja) * 2019-02-25 2023-11-07 太陽誘電株式会社 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP7274372B2 (ja) * 2019-07-11 2023-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021068733A (ja) * 2019-10-17 2021-04-30 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20230062024A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 커패시터 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1521137A (en) * 1974-11-07 1978-08-16 Tdk Electronics Co Ltd Ceramic dielectric composition
EP0089550A3 (de) * 1982-03-19 1984-09-26 DRALORIC Electronic GmbH Monolithischer Kondensator und Verfahren zu seiner Herstellung
EP0618597B1 (en) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Lightly donor doped electrodes for high-dielectric-constant materials
JP3675077B2 (ja) * 1996-12-13 2005-07-27 株式会社村田製作所 積層セラミックコンデンサ
JP3734662B2 (ja) * 2000-02-16 2006-01-11 太陽誘電株式会社 積層セラミックコンデンサとその製造方法
JP2002043162A (ja) * 2000-07-26 2002-02-08 Tokin Ceramics Corp 非還元性誘電体材料の製造方法
GB2376207B (en) * 2001-05-25 2005-03-30 Kyocera Corp Method of producing ceramic laminates,laminated electronic parts and method of producing the same
CN1392570A (zh) * 2001-10-30 2003-01-22 纳幕尔杜邦公司 具有精细晶粒尺寸的高k介电组合物
JP4268844B2 (ja) * 2003-07-15 2009-05-27 Tdk株式会社 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2005089294A (ja) * 2003-08-13 2005-04-07 Sakai Chem Ind Co Ltd 無機化合物粒子の固着物の解砕方法
JP2006332285A (ja) * 2005-05-25 2006-12-07 Tdk Corp 積層セラミックコンデンサ及びその製造方法
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
US8178456B2 (en) * 2008-07-08 2012-05-15 Ian Burn Consulting, Inc. Sintered dielectric ceramic, composition for making, and use thereof in multilayer capacitor and energy storage device
CN103125006B (zh) * 2011-02-23 2016-04-20 株式会社村田制作所 层叠陶瓷电容器
CN103403822B (zh) * 2011-03-03 2016-08-10 株式会社村田制作所 层叠陶瓷电容器
KR102000686B1 (ko) * 2011-10-21 2019-07-17 삼성전기주식회사 적층 세라믹 전자부품
KR20130049295A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터
TWI592961B (zh) 2012-03-22 2017-07-21 禾伸堂企業股份有限公司 積層陶瓷電容器
KR101771728B1 (ko) * 2012-07-20 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101681358B1 (ko) 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
DE112015003592T5 (de) * 2014-08-04 2017-06-08 Murata Manufacturing Co., Ltd. Mehrschichtiger Keramikkondensator
JP6502092B2 (ja) 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) * 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6378651B2 (ja) 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6533429B2 (ja) 2015-07-28 2019-06-19 太陽誘電株式会社 積層セラミックコンデンサ
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
US20210183582A1 (en) 2021-06-17
US10964481B2 (en) 2021-03-30
US20190027311A1 (en) 2019-01-24
TW201908268A (zh) 2019-03-01
US11631540B2 (en) 2023-04-18
KR20190009707A (ko) 2019-01-29
CN109285698A (zh) 2019-01-29
TWI814730B (zh) 2023-09-11
CN109285698B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
KR102492594B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10381156B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102417726B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US20220230812A1 (en) Multilayer ceramic capacitor having controlled concentration of rare earth element
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102442888B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US20200152381A1 (en) Ceramic electronic device and manufacturing method of the same
JP2021002646A (ja) セラミック電子部品およびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN112687468A (zh) 陶瓷电子器件及其制造方法
US11834379B2 (en) Ceramic raw material powder, multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right