JP2020035820A - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2020035820A
JP2020035820A JP2018159314A JP2018159314A JP2020035820A JP 2020035820 A JP2020035820 A JP 2020035820A JP 2018159314 A JP2018159314 A JP 2018159314A JP 2018159314 A JP2018159314 A JP 2018159314A JP 2020035820 A JP2020035820 A JP 2020035820A
Authority
JP
Japan
Prior art keywords
region
substrate
sealing portion
laser mark
bare chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018159314A
Other languages
English (en)
Inventor
裕次 日高
Yuji Hidaka
裕次 日高
豊 吉井
Yutaka Yoshii
豊 吉井
玲 下田
Rei Shimoda
玲 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018159314A priority Critical patent/JP2020035820A/ja
Publication of JP2020035820A publication Critical patent/JP2020035820A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】レーザマークの視認性を向上させること。【解決手段】基板上にフリップチップ搭載された複数のベアチップと、前記複数のベアチップを封止するように前記基板上に設けられた樹脂を含む封止部と、を備え、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップの間と重なる第1領域の少なくとも一部は、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップとそれぞれ重なる複数の第2領域のうち少なくとも1つの第2領域より凹んでおり、前記少なくとも1つの第2領域にレーザマークが設けられ、前記第1領域にレーザマークが設けられていないモジュール。【選択図】図2

Description

本発明はモジュールおよびその製造方法に関し、例えば基板上に複数のベアチップを搭載するモジュールおよびその製造方法に関する。
基板上に複数のベアチップを搭載し、ベアチップを封止するように樹脂を設けることが知られている。樹脂を形成する方法として例えば真空印刷法を用いることが知られている(例えば特許文献1)。
特開2015−057815号公報
しかしながら、複数のベアチップを封止した樹脂上にレーザマークを形成すると、視認性が悪化することがある。
本発明は、上記課題に鑑みなされたものであり、レーザマークの視認性を向上させることを目的とする。
本発明は、基板上にフリップチップ搭載された複数のベアチップと、前記複数のベアチップを封止するように前記基板上に設けられた樹脂を含む封止部と、を備え、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップの間と重なる第1領域の少なくとも一部は、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップとそれぞれ重なる複数の第2領域のうち少なくとも1つの第2領域より凹んでおり、前記少なくとも1つの第2領域にレーザマークが設けられ、前記第1領域にレーザマークが設けられていないモジュールである。
上記構成において、前記少なくとも1つの第2領域は、前記第1領域より平坦である構成とすることができる。
上記構成において、前記レーザマークは、前記複数の第2領域のうち面積の最も大きい第2領域に設けられている構成とすることができる。
上記構成において、前記レーザマークは、前記複数のベアチップのうち最も上面の位置が高いベアチップに対応する第2領域に設けられている構成とすることができる。
上記構成において、前記基板上に搭載されたベアチップ以外の電子部品を備え、前記封止部の上面のうち前記基板の厚さ方向において前記電子部品と重なる第3領域に前記レーザマークは設けられていない構成とすることができる。
上記構成において、前記第1領域は前記少なくとも1つの第2領域に対し5μm以上凹む構成とすることができる。
上記構成において、前記レーザマークが設けられた第2領域は前記封止部の角部に設けられる構成とすることができる。
上記構成において、前記封止部の上面は前記樹脂の上面である構成とすることができる。
上記構成において、前記封止部は、前記樹脂を覆う金属層を含み、前記封止部の上面は前記金属層の上面である構成とすることができる。
本発明は、基板上に複数のベアチップを搭載する工程と、前記複数のベアチップを封止するように前記基板上に封止部に含まれる樹脂を真空印刷法を用い形成する工程と、を含み、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップの間と重なる第1領域にレーザマークを形成せず、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップとそれぞれ重なる複数の第2領域の少なくとも1つの第2領域にレーザマークを形成する工程と、を含むモジュールの製造方法である。
本発明によれば、レーザマークの視認性を向上させることができる。
図1は、実施例1に係るモジュールの平面図である。 図2は、図1のA−A断面図である 図3(a)から図3(d)は、実施例1に係るモジュールの製造方法を示す断面図である。 図4は、比較例1に係るモジュールの製造方法を示す断面図である。 図5(a)および図5(b)は、実施例1の変形例1および2に係るモジュールの断面図である。
以下、図面を参照し本発明の実施例について説明する。
図1は、実施例1に係るモジュールの平面図、図2は、図1のA−A断面図である。図1では、封止部30の図示を省略している。図1および図2に示すように、基板10上にベアチップ20aおよび20b並びに電子部品20cが搭載されている。ベアチップ20aおよび20bは、例えばシリコン基板等の半導体基板を有する集積回路であり、パッケージングされていない半導体チップである。電子部品20cは例えばチップコンデサ、チップインダクタおよび/またはチップ抵抗等の受動部品である。ベアチップ20aは平面の面積が最も大きいベアチップであり、基板10の角部に搭載されている。
基板10は複数の絶縁層10aから10cを有する。絶縁層10aから10cは例えば樹脂層またはセラミックス層である。基板10の上面および下面にそれぞれランド12および端子18が設けられている。絶縁層10bおよび10cの上面に配線層14が設けられている。絶縁層10aから10cを貫通する貫通電極16が設けられている。端子18は配線層14および貫通電極16を介しランド12に電気的に接続されている。
ベアチップ20aおよび20bの下面にパッド22が設けられている。バンプ24によりランド12とパッド22とが接合されている。これにより、ベアチップ20aおよび20bは基板10上にフリップチップ実装されている。電子部品20cの電極とランド12とが接合層25により接合されている。ランド12、配線層14、貫通電極16、端子18およびパッド22は、例えば銅、金、アルミニウムまたはニッケル等の金属層である。バンプ24は例えば半田バンプ、金バンプまたは銅バンプ等の金属バンプである。接合層25は例えば半田または金属ペースト等の導電性接合層である。
基板10上にベアチップ20aおよび20b並びに電子部品20cを封止するように、封止部30が設けられている。封止部30は例えばエポキシ樹脂またはフェノール樹脂等の封止樹脂である。封止部30の上面32のうちベアチップ20aおよび20bに重なる領域50aおよび50bはほぼ平坦である。ベアチップ20aおよび20bの間の領域52の上面32には凹部34が設けられている。封止部30の上面32のうち電子部品20cと重なる領域53は凹部34より高くなっている。レーザマーク35は領域50aに設けられ、領域52に設けられていない。レーザマーク35は、例えば製品の型番、製造番号および/またはピン配置を示す、文字および/または記号を含む識別符号である。
基板10の厚さをT1、基板10の上面からベアチップ20aの上面までの高さをT2、ベアチップ20a上の封止部30の厚さをT3、凹部34の深さをT4とする。T1、T2、T3およびT4は、例えば0.1mmから1mm、0.1mmから0.9mm、0.1mmから0.5mmおよび5μmから50μmであり、典型的には例えば0.5mm、0.9mm、0.4mmおよび20μmである。
図3(a)から図3(d)は、実施例1に係るモジュールの製造方法を示す断面図である。図2に図示した絶縁層10aから10c、ランド12、配線層14、貫通電極16、端子18およびパッド22等の図示を省略している。図3(a)に示すように、基板10上にベアチップ20aおよび20bをフリップチップ搭載する。基板10上に電子部品20cを搭載する。
図3(b)に示すように、基板10上にベアチップ20a、20bおよび電子部品20cを封止する封止部30を形成する。封止部30は、例えば真空印刷法を用い形成する。真空印刷法では、減圧雰囲気中で樹脂をスキージすることで封止部30となる熱硬化型樹脂を形成する。その後、加圧雰囲気で加熱することで熱硬化型樹脂を硬化させ封止部30を形成する。真空印刷法では、樹脂をスキージするときにベアチップ20aと20bとの間に気泡が残存しても、樹脂を硬化させるときに、気泡が潰れるため、封止部30内に気泡が残存し難い。しかし、ベアチップ20a、20bおよび電子部品20c間の封止部30内の気泡が潰れると、封止部30の上面32に凹部34が形成される。
また、この印刷法では、上方に開放された凹部にベアチップ20a、20bおよび電子部品20c等が搭載された基板10が配置され、開放された凹部の上面にスクリーンを配置して、ペースト状の樹脂をスキージする。このため、ベアチップ20a、20bおよび電子部品20cなどの高さの違う上部に沿ってスキージがなぞられ、ペースト状の樹脂は、おおよそその凹凸に沿って樹脂の表面にも凹凸が形成される。一方、トランスファーモールドのように上下金型内の空間に溶融樹脂を注入する方法では、溶けた樹脂に圧力を加えて封止するため、封止部30の上面32は、金型の内面をトレースし、平坦になる。このように、真空印刷では、トランスファーモールドと比して、顕著に封止樹脂表面に凹凸が発生し、以下に述べる問題が発生する。
図3(c)に示すように、封止部30の上面32のベアチップ20aと重なる領域50aにレーザマーク35を形成する。レーザマーク35は封止部30の上面にレーザ光36を照射することにより形成される。レーザ光36は、紫外線、可視光または赤外線であり、例えばYAG(またはYVO)レーザの基本波(波長が1.06μm)、YAG(またはYVO)レーザの第2高調波(波長が0.53μm)または第3高調波(波長が0.355μm)、またはCOレーザ(波長が10.6μm)である。レーザ光36は封止部30の上面において焦点を結ぶように調整されている。封止部30の上面32にレーザ光36が照射されると、封止部30の上面32に凹部34より浅い溝および/または変質層が形成される。溝および/または変質層によりレーザマーク35が形成される。
図3(d)に示すように、基板10および封止部30を切断することでモジュールが個片化される。切断には、ダイシングブレードを用いたダイシング法等を用いる。
[比較例1]
図4は、比較例1に係るモジュールの製造方法を示す断面図である。図2に図示した絶縁層10aから10c、ランド12、配線層14、貫通電極16、端子18およびパッド22等の図示を省略している。図4に示すように、ベアチップ20a上の領域50aとベアチップ20aと電子部品20cとの間の領域52にレーザ光36を照射しレーザマーク35を形成する。レーザ光の焦点を領域50aの上面32に合わせると、領域52の凹部34内の上面32に焦点が合わない。このため、領域52では、レーザマーク35の視認性が悪くなる。
また、ベアチップ20aおよび20b間の封止部30の上面32に凹部34が形成されると、ベアチップ20aおよび20bの角部55の封止部30が薄くなる。領域50aおよび50bから領域52にかけてレーザマーク35を形成すると、レーザ光36を照射したときにベアチップ20aおよび20bの角に熱が加わり、ベアチップ20aおよび20bが劣化しやすくなることがある。
実施例1によれば、複数のベアチップ20aおよび20bが基板10上にフリップチップ搭載されている。封止部30は、複数のベアチップ20aおよび20bを封止するように基板10上に設けられた樹脂を有する。封止部30の上面32のうち基板10の厚さ方向において複数のベアチップ20aおよび20bの間と重なる領域52(第1領域)の少なくとも一部は、封止部30の上面のうち複数のベアチップ20aおよび20bとそれぞれ重なる複数の領域50aおよび50b(第2領域)のうち少なくとも1つの領域50aより凹んでいる。
このような封止部30の上面32に設けられるレーザマーク35は、領域50aに設けられ、領域52に設けられていない。これにより、図3(c)のように、略平坦な領域50aのみにレーザマーク35を形成するためレーザマーク35の視認性を高めることができる。また、ベアチップ20aおよび20bの角部55の封止部30にレーザ光36を照射しないため、ベアチップ20aおよび20bの劣化を抑制できる。
封止部30の上面32の領域50aが略平坦とは、例えばレーザマーク35の視認性が高まる程度に平坦との意味であり、例えば領域52の凹部34に比べ平坦との意味である。凹部34の深さT4は、レーザマーク35の視認性が悪くなる程度に深い。例えばT4は1μm以上であり、例えば10μm以上である。
レーザマーク35の溝および/または変質層を除く領域50aは、領域52より平坦である。これにより、レーザマーク35の視認性を高めることができる。
レーザマーク35は、封止部30の上面32のうち領域50aのみに設けられている。これにより、レーザマーク35を略平坦な上面32のみに設けることができる。よって、レーザマーク35の視認性を高めることができる。
レーザマーク35は、複数の領域50aおよび50bのうち面積の最も大きい領域50aに設けられている。平面面積の大きなベアチップ20a上の領域50aは平坦な面積が最も大きい。これにより、大きなレーザマーク35を形成できる。
複数のベアチップ20aおよび20bの上面の位置が異なるとき、すなわち複数のベアチップ20aおよび20bの上面の基板10の上面からの高さが異なるとき、上面の低いベアチップ20b上の領域50bは凹むことがありうる。そこで、レーザマーク35は、複数のベアチップ20aおよび20bのうち最も上面の位置が高いベアチップ20aに対応する領域50aに設けられている。これにより、より平坦な上面32にレーザマーク35を形成できる。よって、レーザマーク35の視認性を向上できる。
基板10上にベアチップ以外の電子部品20cが搭載されている。封止部30の上面32のうち基板10の厚さ方向において電子部品20cと重なる領域53(第3領域)にレーザマークは設けられていない。電子部品20cの上面はベアチップ20aおよび20bに比べ平坦でない。これにより、領域53は領域50aより平坦でない。そこで、領域53にはレーザマーク35を形成しない。これにより、レーザマーク35の視認性を向上できる。
ベアチップ20aおよび20bのうち平面面積の最も大きいベアチップ20aの平面面積が小さい場合、封止部30の上面32には凹凸が形成されやすい。そこで、平面面積の最も大きいベアチップ20aの平面面積が封止部30の平面面積の1/4以下であるとき、領域50aのみにレーザマーク35を形成することが好ましい。平面面積の最も大きいベアチップ20aの平面面積が封止部30の平面面積の1/6以下が好ましく、1/10以下がより好ましい。レーザマーク35を形成する領域を確保するため、ベアチップ20aの平面面積が封止部30の平面面積の1/20以上が好ましい。
領域52が領域50aに対し5μm以上凹むとき(すなわちT4が5μm以上のとき)、領域52にレーザマーク35を形成すると、レーザマーク35の視認性が悪くなる。よって、領域50aのみにレーザマーク35を形成することが好ましい。T4は10μm以上が好ましい。T4は100μm以下であることが好ましい。
レーザマーク35がモジュールの方向を識別する場合、レーザマーク35は封止部30の上面32の角部に、例えば一番ピンを示すように設けられる。そこで、ベアチップ20aを封止部30の角部に設ける。これにより、レーザマーク35が設けられた領域50aは封止部30の角部に設けられる。
領域50aの平坦性を向上させるためには、厚さT3はT2より小さいことが好ましい。厚さT3はT2の1/2以下がより好ましい。
レーザマーク35は、複数の領域50aおよび50bに形成されていてもよい。レーザマーク35は複数の領域50aおよび50bのうち1つの領域50aのみに形成されていてもよい。
封止部30の樹脂を真空印刷法を用い形成する場合、領域50aおよび50bの上面32は平坦になり、領域52の上面32は凹みやすい。よって、領域50aにのみレーザマーク35を形成することが好ましい。樹脂をポッチング法または印刷法等を用い形成した場合においても、領域52の上面32が凹む場合、レーザマーク35を領域50aのみに形成することが好ましい。
[実施例1の変形例]
実施例1の変形例1および2は、アンテナを有する無線モジュールの例である。図5(a)および図5(b)は、実施例1の変形例1および2に係るモジュールの断面図である。図5(a)に示すように、基板10の上面にアンテナ42が設けられている。基板10の回路領域54の上面に、ベアチップ20a、20bおよび電子部品20cが搭載されている。ベアチップ20a、20b、電子部品20cおよびアンテナ42を封止するように、樹脂30aが設けられている。アンテナ42上の樹脂30aは回路領域54の樹脂30aより薄い。回路領域54の樹脂30aの表面に金属層40が設けられている。金属層40は、例えば銅層である。樹脂30aと金属層40は封止部30を形成する。
ベアチップ20a、20bおよび電子部品20c並びに基板10内の配線層により電子回路が形成される。電子回路は、例えばアンテナ42に送信信号となる高周波信号を出力する。電子回路には、例えばアンテナ42が受信した受信信号が入力される。金属層40は、電子回路からの電波の漏洩等を抑制するシールド層である。
樹脂30aは、例えば真空印刷法により形成される。領域50aおよび50bの樹脂30aの上面は略平坦であり、領域50aの上面に凹部が形成されている。金属層40の上面41は樹脂30aの上面が反映される。これにより、領域50aの上面41は略平坦であり、領域52の上面41は領域50aに対し凹む凹部44が形成される。そこで、レーザマーク35を領域50aに形成し、領域52に形成しない。これにより、レーザマーク35の視認性を高めることができる。その他の構成は実施例1と同じであり説明を省略する。
図5(b)に示すように、アンテナ42は基板10の下面に設けられている。アンテナ42が設けられた領域には樹脂30aは設けられていない。その他の構成は実施例1の変形例1と同じであり説明を省略する。
実施例1の変形例1および2のように、封止部30は、樹脂30aを覆う金属層40を含む。封止部30の上面は金属層40の上面でもよい。封止部30の上面が金属層40の場合も、領域50aのみにレーザマーク35を形成することで、レーザマーク35の視認性を高めることができる。
実施例1およびその変形例では、ベアチップ20aおよび20bを例に説明したが、上面が略平坦なモールドパッケージでもよい。この場合、モールドパッケージは、基板10に半田等で実装されている。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 基板
20a、20b ベアチップ
20c 電子部品
30 封止部
30a 樹脂
32、41 上面
34、44 凹部
40 金属層
50a、50b、52、53 領域

Claims (10)

  1. 基板上にフリップチップ搭載された複数のベアチップと、
    前記複数のベアチップを封止するように前記基板上に設けられた樹脂を含む封止部と、
    を備え、
    前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップの間と重なる第1領域の少なくとも一部は、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップとそれぞれ重なる複数の第2領域のうち少なくとも1つの第2領域より凹んでおり、前記少なくとも1つの第2領域にレーザマークが設けられ、前記第1領域にレーザマークが設けられていないモジュール。
  2. 前記少なくとも1つの第2領域は、前記第1領域より平坦である請求項1に記載のモジュール。
  3. 前記レーザマークは、前記複数の第2領域のうち面積の最も大きい第2領域に設けられている請求項1または2に記載のモジュール。
  4. 前記レーザマークは、前記複数のベアチップのうち最も上面の位置が高いベアチップに対応する第2領域に設けられている請求項1から3のいずれか一項に記載のモジュール。
  5. 前記基板上に搭載されたベアチップ以外の電子部品を備え、
    前記封止部の上面のうち前記基板の厚さ方向において前記電子部品と重なる第3領域に前記レーザマークは設けられていない請求項1から4のいずれか一項に記載のモジュール。
  6. 前記第1領域は前記少なくとも1つの第2領域に対し5μm以上凹む請求項1から5のいずれか一項に記載のモジュール。
  7. 前記レーザマークが設けられた第2領域は前記封止部の角部に設けられる請求項1から6のいずれか一項に記載のモジュール。
  8. 前記封止部の上面は前記樹脂の上面である請求項1から7のいずれか一項に記載のモジュール。
  9. 前記封止部は、前記樹脂を覆う金属層を含み、
    前記封止部の上面は前記金属層の上面である請求項1から7のいずれか一項に記載のモジュール。
  10. 基板上に複数のベアチップを搭載する工程と、
    前記複数のベアチップを封止するように前記基板上に封止部に含まれる樹脂を真空印刷法を用い形成する工程と、
    を含み、
    前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップの間と重なる第1領域にレーザマークを形成せず、前記封止部の上面のうち前記基板の厚さ方向において前記複数のベアチップとそれぞれ重なる複数の第2領域の少なくとも1つの第2領域にレーザマークを形成する工程と、
    を含むモジュールの製造方法。
JP2018159314A 2018-08-28 2018-08-28 モジュールおよびその製造方法 Pending JP2020035820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018159314A JP2020035820A (ja) 2018-08-28 2018-08-28 モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018159314A JP2020035820A (ja) 2018-08-28 2018-08-28 モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2020035820A true JP2020035820A (ja) 2020-03-05

Family

ID=69668583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018159314A Pending JP2020035820A (ja) 2018-08-28 2018-08-28 モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2020035820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064909A1 (ja) * 2020-09-24 2022-03-31 株式会社村田製作所 高周波モジュール及び通信装置
WO2022070811A1 (ja) * 2020-09-29 2022-04-07 株式会社村田製作所 高周波モジュール及び通信装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157436U (ja) * 1988-04-08 1989-10-30
JP2004281585A (ja) * 2003-03-13 2004-10-07 Toyo Commun Equip Co Ltd 電子装置とその製造方法
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012248799A (ja) * 2011-05-31 2012-12-13 Kyocera Corp 電子装置
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法
JP2015032660A (ja) * 2013-08-01 2015-02-16 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018060990A (ja) * 2016-07-08 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157436U (ja) * 1988-04-08 1989-10-30
JP2004281585A (ja) * 2003-03-13 2004-10-07 Toyo Commun Equip Co Ltd 電子装置とその製造方法
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012248799A (ja) * 2011-05-31 2012-12-13 Kyocera Corp 電子装置
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法
JP2015032660A (ja) * 2013-08-01 2015-02-16 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
JP2015228531A (ja) * 2015-09-18 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018060990A (ja) * 2016-07-08 2018-04-12 住友ベークライト株式会社 封止用フィルム、電子部品搭載基板の封止方法および封止用フィルム被覆電子部品搭載基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064909A1 (ja) * 2020-09-24 2022-03-31 株式会社村田製作所 高周波モジュール及び通信装置
WO2022070811A1 (ja) * 2020-09-29 2022-04-07 株式会社村田製作所 高周波モジュール及び通信装置

Similar Documents

Publication Publication Date Title
US7880282B2 (en) Semiconductor package with integrated heatsink and electromagnetic shield
US8432033B2 (en) Electronic device and manufacturing method therefor
JP4969113B2 (ja) 回路装置の製造方法
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
WO2014129351A1 (ja) 半導体装置とその製造方法
JP2007318076A (ja) Sipモジュール
US7450395B2 (en) Circuit module and circuit device including circuit module
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP2020035820A (ja) モジュールおよびその製造方法
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP2012253263A (ja) 半導体チップおよびその製造方法
US9704812B1 (en) Double-sided electronic package
CN102655715A (zh) 柔性印刷电路板及其制造方法
JP7361132B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
US20180240738A1 (en) Electronic package and fabrication method thereof
KR20150076816A (ko) 전자 부품 모듈
TWI557852B (zh) 系統級封裝模組及其製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
KR101783711B1 (ko) 반도체 패키지 및 그 제조 방법
US8912641B1 (en) Low profile electronic package and associated methods
CN110032943B (zh) 生物识别模组及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531