JP4969113B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4969113B2
JP4969113B2 JP2006044882A JP2006044882A JP4969113B2 JP 4969113 B2 JP4969113 B2 JP 4969113B2 JP 2006044882 A JP2006044882 A JP 2006044882A JP 2006044882 A JP2006044882 A JP 2006044882A JP 4969113 B2 JP4969113 B2 JP 4969113B2
Authority
JP
Japan
Prior art keywords
substrate
circuit board
circuit
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006044882A
Other languages
English (en)
Other versions
JP2007227502A (ja
Inventor
貞道 高草木
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006044882A priority Critical patent/JP4969113B2/ja
Priority to CN2006101531751A priority patent/CN101026110B/zh
Priority to US11/622,198 priority patent/US7521290B2/en
Publication of JP2007227502A publication Critical patent/JP2007227502A/ja
Application granted granted Critical
Publication of JP4969113B2 publication Critical patent/JP4969113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は回路装置の製造方法に関し、特に、外部端子として機能するリードを具備する回路装置の製造方法に関するものである。
図５を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。このような構成の混成集積回路装置１００は、半導体素子１０５Ａ等から発生する熱を、基板１０１を介して積極的に外部に放出できるので、放熱性に優れている。
上述した混成集積回路装置１００の製造方法は、次の通りである。先ず、アルミニウム等の金属から成る基板１０１の表面に導電パターン１０３をパターニングする。次に、導電パターン１０３の所定の箇所に、半導体素子１０５Ａおよびチップ素子１０５Ｂを固着して電気的に接続する。更に、導電パターン１０３から成るパッド１０９にリード１０４を固着する。最後に、半導体素子１０５Ａ等の回路素子が被覆されるように、基板１０１の表面に封止樹脂１０８を形成する。
特開平５−１０２６４５号公報
しかしながら、上述した混成集積回路装置の製造方法では、リード１０４の位置合わせ等に手間が掛かる問題があった。
具体的には、リード１０４を固着する工程の詳細は次の通りである。先ず、基板１０１の表面に形成されたパッド１０９の表面に半田等の接合材を塗布する。次に、リード１０４の先端部の位置を、パッド１０９の表面に一致させる。更に、リフロー炉等を用いて、パッド１０９上の半田を溶融させて、リード１０４をパッド１０９に固着する。
従って、上記工程では、個々のリード１０４の先端を、パッド１０９の上部に位置合わせし、更に、半田が溶融されて固化するまで、リード１０４を所定の位置に保持する必要があった。従って、リード１０４の固着には非常に手間が掛かっていた。
また、複数個のリード１０４が連結された状態のリードフレームを用いると、リード１０４の位置合わせを一括して行えるので、リード１０４の位置合わせを簡易にすることができる。しかしながら、リードフレームを用いた場合でも、回路基板１０１とリードフレームとの位置合わせ等が必要とされるので、リード１０４の位置合わせに掛かるコストが高かった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板上のパッドにリードを固着する工程を簡易にして製造コストを低減させた回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、導電パターンに接続された回路素子が上面に配置された複数個の前記回路基板が一体に連結された基板と、前記回路基板の上面に設けたパッドに接続される複数個のリードから成るユニットを前記回路基板毎に有するリードフレームとを、重畳した状態で用意する工程と、前記基板と前記リードフレームとが重畳された状態で、前記回路素子および前記回路基板を封止樹脂で被覆する工程と、前記封止樹脂で被覆後、各々の前記回路基板を前記基板から分離し、前記リードフレームから前記リードを分離する工程と、を有することを特徴とする。
本発明に依れば、回路基板上のパッドにリードを位置合わせする工程を簡略化して、回路装置を製造することができるので、製造コストを低減させることができる。具体的には、本発明では、多数個の回路基板が形成された基板を用意し、更に、所定の数のリードから成る複数個のユニットが形成されたリードフレームを用意している。そして、基板とリードフレームとを重畳することにより、個々の回路基板上のパッドと、リードフレームに含まれる個々のリードの端部とを位置合わせすることができる。従って、個々のリードに関して個別に位置合わせを行う必要が無い。更に、リードフレームを機械的に支持するための治具等が別途に必要とされない。このことから、リードの位置合わせに掛かる手間を大幅に低減させることができ、製造コストを低減させることができる。更にまた、リードの位置合わせの精度を向上させることができる。
＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。
図１（Ａ）および図１（Ｂ）を参照して、本形態の混成集積回路装置１０は回路基板１１と、回路基板１１の表面に形成された導電パターン１３と、導電パターン１３に固着された半導体素子１５Ａ等の回路素子と、導電パターン１３から成るパッド１３Ａに固着されたリード２５とを具備する。即ち、回路基板１１の上面には、導電パターン１３および回路素子から成り所定の機能を有する電気回路が組み込まれている。また、回路基板の表面に形成された電気回路と接続されたリード２５は、封止樹脂１４から外部に導出している。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝６０ｍｍ×３０ｍｍ×１．５ｍｍ程度である。回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面には酸化膜が形成されてアルマイト処理される。
回路基板１１の側面は、製造方法により異なる形状となる。即ち、プレス機を用いた打ち抜きにより回路基板１１が製造される場合は、回路基板１１Ａの側面はストレート形状となる。一方、Ｖ字形のダイシング溝を形成することにより回路基板１１を製造する場合は、回路基板１１Ａの側面は、外側に突出する傾斜面となる。
絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。絶縁層１２は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成り、熱抵抗が低減されている。従って、内蔵される回路素子から発生した熱を、熱抵抗が低減された絶縁層１２を経由して、積極的に回路基板１１に伝導させることができる。絶縁層１２の具体的な厚みは、例えば５０μｍ程度である。また、回路基板１１の裏面も絶縁層１２により被覆しても良い。このようにすることで、回路基板１１の裏面を封止樹脂１４から外部に露出させても、回路基板１１の裏面を外部と絶縁させることができる。
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。更に、半導体素子１５Ａの周囲にも、導電パターン１３から成る多数個のパッドが形成され、このパッドと半導体素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された２層以上の導電パターン１３が回路基板１１の上面に形成されても良い。
回路基板１１に実装される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。図では、チップ素子１５Ｃと半導体素子１５Ａ、１５Ｂが回路素子として図示されている。
リード２５は、一端が回路基板１１Ａ上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１Ａの１つの側辺または４つの側辺に沿って複数個のパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールド等により形成される。ここで、裏面も含む回路基板１１全体が封止樹脂１４により被覆されても良いし、回路基板１１の裏面を封止樹脂１４から露出させても良い。
更に本形態では、図１（Ａ）を参照して、全体を封止する封止樹脂１４の側面から、回路基板１１の一部である連結部５２が露出している。この連結部５２は、例えば、図２（Ｃ）を参照して、複数の回路基板１１を、大型の基板５０の外枠５１と連結するために設けられている。この事項の詳細は、図２を参照して詳述する。
＜第２の実施の形態＞
本形態では、図２から図４を参照して、混成集積回路装置の製造方法を説明する。
図２を参照して、先ず、本形態で用いるリードフレーム４０および基板５０に関して説明する。
先ず、図２（Ａ）および図２（Ｂ）を参照して、本形態で用いるリードフレーム４０の構成を説明する。図２（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を拡大した平面図であり、図２（Ｂ）はリードフレーム４０の全体を示す断面図である。
リードフレーム４０は、厚みが例えば０．５ｍｍ程度の銅やアルミニウムを主材料とする金属板を、プレス加工またはエッチング加工することにより形成される。図２（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域内に一端が位置する多数個のリード２５から成る。図では、回路基板１１が載置される領域の周縁を点線にて示している。ここで、リード２５は、紙面上では、左右両方向から回路基板が載置される領域に向かって延在している。更に、複数個のリード２５は、外枠４１から延在するタイバー４４により互いに連結されることで、製造工程の途中段階に於ける変形が防止されている。本形態では、リード２５の端部は回路基板１１の上面に固着されるので、リード２５の先端部は、回路基板１１の内部の領域まで延在している。
図２（Ｂ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。ここでは、３つのユニット４６がリードフレーム４０に配置されている。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、リード２５の固着や、モールド工程等を一括して行い、生産性を向上させている。
更に、リードフレーム４０の外枠４１には、リードフレーム４０を厚み方向に貫通する第１アライメント孔４２が穿設されている。ここでは、リードフレーム４０の４隅付近に、４つの第１アライメント孔４２が形成されている。この第１アライメント孔４２は、後述するアライメントピン５４が挿入可能な大きさであり、基板５０とリードフレーム４０との位置合わせを行うために使用される。ここでは、円形の第１アライメント孔４２が図示されているが、その形状は例えば４角形等の多角形でも良い。
図２（Ｃ）を参照して、多数個の回路基板１１が設けられる基板５０を説明する。基板５０の平面的な外形形状は、上述したリードフレーム４０と略同等の大きさの短冊形状である。更に、基板５０は、厚みが１．５ｍｍ程度の銅又はアルミニウムを主材料とする金属を、プレス加工またはエッチング加工することにより形成される。基板５０の内側には、複数個の回路基板１１が位置し、各々の回路基板１１は、連結部５２を介して外枠５１と一体に連結されている。ここでは、紙面上に於ける回路基板１１の上側の側辺は、２つの連結部５２を介して、外枠５１に固定されている。更に、回路基板１１の下側の側辺も、２つの連結部５２を介して、外枠５１に固定されている。
ここでは、図２（Ｂ）に示したリードフレーム４０と同様に、基板５０の内側には３つの回路基板１１が設けられている。また、リードフレーム４０に設けられたユニット４６の位置と、回路基板１１の位置は正確に対応している。即ち、リードフレーム４０と基板５０とを重畳させると、リードフレーム４０のユニット４６に設けられたリード２５の先端部は、基板５０の回路基板１１の上面に位置する。
更に、基板５０の４隅付近には、基板５０を貫通して設けた第２アライメント孔５３が形成されている。第２アライメント孔５３の平面的な位置及び大きさは、リードフレーム４０に設けられる第１アライメント孔４２と同等である。
図２（Ｄ）を参照して、本形態では、上述した構成のリードフレーム４０と基板５０とを重畳させて連結している。そして、リードフレーム４０の第１アライメント孔４２と、基板５０の第２アライメント孔５３の両方に、鉄やアルミニウム等の金属から成るアライメントピン５４が挿入（嵌合）されている。アライメントピン５４は、全ての４つの第１アライメント孔４２および第２アライメント孔５３に挿入されている。
このように、アライメントピン５４を、第１アライメント孔４２および第２アライメント孔５３に嵌合させることにより、基板５０とリードフレーム４０との相対的な位置を正確に調整することができる。即ち、基板５０の回路基板１１の表面に於いて、不図示のパッドが配置される位置に、リードフレーム４０のリード２５の先端部を位置させることができる。
更に、本形態では、アライメントピン５４により、リードフレーム４０と基板５０とを連結した状態にすることができる。従って、リードフレーム４０と基板５０とは一体化した板状体と成っているので、リードフレーム４０および基板５０を容易に搬送することができる。更に、リードフレーム４０と基板５０とを重畳させるのみで、リード２５の先端部が回路基板１１上のパッド上に位置するので、リード２５の位置合わせを正確且つ容易に行うことができる。
更に、基板５０の表面は、アルミナ等の無機フィラーが充填されたエポキシ樹脂から成る絶縁層１２により被覆されている。また、リードフレーム４０と基板５０とを重畳させる工程に於いては、絶縁層１２はＢステージ（半硬化）の状態であることが好ましい。この理由は、Ｂステージの絶縁層１２の粘着力を用いて、リードフレーム４０と基板５０をと接着することが可能になるからである。
図３を参照して、リードフレーム４０と基板５０とを重畳させた後のユニット４６の構成を説明する。図３（Ａ）は１つのユニット４６を上方から見た平面図であり、図３（Ｂ）は図３（Ａ）のＢ−Ｂ’線に於ける断面図である。
１つのユニット４６の内部には、１つの回路基板１１が配置されており、ユニット４６の左右両側から内側に向かって延在するリード２５の先端は、回路基板１１の表面に形成されたパッド１３Ａの上部に位置している。
また、上述したリードフレーム４０と基板５０との重畳は、回路基板１１の表面に半導体素子等の回路素子を配置し、金属細線により回路素子と導電パターン１３とを接続した後に行っても良い。更に、回路基板１１の表面に半導体素子等の配置を行う前に、リードフレーム４０と基板５０とを重畳させても良い。
更に、リード２５とパッド１３Ａとは次の方法により接続する。先ず、リードフレーム４０と基板５０とを重畳させ、リード２５の先端部をパッド１３Ａの上部に位置させる。次に、パッド１３Ａの表面に予め形成された半田または半田クリームを溶融して、リード２５の先端部をパッド１３Ａの表面に固着する。本形態では、上述したように、リードフレーム４０と基板５０とを重畳させることで、多数個のユニット４６に於いて、リード２５の先端部をパッド１３Ａの上部に位置させることができる。従って、半田を溶融してリード２５をパッド１３Ａに接続する工程に於いて、リード２５を保持するための治具が必要とされない。
上述した背景技術では、回路基板１１毎に、回路基板１１とリード２５との位置合わせが必要であった。本形態では上述したように、１組のリードフレーム４０と基板５０とを重畳させることで、複数個の回路基板１１に対して、リード２５を所定の位置に配置して固着することができる。このことから、リード２５の位置合わせ及び固着に必要とされる手間が大幅に削減され、製造コストを低減させることができる。
図４を参照して、次に、少なくとも回路基板１１の表面が被覆されるように封止樹脂１４を形成し、更に、リード２５が固着された回路基板１１を分離する。図４（Ａ）は本工程を示す断面図であり、図４（Ｂ）は封止工程を経た後のユニット４６の平面図である。
図４（Ａ）を参照して、上金型２２Ａおよび下金型２２Ｂをリード２５に当接させることにより、キャビティ２３内部に於ける回路基板１１の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。また、キャビティ２３の内部に封止樹脂が注入されるに伴い、キャビティ２３の内部の空気は、不図示のゲートを介して外部に放出される。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。更に、本工程では、封止樹脂をポッティングすることにより、回路基板１１の表面のみに封止樹脂１４を形成する方法や、ケース材による封止も採用することができる。
更に、本工程では、図２（Ｃ）に示す基板５０に形成された複数個の回路基板１１を一括して封止するので、封止工程を簡略化することができる。また、図２（Ｃ）に示す基板５０の外枠５１を、上金型２２Ａおよび下金型２２Ｂにて狭持して固定することにより、キャビティ２３内部に於ける回路基板１１の位置を固定することができる。従って、キャビティ２３に樹脂を高圧にて注入しても、樹脂の圧力による回路基板１１の移動を防止することができる。
図４（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。更に、個々の回路基板１１も基板５０から分離する。ここで、複数の回路基板１１が形成される基板５０は、リードフレーム４０の下方に位置しているので、図４（Ｂ）では示されていない。
具体的には、タイバー４４が設けられた箇所にてリード２５を個別に分離する。更に、例えば一点鎖線で示す分離線Ｌ１の位置にて、連結部２５を分離して、図１に示すような混成集積回路装置１０をリードフレーム４０および基板５０（不図示）から分離する。ここで、リード２５の分離および、回路基板１１の分離は、プレス機を用いた打ち抜き加工により行うことができる。また、連結部５２の切断は、封止樹脂１４の端面の部分にて行っても良い。このことにより、連結部５２の露出面と封止樹脂１４表面とが同一表面になり、突起部の無い構成を実現できる。
更に、上述説明では、回路基板１１の封止を行った後に、各回路基板１１を分離したが、基板５０から回路基板１１を分離した後に、封止の工程を行っても良い。
本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は斜視図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は平面図であり、（Ｄ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２ 絶縁層
１３ 導電パターン
１４ 封止樹脂
１５Ａ、１５Ｂ 半導体素子
１５Ｃ チップ素子
１７ 金属細線
１３Ａ パッド
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５ リード
４０ リードフレーム
４１ 外枠
４２ 第１アライメント孔
４６ ユニット
５０ 基板
５１ 外枠
５２ 連結部
５３ 第２アライメント孔
５４ アライメントピン

Claims (6)

  1. 導電パターンに接続された回路素子が上面に配置された複数個の前記回路基板が一体に連結された基板と、前記回路基板の上面に設けたパッドに接続される複数個のリードから成るユニットを前記回路基板毎に有するリードフレームとを、重畳した状態で用意する工程と、
    前記基板と前記リードフレームとが重畳された状態で、前記回路素子および前記回路基板を封止樹脂で被覆する工程と、
    前記封止樹脂で被覆後、各々の前記回路基板を前記基板から分離し、前記リードフレームから前記リードを分離する工程と、
    を有することを特徴とする回路装置の製造方法。
  2. 前記リードフレームを貫通して設けた第１アライメント孔と、前記基板を貫通して設けた第２アライメント孔に、アライメントピンを嵌合することにより、前記基板と前記リードフレームとを位置合わせすると共に連結することを特徴とする請求項１に記載の回路装置の製造方法。
  3. 前記基板と前記リードフレームとは、略同一の平面的な大きさを有することを特徴とする請求項１または請求項２記載の回路装置の製造方法。
  4. 前記分離する工程では、打ち抜き加工により、前記回路基板および前記リードが分離されることを特徴とする請求項１から請求項３の何れかに記載の回路装置の製造方法。
  5. 前記基板の表面を被覆するＢステージ状態の絶縁層を介して、前記リードフレームが前記基板に貼着されることを特徴とする請求項１から請求項４の何れかに記載の回路装置の製造方法。
  6. 前記基板は、額縁形状の外枠と、前記外枠と前記回路基板とを連結する連結部とを有し、
    前記分離する工程では、前記連結部分を切断することにより、前記回路基板が前記外枠から分離することを特徴とする請求項１から請求項５の何れかに記載の回路装置の製造方法。
JP2006044882A 2006-02-22 2006-02-22 回路装置の製造方法 Active JP4969113B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006044882A JP4969113B2 (ja) 2006-02-22 2006-02-22 回路装置の製造方法
CN2006101531751A CN101026110B (zh) 2006-02-22 2006-12-05 电路装置的制造方法
US11/622,198 US7521290B2 (en) 2006-02-22 2007-01-11 Method of manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044882A JP4969113B2 (ja) 2006-02-22 2006-02-22 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007227502A JP2007227502A (ja) 2007-09-06
JP4969113B2 true JP4969113B2 (ja) 2012-07-04

Family

ID=38426634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044882A Active JP4969113B2 (ja) 2006-02-22 2006-02-22 回路装置の製造方法

Country Status (3)

Country Link
US (1) US7521290B2 (ja)
JP (1) JP4969113B2 (ja)
CN (1) CN101026110B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437061A (zh) * 2011-11-30 2012-05-02 深圳市威怡电气有限公司 电子元件及其封装方法
JP6201626B2 (ja) 2013-10-23 2017-09-27 スミダコーポレーション株式会社 電子部品及び電子部品の製造方法
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
KR102530258B1 (ko) 2017-07-13 2023-05-08 셀링크 코포레이션 인터커넥트 회로 방법 및 장치
JP2019067950A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置の製造方法
US20190103342A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
US11026333B2 (en) * 2019-09-20 2021-06-01 Manaflex, Llc Reel-to-reel laser sintering methods and devices in FPC fabrication
CN110752197B (zh) 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
KR20230079161A (ko) 2020-10-02 2023-06-05 셀링크 코포레이션 가요성 상호접속 회로를 연결하기 위한 방법 및 시스템
US11791577B2 (en) 2020-10-02 2023-10-17 Cellink Corporation Forming connections to flexible interconnect circuits
WO2022204709A1 (en) 2021-03-24 2022-09-29 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof
US11751328B1 (en) 2022-02-22 2023-09-05 Cellink Corporation Flexible interconnect circuits and methods of fabrication thereof
DE102022202928A1 (de) * 2022-03-24 2023-09-28 Brose Fahrzeugteile SE & Co. Kommanditgesellschaft, Würzburg Elektronikeinheit für einen elektromotorischen Kältemittelverdichter
WO2023201030A2 (en) 2022-04-15 2023-10-19 Cellink Corporation Flexible interconnect circuits for battery packs

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185850A (ja) * 1984-10-04 1986-05-01 Nec Corp 混成集積回路の製造方法
JPS61150253A (ja) * 1984-12-24 1986-07-08 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
US5184285A (en) * 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
JP2596788B2 (ja) * 1988-05-12 1997-04-02 イビデン株式会社 基板集合シートとその製造方法
JPH01302757A (ja) * 1988-05-30 1989-12-06 Ibiden Co Ltd 基板集合シート
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JP2883182B2 (ja) * 1990-09-26 1999-04-19 イビデン株式会社 プリント配線板の切断方法
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
JPH05304226A (ja) * 1991-08-16 1993-11-16 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置
US5352633A (en) * 1992-06-02 1994-10-04 Texas Instruments Incorporated Semiconductor lead frame lead stabilization
JP3368451B2 (ja) * 1995-03-17 2003-01-20 富士通株式会社 回路基板の製造方法と回路検査装置
US5822848A (en) * 1996-06-04 1998-10-20 Industrial Technology Research Institute Lead frame having a detachable and interchangeable die-attach paddle
US5778520A (en) * 1996-07-03 1998-07-14 Kim; Jong Tae Method of making an assembly package in an air tight cavity and a product made by the method
JP3826458B2 (ja) * 1996-12-24 2006-09-27 日立化成工業株式会社 ダイボンディング材を接着する方法
JP3242391B2 (ja) * 2000-05-30 2001-12-25 アルプス電気株式会社 電子回路ユニットの製造方法
JP4614586B2 (ja) 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP2005109121A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 混成集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2007227502A (ja) 2007-09-06
CN101026110A (zh) 2007-08-29
CN101026110B (zh) 2011-03-23
US20070193027A1 (en) 2007-08-23
US7521290B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
JP4969113B2 (ja) 回路装置の製造方法
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JP5341337B2 (ja) 半導体装置及びその製造方法
JP2011040602A (ja) 電子装置およびその製造方法
US9337134B2 (en) Semiconductor device
JP2012104790A (ja) 半導体装置
JP4872683B2 (ja) モールドパッケージの製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
KR20170063926A (ko) 전력용 반도체 장치 및 그 제조 방법
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP3892259B2 (ja) 半導体装置の製造方法
JP2004349316A (ja) 半導体装置及びその製造方法
JP4845090B2 (ja) 回路装置の製造方法
JP5501562B2 (ja) 半導体装置
JP4918391B2 (ja) 半導体装置
JP5621712B2 (ja) 半導体チップ
JP2010109255A (ja) 半導体装置
JP4942452B2 (ja) 回路装置
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP2800806B2 (ja) 半導体装置及びその製造方法
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4969113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250