JP2019054070A5 - - Google Patents

Claims (9)

1. 第１の面と第２の面を有する半導体層の中に設けられた第１導電型の第１のアノード領域と、
   前記第１のアノード領域と前記第２の面との間に設けられた第２導電型の第１のカソード領域と、
   前記第１のアノード領域と前記第１のカソード領域との間に設けられ、前記第１のカソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、
   前記半導体層の中に設けられて第１の方向に伸長する第１のトレンチと、
   前記第１のトレンチの中に設けられた第１のトレンチ絶縁膜と、
   前記第１のトレンチの中であって、前記第１のトレンチ絶縁膜の上に設けられ、前記第１のアノード領域に電気的に接続された第１のトレンチ電極と、を有する第１のダイオード部と、
   前記半導体層の中に設けられた第１導電型の第２のアノード領域と、
   前記第２のアノード領域と前記第２の面との間に設けられた第２導電型の第２のカソード領域と、
   前記第２のアノード領域と前記第２のカソード領域との間に設けられた前記ドリフト領域と、
   前記半導体層の中に設けられて前記第１の方向に伸長する第２のトレンチと、
   前記第２のトレンチの中に設けられた第２のトレンチ絶縁膜と、
   第２のトレンチの中であって、前記第２のトレンチ絶縁膜の上に設けられ、前記第２のアノード領域に電気的に接続された第２のトレンチ電極と、を有し、
   前記第１の方向の幅が、前記第１のダイオード部の前記第１の方向に直交する第２の方向の幅よりも大きく、
   前記第１のダイオード部の前記第１の方向に隣り合って設けられた第２のダイオード部と、
   前記半導体層の中に設けられた第２導電型の第１のエミッタ領域と、
   前記第１のエミッタ領域と前記第２の面との間に設けられた第１導電型の第１のコレクタ領域と、
   前記第１のエミッタ領域と前記第１のコレクタ領域との間に設けられた前記ドリフト領域と、
   前記第１のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第１のベース領域と、
   前記半導体層の中に設けられて前記第１の方向に伸長する第３のトレンチと、
   前記第３のトレンチの中に設けられた第１のゲート絶縁膜と、
   前記第３のトレンチの中であって、前記第１のゲート絶縁膜の上に設けられた第１のゲート電極と、を有し、
   前記第１のダイオード部の前記第２の方向に隣り合って設けられ、前記第２のダイオード部の前記第１の方向に隣り合って設けられた第１のＩＧＢＴ部と、
   を備える半導体装置。
2. 前記第２のダイオード部の前記第１の方向の幅が６０μｍ以上である請求項１記載の半導体装置。
3. 前記第１のトレンチと前記第２のトレンチは連続している請求項１又は請求項２記載の半導体装置。
4. 前記第２のトレンチと前記第３のトレンチは離間している請求項１乃至請求項３いずれか一項記載の半導体装置。
5. 前記第１のコレクタ領域が前記第１のダイオード部に設けられた請求項１乃至請求項４いずれか一項記載の半導体装置。
6. 前記第１のカソード領域が前記第１のＩＧＢＴ部に設けられた請求項５記載の半導体装置。
7. 前記第１の方向に隣り合う２つの前記第１のコレクタ領域の間に前記第１のカソード領域が設けられ、前記第１のコレクタ領域と前記第１のカソード領域が接続されている請求項６記載の半導体装置。
8. 第２のＩＧＢＴ部を更に、備え、
   前記第２のＩＧＢＴ部は、
   前記第１のダイオード部及び前記第２のダイオード部の前記第２の方向に隣り合って設けられ、
   前記半導体層の中に設けられた第２導電型の第２のエミッタ領域と、
   前記第２のエミッタ領域と前記第２の面との間に設けられた第１導電型の第２のコレクタ領域と、
   前記第２のエミッタ領域と前記第２のコレクタ領域との間に設けられた前記ドリフト領域と、
   前記第２のエミッタ領域と前記ドリフト領域との間に設けられた第１導電型の第２のベース領域と、
   前記半導体層の中に設けられて前記第１の方向に伸長する第４のトレンチと、
   前記第４のトレンチの中に設けられた第２のゲート絶縁膜と、
   前記第４のトレンチの中であって、前記第２のゲート絶縁膜の上に設けられた第２のゲート電極と、を有し、
   前記第２のコレクタ領域と前記第１のコレクタ領域が接続され、
   前記第２のコレクタ領域の前記第２の方向の幅が前記第１のコレクタ領域の前記第１の方向の幅よりも大きい請求項１乃至請求項７いずれか一項記載の半導体装置。
9. 前記第２のコレクタ領域の前記第２の方向の幅が６００μｍ以上である請求項８記載の半導体装置。