JP2018113414A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2018113414A
JP2018113414A JP2017004445A JP2017004445A JP2018113414A JP 2018113414 A JP2018113414 A JP 2018113414A JP 2017004445 A JP2017004445 A JP 2017004445A JP 2017004445 A JP2017004445 A JP 2017004445A JP 2018113414 A JP2018113414 A JP 2018113414A
Authority
JP
Japan
Prior art keywords
circuit board
resin layer
resin
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017004445A
Other languages
English (en)
Other versions
JP2018113414A5 (ja
Inventor
光浩 相澤
Mitsuhiro Aizawa
光浩 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017004445A priority Critical patent/JP2018113414A/ja
Priority to US15/866,725 priority patent/US20180204807A1/en
Publication of JP2018113414A publication Critical patent/JP2018113414A/ja
Publication of JP2018113414A5 publication Critical patent/JP2018113414A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】回路基板の反りを抑制すること。【解決手段】無機材料の基板２と、基板２の上に形成された樹脂絶縁層６とを備えた回路基板１と、回路基板１の主面１ａにバンプ１３を介して搭載された半導体素子１１と、半導体素子１１の横の主面１ａに形成され、回路基板１の縁と対角線の少なくとも一方に沿って延び、かつ基板２よりも熱膨張率が大きな樹脂層４０とを有する半導体装置による。【選択図】図１２

Description

本発明は、半導体装置とその製造方法に関する。
CPU(Central Processing Unit)やメモリ等の半導体素子の微細化に伴い、半導体素子の電極パッドのピッチも狭まりつつある。その半導体素子を配線基板に搭載しようとすると、配線基板の電極パッドのピッチが半導体素子のそれよりも広いため、両者を接続するのが困難となる。
そこで、配線基板と半導体素子との間にインターポーザと呼ばれる回路基板を配し、配線基板と半導体素子の各々の電極パッドのピッチの相違をインターポーザで吸収する技術が検討されている。
特開２００４−０７１７１９号公報
しかしながら、インターポーザ等の回路基板には、反りを抑制するという点で改善の余地がある。
一側面によれば、本発明は、回路基板の反りを抑制することを目的とする。
一側面によれば、無機材料の基板と、前記基板の上に形成された樹脂絶縁層とを備えた回路基板と、前記回路基板の主面にバンプを介して搭載された半導体素子と、前記半導体素子の横の前記主面に形成され、前記回路基板の縁と対角線の少なくとも一方に沿って延び、かつ前記基板よりも熱膨張率が大きな樹脂層とを有する半導体装置が提供される。
一側面によれば、回路基板と半導体素子が冷却する際に樹脂層が収縮し、その収縮力によって回路基板の反りが矯正されるため、回路基板の反りを抑制することが可能となる。
図１（ａ）、（ｂ）は、検討に使用した半導体装置の製造途中の断面図（その１）である。 図２（ａ）、（ｂ）は、検討に使用した半導体装置の製造途中の断面図（その２）である。 図３（ａ）、（ｂ）は、検討に使用した半導体装置の製造途中の断面図（その３）である。 図４は、検討に使用した半導体装置の製造途中の断面図（その４）である。 図５は、検討に使用した半導体装置の製造途中の断面図（その５）である。 図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図９（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図１０は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図１１は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図１２は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図１３は、第１実施形態の第１例に係る樹脂層の平面レイアウトについて示す平面図である。 図１４は、第１実施形態の第２例に係る樹脂層の平面レイアウトについて示す平面図である。 図１５は、第１実施形態の第３例に係る樹脂層の平面レイアウトについて示す平面図である。 図１６は、第１実施形態の第４例に係る樹脂層の平面レイアウトについて示す平面図である。 図１７は、本願発明者が行った調査について説明するための断面図である。 図１８は、反り量の計測結果を示すグラフである。 図１９（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。 図２０（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その３）である。 図２２（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。 図２３（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２４は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
図１〜図５は、検討に使用した半導体装置の製造途中の断面図である。
その半導体装置は、半導体素子と配線基板との間にインターポーザを備えており、以下のようにして作製される。
まず、図１（ａ）に示す回路基板１を用意する。その回路基板１は、インターポーザであって、基板２の上に多層配線層３を形成してなる。
このうち、基板２は、微細加工が容易なシリコン基板やガラス基板であって、その厚さは５０μm〜３００μm程度である。その基板２には複数の貫通孔２ａが形成されており、各々の貫通孔２ａには貫通電極４が充填される。貫通電極４の材料は特に限定されないが、電導性に優れた銅を貫通電極４の材料として使用し得る。
一方、多層配線層３は、複数の配線層５と樹脂絶縁層６とをこの順に形成してなる。
配線層５は、厚さが１μm〜３μm程度の銅層をパターニングすることにより形成され、銅等のビア導体７により上下に隣接する配線層５同士が電気的に接続される。また、樹脂絶縁層６は、５μm〜８μm程度のエポキシ系の樹脂層である。なお、樹脂絶縁層６の材料としてポリイミド樹脂を用いてもよい。
その配線層５のうち、多層配線層３の最上層に形成されたものは、後述の半導体素子が搭載される第１の電極パッド５ａとして機能する。また、最上層の樹脂絶縁層６は、はんだが濡れ広がるのを防止するためのソルダレジスト層として機能する。
更に、基板２の裏面には、貫通電極４に接続された複数の第２の電極パッド８が形成される。第１の電極パッド５ａと同様に、第２の電極パッド８も厚さが３μm〜５μm程度の銅層をパターニングすることにより形成され、その周囲には前述の樹脂絶縁層６がソルダレジスト層として形成される。
このような回路基板１によれば、一方の主面１ａに第１の電極パッド５ａが第１のピッチP1で形成され、他方の主面１ｂに第２の電極パッド８が第２のピッチP2で形成される。
この例では、第１のピッチP1を第２のピッチP2よりも狭くすることにより、第１の電極パッド５ａに微細なはんだバンプを備えた半導体素子を接続できるようにしつつ、第２の電極パッド８に後述の配線基板を接続できるようにする。
特に、この例のように基板２の材料として微細加工が容易なガラスやシリコンを採用することにより、貫通孔２ａや各配線層５の微細化を図ることが可能となるため、半導体素子の微細化に対応した回路基板１を得ることができる。
次に、図１（ｂ）に示すように、回路基板１の上方に第１及び第２の半導体素子１１、１２を配し、これらの半導体素子１１、１２が備えるはんだバンプ１３と第１の電極パッド５ａとの位置合わせを行う。
各半導体素子１１、１２の種類は特に限定されない。この例では、第１の半導体素子１１としてCPUを採用し、第２の半導体素子１２としてDRAM(Dynamic Random Access Memory)等のメモリを採用する。
また、各半導体素子１１、１２はシリコン基板の表面にトランジスタや配線を形成してなり、その主材料はシリコンである。
続いて、図２（ａ）に示すように、第１の電極パッド５ａにはんだバンプ１３を当接させ、この状態ではんだバンプ１３をリフローする。これにより、加熱によってはんだバンプ１３が溶融し、はんだバンプ１３を介して回路基板１と各半導体素子１１、１２とが接続されることになる。
また、そのリフローにおいては、はんだバンプ１３を確実に溶融させるため、はんだバンプ１３をその融点よりも高い２２０℃以上の温度に加熱する。
その後に、図２（ｂ）に示すように、回路基板１と各半導体素子１１、１２を３０℃程度の温度にまで自然冷却させる。
このとき、基板２の材料であるシリコンやガラスの熱膨張率はそれぞれ３ppm、３ppm〜９ppmと小さいものの、樹脂絶縁層６の材料であるエポキシ樹脂の熱膨張率は２０ppm／℃〜８０ppm／℃と大きい。よって、冷却時に樹脂絶縁層６が大きく収縮し、これにつられて回路基板１が全体として大きく収縮する。
一方、各半導体素子１１、１２の主材料は、熱膨張率が３ppm／℃と小さなシリコンであるため、各半導体素子１１、１２の収縮量Aは回路基板１の収縮量Bよりも小さくなる。
このような収縮量A、Bの相違に起因して、本工程では回路基板１が上側を凸にして反ってしまう。
特に、この例のように基板２の片面のみに多層配線層３が形成されている場合、基板２の両面における収縮力のバランスが崩れるため、回路基板１に反りが顕著に発生する。
次に、図３（ａ）に示すように、回路基板１と各半導体素子１１、１２との間にアンダーフィル樹脂４１を充填することにより、回路基板１と各半導体素子１１、１２との接合強度を高める。
その後に、図３（ｂ）に示すように、回路基板１の第２の電極パッド８にはんだバンプ１５を接合する。
続いて、図４に示すように、回路基板１の下方に配線基板２０を配する。
配線基板２０は、回路基板１や各半導体素子１１、１２と共に半導体装置を形成するパッケージ基板であって、一方の主面に第３の電極パッド２２を備えると共に、他方の主面に第４の電極パッド２３を備える。
各電極パッド２２、２３は銅層をパターニングすることにより形成され、第３の電極パッド２２の上には予めはんだバンプ２４が接合されている。
次に、図５に示すように、各はんだバンプ１５、２４の位置合わせを行った後にこれらを加熱して溶融することにより、各はんだバンプ１５、２４が溶融してなるはんだ２５を介して回路基板１と配線基板２０とを接続する。
このとき、前述のように回路基板１には反りが生じているため、その回路基板１の中央付近では各はんだバンプ１５、２４が当接せず、これらに接続不良が起きることがある。
その後に、配線基板２０の第４の電極パッド２３に外部接続端子２６としてはんだバンプを接合し、この例に係る半導体装置３０の基本構造を完成させる。
以上説明した半導体装置３０によれば、基板２の材料として微細加工が容易なシリコンやガラスを採用するため、微細な貫通孔２ａや電極パッド５ａを形成することができ、微細なはんだバンプ１３を備えた各半導体素子１１、１２を回路基板１に搭載できる。
しかしながら、その基板２の上に熱膨張率が大きな樹脂絶縁層６を形成したため上記のように回路基板１が反ってしまい、回路基板１の中央付近の各はんだバンプ１５、２４に接続不良が発生してしまう。
また、仮にこれらのはんだバンプ１５、２４が接続されたとしても、実使用下において各半導体素子１１、１２が発熱を繰り返すことで回路基板１が繰り返して変形するようになり、はんだ２５にクラックが生じて半導体装置３０の信頼性が低下する。
以下に、このように回路基板が反るのを抑制することが可能な本実施形態について説明する。
（第１実施形態）
本実施形態に係る半導体装置について、その製造工程を追いながら説明する。
図６〜図１２は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図６〜図１２において、図１〜図５で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、図６（ａ）に示すように、インターポーザとして図１に示した回路基板１を用意する。
図１を参照して説明したように、その回路基板１は、微細加工が容易なシリコンやガラス等の無機材料で形成された基板２を備える。また、その基板２の上には、配線層５と樹脂絶縁層６とを交互に積層してなる多層配線層３を備える。
次に、図６（ｂ）に示すように、ディスペンサを用いて回路基板１の一方の主面１ａの縁に樹脂層４０として熱硬化性のエポキシ樹脂を０．１mm〜０．７mm、例えば０．５mm程度の厚さに形成する。この段階では樹脂層４０は熱硬化しておらず未硬化の状態にある。
樹脂層４０の材料は特に限定されないが、本実施形態では信越化学株式会社製のSNC-762Dを樹脂層４０の材料として使用する。そのSNC-762Dは、シリカフィラーが混練されたエポキシ系の熱硬化性樹脂であって、その熱硬化温度は１５０℃程度である。
次に、図７（ａ）に示すように、回路基板１の上方に第１及び第２の半導体素子１１、１２を配し、これらの半導体素子１１、１２が備えるはんだバンプ１３と第１の電極パッド５ａとの位置合わせを行う。
前述のように、第１の半導体素子１１は例えばCPUであり、第２の半導体素子１２は例えばメモリである。
なお、このように複数の半導体素子を回路基板１に混載せずに、一つの第１の半導体素子１１のみを回路基板１に搭載するようにしてもよい。
次いで、図７（ｂ）に示すように、第１の電極パッド５ａに、はんだバンプ１３を介して各半導体素子１１、１２を搭載する。そして、この状態ではんだバンプ１３をリフローすることによりはんだバンプ１３を加熱して溶融させ、はんだバンプ１３を介して回路基板１と各半導体素子１１、１２とを接続する。
このリフローの条件は特に限定されない。例えば、はんだバンプ１３を２２０℃以上の温度に維持する時間を４５秒としつつ、はんだバンプ１３のピーク温度を２５０℃とする条件でこのリフローを行い得る。
本実施形態ではそのリフローにより樹脂層４０も加熱されて熱硬化するため、はんだバンプ１３の溶融と樹脂層４０の熱硬化とを同時に行うことができる。
なお、この例では各半導体素子１１、１２にはんだバンプ１３を設けたが、第１の電極パッド５ａに予めはんだバンプ１３を形成しておき、各半導体素子１１、１２の電極をそのはんだバンプ１３に接続するようにしてもよい。
更に、予め各半導体素子１１、１２の電極と第１の電極パッド５ａの双方にはんだバンプを形成しておき、双方のはんだバンプを接続するようにしてもよい。
その後に、図８（ａ）に示すように、回路基板１と各半導体素子１１、１２を３０℃程度の温度にまで自然冷却させる。
このとき、回路基板１と各半導体素子１１、１２の各々の熱膨張率の差に起因して回路基板１が反ろうとするが、本実施形態ではその反りを矯正するように樹脂層４０が収縮するため、回路基板１に反りが発生するのを抑制することができる。
特に、この時点では樹脂層４０が既に熱硬化しているため、樹脂層４０の収縮力が樹脂層４０の内部で減衰することなしに回路基板１に作用し、回路基板１の反りを効率的に矯正することができる。
また、反りを矯正するような収縮力を樹脂層４０から回路基板１に作用させるには、回路基板１の大部分を占める基板２の材料であるシリコンやガラスよりも熱膨張率が十分に大きな樹脂層４０を形成するのが好ましい。そのような樹脂層４０の材料としては、熱膨張率が２０ppm〜８０ppmの前述のエポキシ樹脂の他に、熱膨張率が３０ppm〜１９０ppm程度のウレタン樹脂もある。
次に、図８（ｂ）に示すように、回路基板１と各半導体素子１１、１２との間に熱硬化性のアンダーフィル樹脂４１を充填する。
回路基板１と各半導体素子１１、１２との隙間にアンダーフィル樹脂４１を充填し易いようにするため、アンダーフィル樹脂４１としては熱硬化前の樹脂層４０よりも粘度が低い樹脂を採用するのが好ましい。そのような樹脂としては、例えば、ナミックス株式会社製のU8410-302がある。U8410-302は、エポキシ系の熱硬化性樹脂であって、その熱硬化温度は１６５℃程度である。
一方、熱硬化前の樹脂層４０の材料としてアンダーフィル樹脂４１よりも粘度が高い樹脂を使用することで、熱硬化前の樹脂層４０が図６（ｂ）の工程で主面１ａの上に濡れ広がるのを防止することもできる。
なお、アンダーフィル樹脂４１から第１の半導体素子１１と第２の半導体素子１２になるべく応力が作用しないようにするため、アンダーフィル樹脂４１の組成を調整してその熱膨張率を樹脂絶縁層６や樹脂層４０の熱膨張率よりも低くするのが好ましい。この点に鑑みて、本実施形態では、アンダーフィル樹脂４１の熱膨張率を１５ppm〜２５ppm程度とする。
次に、図９（ａ）に示すように、アンダーフィル樹脂４１を１５０℃の温度で２時間加熱することにより熱硬化させる。このときの熱により、回路基板１の縁の樹脂層４０は完全に熱硬化する。
次いで、図９（ｂ）に示すように、回路基板１の第２の電極パッド８にはんだバンプ１５を接合する。
続いて、図１０に示すように、図４で説明した配線基板２０を用意し、その配線基板２０が備える第３の電極パッド２２の上にはんだバンプ２４を接合する。
次に、図１１に示すように、各はんだバンプ１５、２４の位置合わせを行った後にこれらを加熱して溶融することにより、各はんだバンプ１５、２４を溶融してなるはんだ２５を介して回路基板１と配線基板２０とを接続する。
このとき、本実施形態では前述のように回路基板１の反りが抑制されているため、反りに起因してはんだバンプ１５、２４が離れることがなく、はんだ２５により回路基板１と配線基板２０とを確実に接続することが可能となる。
その後に、図１２に示すように、配線基板２０の第４の電極パッド２３に外部接続端子２６としてはんだバンプを接合し、本実施形態に係る半導体装置５０の基本構造を完成させる。
その半導体装置５０はBGA(Ball Grid Array)タイプの半導体パッケージであって、実使用下においてはマザーボード５１に実装される。また、各半導体素子１１、１２の放熱を促すために、これらの半導体素子１１、１２の各上面１１ａ、１２ａに銅等の金属製のヒートシンク５２を固着してもよい。
更に、その回路基板１に、チップキャパシタやインダクタ等の電子部品を搭載してもよい。
以上説明した本実施形態によれば、樹脂層４０が回路基板１の反りを矯正するように作用するため回路基板１の平坦性を確保することができ、回路基板１と配線基板２０を確実に接続することが可能となる。
但し、樹脂層４０が薄すぎると、回路基板１の反りを矯正するのに十分な収縮力が樹脂層４０から回路基板１に作用しないおそれがある。これを防ぐために、回路基板１の樹脂絶縁層６の各々よりも厚く樹脂層４０を形成し、樹脂層４０に十分な収縮力が発生するようにするのが好ましい。
更に回路基板１の反りを効果的に抑制するには、多層配線層３の全体の厚さよりも樹脂層４０を厚く形成するのが好ましい。一例として、多層配線層３の全体の厚さの４倍〜５０倍、例えば５倍以上の厚さに樹脂層４０を形成するのが好ましい。
なお、その樹脂層４０が厚過ぎると、図８（ａ）の工程で回路基板１を冷却するときに樹脂４０の収縮量が大きくなり過ぎ、他方の主面１ｂを凸にして回路基板１が反るおそれがある。また、厚い樹脂層４０が邪魔で各半導体素子１１、１２の上面にヒートシンク５２を固着するのも困難となる。
そのため、樹脂層４０の上面４０ａの高さが各半導体素子１１、１２の上面１１ａ、１２ａよりも低くなる程度の厚さに樹脂層４０を形成するのが好ましい。
また、回路基板１の反りは、前述のように基板２の片面のみに多層配線層３が形成されている場合に顕著に発生する。よって、基板２の片面のみに多層配線層３が形成されている場合に、樹脂層４０で回路基板１の反りを抑制する実益が特に高い。
次に、樹脂層４０の平面レイアウトの様々な例について説明する。
・第１例
図１３は、第１例に係る樹脂層４０の平面レイアウトについて示す平面図である。
なお、図１３においては、図が煩雑になるのを防ぐためにアンダーフィル樹脂４１を省略してある。これについては後述の図１４〜図１６についても同様である。
図１３に示すように、樹脂層４０は、各半導体素子１１、１２の横の回路基板１の空きスペースに形成される。
また、本例では、平面視したときに、矩形状の回路基板１の四辺１ｗ、１ｘ、１ｙ、１ｚの各々の縁に沿って延びるリング状に樹脂層４０を形成する。
このようにリング状とすることで、図８（ａ）の工程で回路基板１を冷却する際に樹脂層４０から各辺１ｗ、１ｘ、１ｙ、１ｚに均等に収縮力が作用するため、回路基板１の全体にわたって反りを均一に矯正することができる。
なお、樹脂層４０の幅Wは特に限定されない。幅Wは、０．５mm〜３mm、例えば２mm程度とする。これについては後述の第２〜第４例でも同様である。
・第２例
図１４は、第２例に係る樹脂層４０の平面レイアウトについて示す平面図である。
本例においても、各半導体素子１１、１２の横の回路基板１の空きスペースに樹脂層４０が形成される。
また、本例では、平面視したときに、回路基板１の相対する二辺１ｘ、１ｚの各々の縁に沿って延びるように樹脂層４０を帯状に形成する。
このようなレイアウトは、第２の半導体素子１２が回路基板の各辺１ｗ、１ｙに近接しており、これらの辺１ｗ、１ｙの近傍に樹脂層４０を形成するスペースがない場合に有効である。
その場合にこのように相対する二辺１ｘ、１ｚに沿って延びるように樹脂層４０を形成することで、各辺１ｘ、１ｚのうちの一辺のみに沿って樹脂層４０を形成する場合よりも樹脂層４０の収縮力が回路基板１にバランスよく作用し、回路基板１を平坦化し易くなる。
・第３例
図１５は、第３例に係る樹脂層４０の平面レイアウトについて示す平面図である。
本例では、第２例（図１４）で示した帯状の各樹脂層４０の端部に延長部４０ｘを設け、その延長部４０ｘを各辺１ｗ、１ｙに沿って延ばす。
その延長部４０ｘによって各辺１ｗ、１ｙにも樹脂層４０の収縮力が作用するため、樹脂層４０から回路基板１に作用する収縮力のバランスが第２例よりも更に良好となり、回路基板１の平坦性が向上する。
・第４例
図１６は、第４例に係る樹脂層４０の平面レイアウトについて示す平面図である。
第１〜第３例と同様に、本例においても、各半導体素子１１、１２の横の回路基板１の空きスペースに樹脂層４０が形成される。
但し、本例では、平面視したときに、矩形状の回路基板１の対角線Lに沿って樹脂層４０を帯状に形成する。
これにより、図８（ａ）の工程で冷却する際に各々の樹脂層４０から回路基板１に作用する収縮力が回路基板１の中心に関して対称となるため、その収縮力によって回路基板１の反りを均一に矯正することができる。
次に、本願発明者が行った調査について説明する。
その調査では、上記のように樹脂層４０を形成することで実際に回路基板１の反りが抑制されるか否かが調べられた。
図１７は、その調査方法について説明するための断面図である。
図１７に示すように、この調査においては、ガラス製の透明基板６０の上に治具６１を設け、その治具６１の上に回路基板１を載せた。
そして、この状態で回路基板１の横から熱風６２を供給して回路基板１を加熱しつつ、透明基板６０を介して回路基板１の他方の主面１ｂにレーザ光６３を照射した。レーザ光６３は、レーザ距離計６４から出力され、その反射光に基づいて回路基板１の反り量を計測した。
なお、反り量は、回路基板１の主面１ｂの中心と透明基板６０との間隔Dの変化量として定義される。
また、樹脂層４０のレイアウトとしては前述の第３例（図１５）のレイアウトを採用した。調査に使用した回路基板１は、一辺の長さが３５mmの正方形で厚さが０．３mmの基板を使用した。
そして、第１の半導体素子１１の形状は、長辺の長さが２４mmで短辺の長さが２０mmの長方形状とし、その厚さは０．５mmとした。更に、第２の半導体素子１２の形状は、長辺の長さが７．３mmで短辺の長さが５．５mmの長方形状とし、その厚さは０．５mmとした。
図１８は、この場合の反り量の計測結果を示すグラフである。
図１８の横軸は回路基板１の温度を示し、縦軸は回路基板１の反り量を示す。
また、この調査では、回路基板１から樹脂層４０を省いた二つのサンプルを比較例として作製し、それらの比較例についても反り量を計測した。なお、本実施形態についても二つのサンプルを用意し、その各々の反り量を計測した。
更に、本実施形態では、樹脂層４０の材料としてエポキシ樹脂を用い、その幅を２mmとし、その厚さを０．５mmとした。なお、基板２の材料はガラスであり、各半導体素子１１、１２の材料はシリコンである。
図１８に示すように、比較例においては、温度が低くなるほど反り量が顕著に増大している。
これに対し、本実施形態では、３０℃程度の低温でも反り量は略０であり、低温における回路基板１の反りが矯正できることが明らかとなった。
しかも、３０℃から温度を上昇させた場合でも、本実施形態では反り量が殆ど変化していない。よって、実使用下で各半導体素子１１、１２の発熱温度が変動しても回路基板１の平坦性が保たれるようになるため、回路基板１の変形に起因してはんだ２５（図２５）にクラックが生じるのが抑制され、半導体装置５０の信頼性を向上させることができる。
（第２実施形態）
第１実施形態では、図７（ｂ）に示したように、リフローによりはんだバンプ１３を溶融し、回路基板１と各半導体素子１１、１２とを接続した。
これに対し、本実施形態では、以下のようにしてTCB(Thermal Compression Bonding)法により回路基板１と各半導体素子１１、１２とを接続する。
図１９〜図２１は、本実施形態に係る半導体装置の製造途中の断面図である。
なお、図１９〜図２１において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、第１実施形態の図６（ａ）、（ｂ）の工程を行うことにより、図１９（ａ）に示すように、回路基板１の一方の主面１ａの縁に樹脂層４０が形成された構造を得る。
前述のように、その樹脂層４０は熱硬化性のエポキシ樹脂であり、この段階では未硬化の状態にある。
次に、図１９（ｂ）に示すように、１００℃程度の温度に加熱されたステージ５５の上に回路基板１を載せ、ステージ５５の熱で回路基板１に対して予備加熱を行う。
そして、加熱ヘッド５６で第１の半導体素子１１を吸引しながら、はんだバンプ１３を介して第１の電極パッド５ａに第１の半導体素子１１を搭載する。
更に、加熱ヘッド５６で半導体素子１１を押圧しながら、加熱ヘッド５６の温度を３００℃程度に昇温させることによりはんだバンプ１３を溶融させる。このときの加熱時間は特に限定されないが、本実施形態ではその加熱時間を４秒程度とする。
これにより、はんだバンプ１３を介して回路基板１と第１の半導体素子１１とが接続されることになる。
このように加熱ヘッド５６を用いて回路基板１に第１の半導体素子１１を搭載する方法はTCB法と呼ばれる。
そのTCB法においては、加熱ヘッド５６の熱によって樹脂層４０も加熱されて熱硬化するため、樹脂層４０を熱硬化させるための工程が不要となる。
なお、第２の半導体素子１２についてもTCB法で回路基板１に搭載する。
次に、図２０（ａ）に示すように、回路基板１と各半導体素子１１、１２を３０℃程度の温度にまで自然冷却させる。
このとき、回路基板１と各半導体素子１１、１２の各々の熱膨張率の差に起因して回路基板１が反ろうとするが、第１実施形態と同様にその反りを矯正するように冷却時に樹脂層４０が収縮するため、回路基板１に反りが発生するのが抑制される。
次いで、図２０（ｂ）に示すように、回路基板１の主面１ａと各半導体素子１１、１２との間に熱硬化性のアンダーフィル樹脂４１を充填する。そのアンダーフィル樹脂４１として、例えばナミックス株式会社製のU8410-302を採用する。
続いて、図２１（ａ）に示すように、アンダーフィル樹脂４１を１５０℃の温度で２時間加熱することにより熱硬化させる。このときの熱により、回路基板１の縁の樹脂層４０は完全に熱硬化する。
この後は、第１実施形態で説明した図９（ｂ）〜図１２の工程を行うことにより、図２１（ｂ）に示す本実施形態に係る半導体装置５０の基本構造を完成させる。
以上説明した本実施形態によれば、図１９（ｂ）の工程ではんだバンプ１３を加熱して溶融するときに樹脂層４０が熱硬化するため、樹脂層４０を熱硬化させるための工程が不要となり、工程の簡略化を図ることが可能となる。
（第３実施形態）
第２実施形態では、図１９（ｂ）〜図２０（ｂ）に示したように、TCB法で回路基板１に各半導体素子１１、１２を搭載した後に、回路基板１と各半導体素子１１、１２との間にアンダーフィル樹脂４１を充填した。
これに対し、本実施形態では、以下のように回路基板１の上にアンダーフィル樹脂４１を塗布した後に、回路基板１に各半導体素子１１、１２を搭載する。
図２２〜図２４は、本実施形態に係る半導体装置の製造途中の断面図である。
なお、図２２〜図２４において、第１実施形態や第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、第１実施形態の図６（ａ）、（ｂ）の工程を行うことにより、図２２（ａ）に示すように、回路基板１の一方の主面１ａの縁に樹脂層４０が形成された構造を得る。
第１実施形態と同様に樹脂層４０は熱硬化性のエポキシ樹脂であり、この段階では樹脂層４０は未硬化の状態にある。
次に、図２２（ｂ）に示すように、樹脂層４０が形成されていない部分の回路基板１の主面１ａに、ディスペンサを用いて熱硬化性のアンダーフィル樹脂４１を塗布する。アンダーフィル樹脂の材料は特に限定されず、第１実施形態と同様にナミックス株式会社製のU8410-302をアンダーフィル樹脂４１として使用し得る。
続いて、図２３（ａ）に示すように、１００℃程度の温度に加熱されたステージ５５の上に回路基板１を載せ、ステージ５５の熱で回路基板１に対して予備加熱を行う。
そして、加熱ヘッド５６で第１の半導体素子１１を吸引しながら、回路基板１の主面１ａと第１の半導体素子１１との間にアンダーフィル樹脂４１を介在させつつ、主面１ａの上に第１の半導体素子１１を搭載する。
その後、加熱ヘッド５６で半導体素子１１を押圧することにより第１の電極パッド５ａにはんだバンプ１３を当接させ、更に加熱ヘッド５６を３００℃程度の温度に昇温させてはんだバンプ１３を溶融させる。なお、加熱ヘッド５６の加熱温度は例えば４秒程度である。
これにより、TCB法によりはんだバンプ１３を介して回路基板１と第１の半導体素子１１とが接続されるのと共に、加熱ヘッド５６の熱により樹脂層４０とアンダーフィル樹脂４１が同時に熱硬化する。
なお、第２の半導体素子１２についてもTCB法で回路基板１に搭載する。
次いで、図２３（ｂ）に示すように、回路基板１と各半導体素子１１、１２を３０℃程度の温度にまで自然冷却させる。
このとき、回路基板１と各半導体素子１１、１２の各々の熱膨張率の差に起因して回路基板１が反ろうとしても、その反りを矯正するように樹脂層４０が収縮するため、回路基板１の平坦性は保たれる。
この後は、第１実施形態で説明した図９（ｂ）〜図１２の工程を行うことにより、図２４に示す本実施形態に係る半導体装置５０の基本構造を完成させる。
以上説明した本実施形態によれば、図２３（ａ）の工程ではんだバンプ１３を加熱して溶融する際、樹脂層４０とアンダーフィル樹脂４１とが同時に熱硬化するため、これらを熱硬化させるための工程が不要となり、工程の簡略化が図られる。
１…回路基板、２…基板、２ａ…貫通孔、３…多層配線層、４…貫通電極、５…配線層、５ａ…第１の電極パッド、６…樹脂絶縁層、７…ビア導体、８…第２の電極パッド、１１…第１の半導体素子、１２…第２の半導体素子、１３…はんだバンプ、１５…はんだバンプ、２０…配線基板、２２…第３の電極パッド、２３…第４の電極パッド、２４…はんだバンプ、２５…はんだ、２６…外部接続端子、３０…半導体装置、４０…樹脂層、４１…アンダーフィル樹脂、５０…半導体装置、５１…マザーボード、５２…ヒートシンク、５５…ステージ、５６…加熱ヘッド、６０…透明基板、６１…治具、６２…熱風、６３…レーザ光、６４…レーザ距離計。

Claims (10)

  1. 無機材料の基板と、前記基板の上に形成された樹脂絶縁層とを備えた回路基板と、
    前記回路基板の主面にバンプを介して搭載された半導体素子と、
    前記半導体素子の横の前記主面に形成され、前記回路基板の縁と対角線の少なくとも一方に沿って延び、かつ前記基板よりも熱膨張率が大きな樹脂層と、
    を有することを特徴とする半導体装置。
  2. 前記樹脂層は、平面視において、前記回路基板の四辺の縁に沿って延びるリング状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記樹脂層は、平面視において、前記回路基板の相対する二辺に沿って帯状に延びることを特徴とする請求項１に記載の半導体装置。
  4. 前記樹脂層の端部に、前記二辺とは異なる前記回路基板の残りの二辺に沿って延びる延長部を設けたことを特徴とする請求項３に記載の半導体装置。
  5. 前記樹脂層の上面の高さは、前記半導体素子の上面の高さよりも低いことを特徴とする請求項１に記載の半導体装置。
  6. 前記樹脂層は、前記樹脂絶縁層よりも厚いことを特徴とする請求項１に記載の半導体装置。
  7. 無機材料の基板と、前記基板の上に形成された樹脂絶縁層とを備えた回路基板の主面に、前記回路基板の縁と対角線の少なくとも一方に沿って延びる樹脂層を形成する工程と、
    前記回路基板の前記主面に、バンプを備えた半導体素子を搭載する工程と、
    前記樹脂層を形成する工程の後に、前記バンプを加熱して溶融することにより、前記バンプを介して前記回路基板と前記半導体素子とを接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 前記樹脂層の材料として熱硬化性樹脂を採用すると共に、
    前記バンプを加熱する工程において前記樹脂層を熱硬化させることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記回路基板の前記主面と前記半導体素子との間にアンダーフィル樹脂を充填する工程を更に有し、
    前記樹脂層を形成する工程において、前記アンダーフィル樹脂よりも粘度が高い樹脂を前記樹脂層の材料として使用することを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記樹脂層の材料として熱硬化性樹脂を採用すると共に、
    前記回路基板の前記主面にアンダーフィル樹脂を塗布する工程を更に有し、
    前記回路基板の前記主面に前記半導体素子を搭載する工程において、前記主面と前記半導体素子との間に前記アンダーフィル樹脂を介在させ、
    前記バンプを加熱する工程において、前記樹脂層と前記アンダーフィル樹脂とを同時に熱硬化させることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2017004445A 2017-01-13 2017-01-13 半導体装置とその製造方法 Pending JP2018113414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017004445A JP2018113414A (ja) 2017-01-13 2017-01-13 半導体装置とその製造方法
US15/866,725 US20180204807A1 (en) 2017-01-13 2018-01-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004445A JP2018113414A (ja) 2017-01-13 2017-01-13 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2018113414A true JP2018113414A (ja) 2018-07-19
JP2018113414A5 JP2018113414A5 (ja) 2019-10-10

Family

ID=62841024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004445A Pending JP2018113414A (ja) 2017-01-13 2017-01-13 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US20180204807A1 (ja)
JP (1) JP2018113414A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) * 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法
US11570903B2 (en) * 2019-10-16 2023-01-31 Advanced Micro Devices, Inc. Process for conformal coating of multi-row surface-mount components in a lidless BGA package and product made thereby
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US11538760B2 (en) 2020-12-17 2022-12-27 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11694941B2 (en) * 2021-05-12 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die package with multi-lid structures and method for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260960A (ja) * 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JP2005039206A (ja) * 2003-07-18 2005-02-10 Samsung Electronics Co Ltd 半導体チップ表面実装方法
JP2005252286A (ja) * 2005-04-01 2005-09-15 Hitachi Ltd 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ
JP2007173862A (ja) * 2003-06-24 2007-07-05 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2009027109A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 電子部品の実装方法及び回路基板
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
JP2013106031A (ja) * 2011-11-16 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
US8986806B1 (en) * 2012-04-20 2015-03-24 Amkor Technology, Inc. Warpage control stiffener ring package and fabrication method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060051889A1 (en) * 2004-09-08 2006-03-09 Vinu Yamunan Chip assembly reinforcement
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置
TW200950014A (en) * 2008-05-23 2009-12-01 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8580683B2 (en) * 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
PT3058566T (pt) * 2013-10-18 2018-03-01 Fraunhofer Ges Forschung Codificação de coeficientes espectrais de um espectro de um sinal de áudio
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9379032B2 (en) * 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
TWI641087B (zh) * 2015-12-28 2018-11-11 矽品精密工業股份有限公司 電子封裝件及封裝用之基板
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260960A (ja) * 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JP2007173862A (ja) * 2003-06-24 2007-07-05 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005039206A (ja) * 2003-07-18 2005-02-10 Samsung Electronics Co Ltd 半導体チップ表面実装方法
JP2005252286A (ja) * 2005-04-01 2005-09-15 Hitachi Ltd 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ
JP2009027109A (ja) * 2007-07-24 2009-02-05 Taiyo Yuden Co Ltd 電子部品の実装方法及び回路基板
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
JP2013106031A (ja) * 2011-11-16 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
US8986806B1 (en) * 2012-04-20 2015-03-24 Amkor Technology, Inc. Warpage control stiffener ring package and fabrication method

Also Published As

Publication number Publication date
US20180204807A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
JP2018113414A (ja) 半導体装置とその製造方法
JP3813797B2 (ja) 半導体装置の製造方法
US9462693B2 (en) Electronic device and method of manufacturing electronic device
JP4899406B2 (ja) フリップチップ型半導体装置
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP2006502587A (ja) マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
US8811031B2 (en) Multichip module and method for manufacturing the same
KR100858456B1 (ko) 회로 기판 및 반도체 장치
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP5644264B2 (ja) 半導体装置
US20200212019A1 (en) Method for fabricating electronic package
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
KR20080031107A (ko) 반도체 장치
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
US9799596B2 (en) Wiring substrate and semiconductor device
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
JP6592977B2 (ja) 半導体パッケージ基板、半導体パッケージおよびその製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP6323672B2 (ja) 半導体装置及びその製造方法
JP5284125B2 (ja) 半導体装置およびその製造方法
JP2015220291A (ja) 半導体装置及びその製造方法
US20230005830A1 (en) Semiconductor apparatus
JP5577734B2 (ja) 電子装置および電子装置の製造方法
US20160029486A1 (en) Solder joint structure and electronic component module including the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210104

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210113

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210119

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210312

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210316

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210518

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210720

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211019

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211124

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211124