JP5250524B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5250524B2
JP5250524B2 JP2009237128A JP2009237128A JP5250524B2 JP 5250524 B2 JP5250524 B2 JP 5250524B2 JP 2009237128 A JP2009237128 A JP 2009237128A JP 2009237128 A JP2009237128 A JP 2009237128A JP 5250524 B2 JP5250524 B2 JP 5250524B2
Authority
JP
Japan
Prior art keywords
underfill resin
substrate
chip
resin
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009237128A
Other languages
English (en)
Other versions
JP2011086705A (ja
Inventor
賢治 坂田
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009237128A priority Critical patent/JP5250524B2/ja
Priority to US12/904,680 priority patent/US8710651B2/en
Publication of JP2011086705A publication Critical patent/JP2011086705A/ja
Application granted granted Critical
Publication of JP5250524B2 publication Critical patent/JP5250524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、高密度実装が可能な小面積、薄型のパッケージとして、半導体チップ（以下、チップ）と半導体基板（以下、基板）との電気的接続にフリップチップ工法を採用した半導体装置（半導体パッケージ（以下、パッケージ））の需要が高まっている。
フリップチップ工法は、以下の手順で行うことができる。先ず、チップの表面（回路形成面）と基板の配線面（チップとの接続配線を形成する側）とを互いに向かい合わせる。次に、チップの表面に形成されている電極パッドと基板の配線上に形成されている電極パッドとを、はんだ、金、銅等により形成されたバンプ（接続媒体）を介して相互に接続（フリップチップ接続）する。
このフリップチップ接続を介するバンプは、予めチップの電極パッド上或いは基板の電極パッド上に形成されており、ある程度の高さ（５μｍ〜１００μｍ）を持つ。このため、チップを基板に接続した後、チップの表面と基板との間には空隙が生じる。
この空隙には、アンダーフィル樹脂を充填することが一般的である。このアンダーフィル樹脂により、チップの電極パッド、バンプ、及び、基板の電極パッドの相互間の接合部の物理的保護ができる。それとともに、このアンダーフィル樹脂により、パッケージが実装時に曝される高温によってバンプが再溶融し隣り合う接合部間をブリッジしてしまうことにより隣り合う電極どうしがショートすることを防止できる。
このようにアンダーフィル樹脂は接合部の物理的保護も目的とすることから、その材質としては、樹脂の中でも比較的、低膨張かつ高剛性の樹脂が適用される。アンダーフィル樹脂の特性値は、例えば、Ｔｇ（ガラス転移温度）が１３５〜１４５℃、α１（Ｔｇ未満における線膨張係数）が３０〜４０ｐｐｍ／℃、α２（Ｔｇ以上における線膨張係数）が８０〜１５０ｐｐｍ／℃、Ｅ（弾性率）が５〜１０ＧＰａであることが挙げられる。フリップチップ接合工程以降のパッケージ製造過程やパッケージの実装時での温度変化により、接合部には、チップと基板の熱膨張係数（例えば、線膨張係数）の差に起因する熱応力が加わるが、このようにアンダーフィル樹脂を高剛性とすることにより、その熱応力を緩和できる。
ここで、チップ表面と基板との間の空隙へのアンダーフィル樹脂の形成方法を、空隙へのアンダーフィル樹脂の供給タイミング或いは供給方法で分類すると、主に以下の３種類がある。
第１の方法は、フリップチップ接続後にチップ−基板間の空隙に液状のアンダーフィル樹脂を充填する方法である。
第２の方法は、フリップチップ接続前に、予め基板上に液状のアンダーフィル樹脂を塗布しておくか又はフィルム状のアンダーフィル樹脂を貼り付けておき、フリップチップ接続を行うことによって、そのアンダーフィル樹脂をチップ−基板間の空隙に供給（配置）する方法である。
第３の方法は、フリップチップ接続前に、予めチップ表面上にフィルム状のアンダーフィル樹脂を貼り付けておくか又は液状のアンダーフィル樹脂を塗布及び半硬化させておき、フリップチップ接続を行うことによって、そのアンダーフィル樹脂をチップ−基板間の空隙に供給（配置）する方法である。
これらのうち、第１の方法について詳述する。先ず、チップを基板にフリップチップ接続する。この接続の際はチップ及び基板は一般的に２００℃〜３５０℃の温度まで昇温させる。チップと基板がフリップチップ接続により一体となった半製品が常温に戻った際には、チップ（例えば、α：３〜５ｐｐｍ／℃、Ｅ：１３０ＧＰａ）と基板（例えば、α１：１５〜２５ｐｐｍ／℃、α２：５〜３５ｐｐｍ／℃、Ｔｇ：１２０〜１５０℃、Ｅ：１５〜３０ＧＰａ）との熱膨張係数差に起因して、熱応力による反りがチップ及び基板に生じる。通常はチップよりも基板の熱膨張係数の方が大きいことから、チップを基板の上に配置すると常温では基板の反りは上に凸となる。そして、フリップチップ接続後にアンダーフィル樹脂をチップと基板との間の空隙に充填する際には、半製品の温度を４０℃〜１００℃としてアンダーフィル樹脂を注入する。その注入後にアンダーフィル樹脂を硬化させるには、半製品の温度を１００℃〜２００℃の範囲にすることが一般的である。このように、アンダーフィル樹脂の注入時及び硬化時の温度は、フリップチップ接続時の温度と比較すると何れも低温である。このため、アンダーフィル樹脂の注入時及び硬化時における基板は（常温時と比べるとアンダーフィル樹脂の熱収縮により反りが若干は緩和されるものの）、チップが上とすると、上に凸に反ったままとなる。
同様に、第２及び第３の方法の場合も、フリップチップチップ接続は、２００℃〜３５０℃の温度で行い、その後のアンダーフィル樹脂の硬化も１００℃〜２００℃の範囲で行うのが一般的である。このため、フリップチップ接続後の半製品及び基板の反りは、チップが上とすると、上に凸となる。
例えばデジタルスチールカメラ或いは携帯電話等に使用されるパッケージでは、薄型化が特に要求される。このため、チップをフリップチップ工法により基板に接続し、パッケージを実装基板（図示略）に実装するためのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）ボールを基板の裏面に設けたタイプのパッケージが多く使用されるようになってきている。
パッケージが上に凸に反っていると、実装時にＢＧＡボールと実装基板との接続不良が生じたり、或いは、実装時にＢＧＡボールと実装基板の十分な接続が行われなかったりするため、実装後のデバイスの信頼性が低下するといった問題がある。
ここで、パッケージの実装時における不具合についてより詳しく説明する。パッケージを実装基板に実装する実装機は、パッケージを吸着保持する実装ツールとフラックス容器とを有している。フラックス容器には、フラックスが貯留されている。実装の際には、実装ツールによりパッケージを吸着保持し、ＢＧＡボールにフラックスを付着させるためにパッケージをフラックス容器に押し込む。パッケージの反りが大きいと、フラックスは、すべてのＢＧＡボールには付着せず、一部のＢＧＡボールにしか付着しない。その状態でパッケージを実装基板に実装すると、フラックスが付着していなかったＢＧＡボールと実装基板との接続状態が不良となってしまい、パッケージと実装基板との電気的接続を適切に行うことができない。このため、実装後のデバイスの歩留、並びに、実装後のデバイスの品質を向上させるためには、パッケージの反り、つまりパッケージの反りの最大の要因となっているフリップチップ接続時に生じる基板の反りを抑制することが重要な課題となっている。
特に最近はチップの厚さ、チップの一辺の長さ、基板の厚さがそれぞれ６０μｍ〜２００μｍ、５ｍｍ〜１２ｍｍ、２００μｍ〜４００μｍとなってきていることから、パッケージの反りも１４ｍｍ×１４ｍｍのパッケージで１００μｍ〜２００μｍと大きくなる場合があり、それに伴いＢＧＡボールのコプラナリティも悪くなっている。このため、上述したような実装時の問題が顕在化しつつある。特に、チップ厚１５０μｍ以下、チップサイズ８ｍｍ以上では、パッケージの実装時に無視できないほどの反りの大きさとなる。
特許文献１には、チップ表面（回路面）と基板配線面（チップ接続面）とを向かい合わせてチップを基板にフリップチップ接続したパッケージが記載されている。このパッケージにおいては、最外周のバンプで囲まれている領域である第１の領域に第１のアンダーフィル樹脂が配置され、最外周のバンプの外側の領域である第２の領域に第２のアンダーフィル樹脂が配置されている。そして、第１のアンダーフィル樹脂は、第２のアンダーフィル樹脂よりも、含有する無機充填剤の含有量、最大粒径及び平均粒径の少なくとも１つが小さい。
特許文献１には、この構成により、第１の領域に配置される第１のアンダーフィル樹脂は熱膨張係数が大きくなる一方で弾性率は小さくなるので、温度サイクルにより発生する樹脂端部でのせん断歪みを小さくすることができる旨の記載がある。すなわち、特許文献１の技術では、チップと第１のアンダーフィル樹脂との間の残留応力をできるだけ緩和させるために、第１のアンダーフィル樹脂の弾性率を小さく設定する。一方、チップの端部と接触している第２のアンダーフィル樹脂の熱膨張係数は、熱応力による応力歪みの集中を防ぐ為に小さく設定する。
特許文献１には、このような構成により、チップと第１のアンダーフィル樹脂との間の残留応力を小さくすることができるので、その残留応力によるチップの剥離の発生を抑制でき、かつ熱膨張係数の差に起因するチップ端面の応力集中によるクラック等の問題をも防ぐことができる旨の記載がある。
特許文献１には、他に、バンプの外側に配置される第２のアンダーフィル樹脂の無機充填剤の含有量を第１のアンダーフィル樹脂よりも大きくすることにより、水分の進入経路を遮断することができ、耐湿性に関する信頼性が向上する点が記載されている。更に、特許文献１には、バンプの内側に配置される第１のアンダーフィル樹脂のみの無機充填剤の粒径を小さくすることにより、水分遮断効果を維持しつつチップの破壊を抑制でき、アンダーフィル樹脂の注入性も向上させることができる旨の記載がある。
特開平０８−１９５４１４号公報
特許文献１の技術では、チップ周辺部を覆うフィレットを構成する第２のアンダーフィル樹脂は、チップ中央付近に配置する第１のアンダーフィル樹脂よりも、樹脂中に含有する無機充填剤の含有量、最大粒径、平均粒径の少なくとも１つを大きくする。このため、フィレットを形成する第２のアンダーフィル樹脂の熱膨張係数はチップ中央部の第１のアンダーフィル樹脂の熱膨張係数よりも小さくなる。
一方で、チップ周辺部に形成される第２のアンダーフィル樹脂のフィレットはアンダーフィル樹脂の硬化時の温度では収縮応力は０であるが、硬化後に基板温度が常温に低下した際には、基板の熱膨張係数よりも第２のアンダーフィル樹脂の熱膨張係数が大きい場合にはフィレットに収縮応力が発生するため多少の反り矯正効果がフィレットから基板に働くことになる。
しかしながら、特許文献１の技術では、第２のアンダーフィル樹脂の熱膨張係数はチップ中央部の第１のアンダーフィル樹脂の熱膨張係数よりも小さいことから、基板の反り矯正効果は小さくなってしまう。言い換えると、第２のアンダーフィル樹脂の代わりに最外周のバンプの外側にも第１のアンダーフィル樹脂を使用した時、すなわち、アンダーフィル樹脂中の無機充填剤の含有量、最大粒径、平均粒径を最外周のバンプの内部と外側で同一とした時よりも基板反りの矯正効果が小さくなってしまい、パッケージの実装性や実装後の信頼性は逆に低下することとなる。
また、特許文献１の技術では、最外周バンプの内側と外側とで異なるアンダーフィル樹脂を充填するが、熱膨張係数に差がある２種類のアンダーフィル樹脂が同一のバンプ接合部に両側から接していると、接合部へ加わる応力は同一のアンダーフィル樹脂で接合部を覆った時と異なるものとなり、アンダーフィル樹脂の組み合わせによっては接合部の破壊につながる恐れがある。
このように、基板の反りを抑制しその平坦性を高めること、及び、第１及び第２のアンダーフィル樹脂の熱膨張係数差に起因してチップと基板との接合部に加わる応力を抑制することは、困難だった。
本発明は、基板と、
複数のバンプを介して前記基板の一方の面に接続され、該一方の面に素子形成面が対向している半導体チップと、
前記半導体チップの前記素子形成面と前記基板の前記一方の面との間に充填されたアンダーフィル樹脂と、
を有し、
前記アンダーフィル樹脂は、
前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に形成された第１のアンダーフィル樹脂と、
前記第１のアンダーフィル樹脂の外側に形成された第２のアンダーフィル樹脂と、
を含み、
前記基板の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きく、
前記第２のアンダーフィル樹脂の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置を提供する。
この半導体装置によれば、基板の熱膨張係数が第１のアンダーフィル樹脂の熱膨張係数よりも大きい場合に、外側の第２のアンダーフィル樹脂として、内側の第１のアンダーフィル樹脂よりも熱膨張係数が大きいものを使用する。これにより、第２のアンダーフィル樹脂による基板の反り矯正効果を高めることができるので、基板の平坦性を高めることができる。その結果、半導体装置の実装歩留、及び実装信頼性を向上させることが可能となる。
また、第１のアンダーフィル樹脂は複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に形成されているので、バンプを含むチップと基板との接合部は、同一のアンダーフィル樹脂すなわち第１のアンダーフィル樹脂により覆われることとなる。このことにより、熱膨張係数に差がある２種類のアンダーフィル樹脂が同一のバンプ接合部に両側から接している場合とは異なり、アンダーフィル樹脂の熱膨張係数差に起因して接合部に加わる応力を抑制できる。
また、本発明は、半導体チップの素子形成面が、基板の一方の面に対向するように、複数のバンプを介して前記基板に前記半導体チップを接続する第１工程と、
前記半導体チップの前記素子形成面と前記基板の前記一方の面との間にアンダーフィル樹脂を充填する第２工程と、
を有し、
前記第２工程は、
前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に、前記基板よりも熱膨張係数が小さい第１のアンダーフィル樹脂を形成する第３工程と、
前記第１のアンダーフィル樹脂の外側に、前記第１のアンダーフィル樹脂よりも熱膨張係数が大きい第２のアンダーフィル樹脂を形成する第４工程と、
を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、基板の反りを抑制しその平坦性を高めることができるとともに、第１及び第２のアンダーフィル樹脂の熱膨張係数差に起因してチップと基板との接合部に加わる応力を抑制できる。
第１の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図（断面図）である。 第２の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。 第２の実施形態に係る半導体装置の製造方法を説明するための一連の工程図（断面図）である。 第３の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。 第４の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。 第５の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。 第６の実施形態に係る半導体装置を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置１０の構成を示す模式図であり、このうち図１（ａ）は正面断面図、図１（ｂ）は平面図である。図２は第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図（断面図）である。
本実施形態に係る半導体装置１０は、基板１と、複数のバンプ３を介して基板１の一方の面に接続され、該一方の面に素子形成面が対向している半導体チップ２と、半導体チップ２の素子形成面と基板１の一方の面との間に充填されたアンダーフィル樹脂６と、を有する。アンダーフィル樹脂６は、複数のバンプ３のうち最外周に配置されている複数のバンプ３ａの配置領域及びその内側に形成された第１のアンダーフィル樹脂４と、第１のアンダーフィル樹脂４の外側に形成された第２のアンダーフィル樹脂５と、を含む。基板１の熱膨張係数は第１のアンダーフィル樹脂４の熱膨張係数よりも大きい。第２のアンダーフィル樹脂５の熱膨張係数は第１のアンダーフィル樹脂４の熱膨張係数よりも大きい。
本実施形態に係る半導体装置の製造方法は、半導体チップ２の素子形成面が、基板１の一方の面に対向するように、複数のバンプ３を介して基板１に半導体チップ２を接続する第１工程と、半導体チップ２の素子形成面と基板１の一方の面との間にアンダーフィル樹脂６を充填する第２工程と、を有する。第２工程は、複数のバンプ３のうち最外周に配置されている複数のバンプ３ａの配置領域及びその内側に、基板１よりも熱膨張係数が小さい第１のアンダーフィル樹脂４を形成する第３工程と、第１のアンダーフィル樹脂４の外側に、第１のアンダーフィル樹脂４よりも熱膨張係数が大きい第２のアンダーフィル樹脂５を形成する第４工程と、を含む。
以下、詳細に説明する。
先ず、半導体装置１０の構成を説明する。
図１に示すように、本実施形態に係る半導体装置１０は、基板１と、半導体チップ（以下、チップ）２と、アンダーフィル樹脂６と、を有している。
チップ２としては、例えば、シリコン基板上に拡散層及び配線層が形成され、配線上には電極パッド部が形成され、その電極パッド部には基板１との電気的接続を行うためのバンプ３が予め形成されているものを想定している。チップ２において、拡散層、配線層（配線を含む）、電極パッド部及びバンプ３が形成されている方の面（図１（ａ）の下面）は、素子形成面を構成している。なお、本実施形態の場合、バンプ３は、チップ２の素子形成面上において、例えば、マトリクス状に、ほぼ満遍なく配置されている。すなわち、本実施形態の場合、バンプ３は、例えばいわゆるエリア配置されている（図１（ｂ）参照）。
バンプ３としては、例えば、共晶はんだ、鉛フリーはんだ、Ａｕ、Ｃｕ、或いはこれらの複合体を用いることができるが、チップ２と基板１との電気的接続が可能であれば、その他の材質のバンプ３を適用しても良い。
また、本実施形態では、チップ２に予めバンプ３が形成されている形態を例示するが、チップ２ではなく基板１の電極パッドに予めバンプ３が形成されていても良いし、或いは、チップ２と基板１の電極パッドの両方に予めバンプ３が形成されていても良い。
基板１としては、例えば、ガラスエポキシ等の有機基板に配線が形成された配線基板を用いることができるが、ポリイミドテープなどにめっきで配線が形成された配線基板を用いても良い。
チップ２は、その素子形成面が基板１の一方の面（配線が形成されている面）と対向するように、複数のバンプ３を介して基板１の一方の面に接続（フリップチップ接続）されている。
フリップチップ接続されたチップ２と基板１との隙間は、バンプ３の高さにもよるが、一般的には、例えば、５μｍ〜１００μｍ程度となる。
チップ２の素子形成面と基板１の一方の面との間、及び、隣り合うバンプ３間すなわち隣り合う接合部間には、アンダーフィル樹脂６が充填されている。
アンダーフィル樹脂６は、第１のアンダーフィル樹脂４と、第２のアンダーフィル樹脂５と、を含む。
第１のアンダーフィル樹脂４の熱膨張係数は、基板１の熱膨張係数よりも小さい。逆に言えば、基板１の熱膨張係数は、第１のアンダーフィル樹脂４の熱膨張係数よりも大きい。
第１のアンダーフィル樹脂４は、複数のバンプ３のうち最外周に配置されている複数のバンプ３ａの配置領域及びその内側に形成されている。第２のアンダーフィル樹脂５は、第１のアンダーフィル樹脂４の外側（基板１及びチップ２に沿う方向において外側）に形成されている。
このため、第１のアンダーフィル樹脂４は、複数のバンプ３の各々を覆っている。一方、第２のアンダーフィル樹脂５は、バンプ３に接することなく、第１のアンダーフィル樹脂４の外側を覆っている。なお、第２のアンダーフィル樹脂５は、例えば、チップ２の端部（外周部）も覆っている。
ここで、本実施形態の場合、第２のアンダーフィル樹脂５は、例えば、図１に示すように、チップ２と基板１との間に（チップ２の外周端よりも内側に）は入り込んでいないことが一例として挙げられる。この場合、第２のアンダーフィル樹脂５に限って言えば、チップ２の素子形成面と基板１の一方の面との間には充填されていない構成となる。
なお、本実施形態の場合も、第２のアンダーフィル樹脂５は、チップ２と基板１との間に（チップ２の外周端よりも内側に）入り込んでいても良い。すなわち、第２のアンダーフィル樹脂５も、チップ２の素子形成面と基板１の一方の面との間に充填されていても良い。ただし、第２のアンダーフィル樹脂５をバンプ３すなわち接合部に直接接触させてしまうと、第１のアンダーフィル樹脂４と第２のアンダーフィル樹脂５との熱膨張係数差によって生じる応力を接合部に加えてしまう。このため、第２のアンダーフィル樹脂５は、バンプ３すなわち接合部には接触させないこととする。
なお、第１のアンダーフィル樹脂４は接合部を保護するために、第１のアンダーフィル樹脂４としては熱膨張係数が小さく高弾性率のものを用いる。一方、第２のアンダーフィル樹脂５としては、第１のアンダーフィル樹脂４よりも熱膨張係数が大きいものを用いる。
第２のアンダーフィル樹脂５の弾性率については第１のアンダーフィル樹脂４よりも大きい方が反り矯正効果は大きくなる。しかし、熱膨張係数を大きくすると弾性率は若干低下する傾向にある。第２のアンダーフィル樹脂５については、例えば、弾性率を大きくすることよりも、熱膨張係数を大きくすることによって熱収縮応力を大きくさせることを優先させることが好ましい。
第２のアンダーフィル樹脂５の熱膨張係数は、例えば、α１＞４０ｐｐｍ／℃、α２＞１５０ｐｐｍ／℃とすることが挙げられる。第２のアンダーフィル樹脂５のこのような特性を得る手法としては、例えば、第２のアンダーフィル樹脂５における無機充填剤の含有比率（重量％）を第１のアンダーフィル樹脂４よりも小さくすること、或いは、第２のアンダーフィル樹脂５が含有する無機充填材の粒径（平均粒径、最大粒径等）を第１のアンダーフィル樹脂４よりも小さくすることが挙げられる。
本実施形態においては、第１のアンダーフィル樹脂４と比較して第２のアンダーフィル樹脂５の熱膨張係数が大きくなることにより、第１のアンダーフィル樹脂４と比較して第２のアンダーフィル樹脂５の熱収縮応力が大きくなる。その結果、第２のアンダーフィル樹脂５による基板１の反り矯正効果を特許文献１の場合と比べて高めることができるので、基板１の反りを特許文献１の場合と比べて小さくできる。よって、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）ボール７のコプラナリティも小さくでき、実装時の不具合の発生を好適に抑制できる。
なお、チップ２の周囲に形成されるアンダーフィル樹脂６のはみ出し部（チップ２と基板１との間からはみ出している部分）は、一般に、フィレットと呼ばれる。本実施形態の場合、例えば、第１及び第２のアンダーフィル樹脂４、５の一部分ずつがフィレット６ａを構成している。
次に、本実施形態に係る半導体装置の製造方法を説明する。
図２はこの製造方法を説明するための一連の工程図（断面図）である。この製造方法には、例えば、図２（ａ）に示す実装機を用いる。この実装機は、基板加熱ステージ１１と、チップ加熱ツール１２と、を有している。基板加熱ステージ１１は、該基板加熱ステージ１１上に載置された基板１を加熱する。チップ加熱ツール１２は、該チップ加熱ツール１２の下面側においてチップ２を吸着保持することが可能である。このチップ加熱ツール１２は、図示しない昇降機構によって昇降可能とされている。また、このチップ加熱ツール１２は、保持したチップ２を加熱する。
先ず、図２（ａ）に示すように、基板１をその配線面を上向きにして基板加熱ステージ１１上に載置する。一方、表面（配線面）に予めバンプ３が形成されたチップ２を、その配線面を下向きにしてチップ加熱ツール１２によって吸着保持する。この状態で、チップ加熱ツール１２を基板１に向けて下降させることにより、チップ２のバンプ３を基板１の配線上の電極パッド（いずれも図示略）に加圧接触させる。更に、この状態で、チップ加熱ツール１２によってチップ２を、基板加熱ステージ１１によって基板１を、それぞれ加熱する。
これにより、図２（ｂ）に示すように、チップ２がバンプ３を介して基板１に対しフリップ接続される。この状態では、チップ２と基板１との熱膨張係数の差に起因して、チップ２を上とすると、基板１は上に凸の反りとなる。すなわち、基板１の方がチップ２よりも熱膨張係数が大きいため、基板１の熱収縮応力の方がチップ２の熱収縮応力よりも大きく、基板１は上に凸の反りとなる。
次に、図２（ｃ）に示すように、第１のアンダーフィル樹脂４を基板１とチップ２との間に注入する。この注入は、例えば、ニードル等からなる注入ノズル１３を介して行う。また、この注入動作は、例えば、第１の注入ノズル１３をチップ２の何れか１つの辺、又は、互いに隣り合う２つの辺に沿って移動させながら、第１の注入ノズル１３から第１のアンダーフィル樹脂４を吐出することにより行う。なお、注入ノズル１３をチップ２の周囲の１箇所に固定したままで、第１の注入ノズル１３から第１のアンダーフィル樹脂４を吐出することにより、注入動作を行っても良い。
ここで、バンプ３の種類、フリップチップ接合の際のフラックスの使用の有無、またそのフラックスの種類によって、第１のアンダーフィル樹脂４の注入処理の前処理として、フラックス洗浄、基板乾燥、プラズマ洗浄のいずれかまたは全てを、必要に応じて適宜に実施する。
第１のアンダーフィル樹脂４の注入は、バンプ３の各々を覆うように行う。ただし、チップ２の周辺への第１のアンダーフィル樹脂４のはみ出し量が多いと後で注入する第２のアンダーフィル樹脂５の量が相対的に減ることになり、第２のアンダーフィル樹脂５の熱収縮応力による反りの抑制効果が小さくなってしまう。このため、第１のアンダーフィル樹脂４のはみ出し量はなるべく小さくすることが好ましい。例えば、チップ２の端面からの第１のアンダーフィル樹脂４のはみ出し幅Ｗ（図１（ａ））の最大値は８００μｍ以下に抑えることが好ましい。
次に、図２（ｄ）に示すように、第２のアンダーフィル樹脂５を第１のアンダーフィル樹脂４の周囲（外側）に塗布し形成する。この形成動作も、例えば、ニードル等からなる第２の注入ノズル１４を介して行う。この形成動作は、例えば、第２の注入ノズル１４をチップ２の４辺に沿って移動させながら、第２の注入ノズル１４から第２のアンダーフィル樹脂５を吐出することにより行う。
なお、第２のアンダーフィル樹脂５の形成の前処理として、第１のアンダーフィル樹脂４の硬化や、該硬化後のプラズマ洗浄を実施しても良い。
次に、第２のアンダーフィル樹脂５の硬化、又は、第１及び第２のアンダーフィル樹脂４、５の硬化を行う。これにより、図２（ｅ）に示す構造体が得られる。
ここで、第１及び第２のアンダーフィル樹脂４、５の硬化は、例えば、大気中或いは窒素雰囲気での１００℃〜２００℃程度の熱硬化とすることができる。ただし、第１のアンダーフィル樹脂４については紫外線等で硬化する樹脂を用いても良く、その場合の硬化は紫外線等の照射により行うことができる。
図２（ｅ）の段階では既に特許文献１の半導体装置の場合と比べて基板１の反りが小さいものとなっており、その反りは最終的に製造される半導体装置１０にも承継される。
図２（ｅ）の後で、基板１の裏面にＢＧＡボール７（図１）を取り付けることにより、図１に示す半導体装置１０が得られる。
次に、このような半導体装置１０を実装基板（図示略）上に実装する方法を説明する。
半導体装置１０を実装するには、実装機の実装ツールにより半導体装置を吸着保持し、ＢＧＡボール７にフラックスを付着させるため、半導体装置１０を実装機のフラックス容器（図示略）に押し込む。なお、フラックス容器には予めフラックスが貯留されている。
本実施形態の場合、基板１、ひいては半導体装置１０の反りが十分に抑制されているため、各ＢＧＡボール７にフラックスを容易且つ均一に付着させることができる。よって、各ＢＧＡボール７と実装基板とが良好な接続状態となるように、半導体装置１０を実装基板に実装することができる。
よって、実装後のデバイスの歩留、並びに、実装後のデバイスの品質を向上させることができる。
以上のような第１の実施形態によれば、基板１の熱膨張係数が第１のアンダーフィル樹脂４の熱膨張係数よりも大きい場合に、第２のアンダーフィル樹脂５の熱収縮応力の大きさを第１のアンダーフィル樹脂４よりも大きくすることにより、特許文献１の技術と比べてフリップチップ接続によって生じた基板１の反りを常温時において矯正する力が強くなる。よって、基板１の平坦度を向上できるので、半導体装置１０の実装を好適に実施できるようになる。具体的には、例えば、基板１に形成されたＢＧＡボール７のコプラナリティを小さくできるので、半導体装置１０の実装時に各ＢＧＡボール７へフラックスを均一に付着させることができ、好適な実装が可能となる。これにより、半導体装置１０の実装不良の発生を抑制できるので、半導体装置１０の実装信頼性が向上する。
また、第１のアンダーフィル樹脂４は複数のバンプ３のうち最外周に配置されている複数のバンプ３ａの配置領域及びその内側に形成されているので、バンプ３ａを含むチップ２と基板１との接合部は、同一のアンダーフィル樹脂すなわち第１のアンダーフィル樹脂４により覆われることとなる。このことにより、熱膨張係数に差がある２種類のアンダーフィル樹脂が同一のバンプ接合部に両側から接している場合とは異なり、アンダーフィル樹脂の熱膨張係数差に起因して接合部に加わる応力を抑制することができる。
このように、本実施形態では、第１及び第２のアンダーフィル樹脂４、５の特性を異ならせることにより、基板１の反りを改善できるとともに、接合部の保護を好適に行うことができる。つまりチップ２と基板１との間の電気的接続の信頼性と、半導体装置１０の実装信頼性とを両立させることが可能となる。
〔第２の実施形態〕
図３は第２の実施形態に係る半導体装置２０を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。図４は第２の実施形態に係る半導体装置の製造方法を説明するための一連の工程図（断面図）である。
本実施形態に係る半導体装置２０は、その製造方法が第１の実施形態と相違する。すなわち、本実施形態の場合、フリップチップ接続前に第１のアンダーフィル樹脂４を基板１上へ供給（配置）しておき、フリップチップ接合後に第２のアンダーフィル樹脂５を供給する。このため、第１のアンダーフィル樹脂４としては、上記の第１の実施形態で想定している液状の樹脂だけでなく、フィルム状に形成されている樹脂も用いることができる。
次に、図４を参照して、本実施形態の場合の半導体装置の製造方法をより詳細に説明する。
図４（ａ）は基板１をその配線面を上向きにして基板加熱ステージ１１上に載置した状態を示す。本実施形態の場合、フリップチップ接続前に、例えばフィルム状の樹脂８を基板１の配線面上に貼り付ける。なお、樹脂８を基板１に貼り付けるタイミングは、基板１を基板加熱ステージ１１上に配置する前でも後でも良い。樹脂８は、後に第１のアンダーフィル樹脂４を構成する。
次に、図４（ｂ）に示すように、表面（配線面）に予めバンプ３が形成されたチップ２を、その配線面を下向きにしてチップ加熱ツール１２によって吸着保持し、チップ加熱ツール１２を基板１に向けて下降させる。これにより、チップ２のバンプ３を基板１の配線上の電極パッド（いずれも図示略）に加圧接触させる。更に、この状態で、チップ加熱ツール１２によってチップ２を、基板加熱ステージ１１によって基板１を、それぞれ加熱する。
これにより、図４（ｃ）に示すように、チップ２がバンプ３を介して基板１に対しフリップ接続される。また、このようにフリップチップ接続がなされるとともに、樹脂８が溶融する結果、第１のアンダーフィル樹脂４が基板１とチップ２との間に充填された状態となる。なお、樹脂８の量は、バンプ３の各々が第１のアンダーフィル樹脂４によって覆われることとなるように、予め適切に設定しておく。
なお、本実施形態の場合、樹脂８がフィルム状である例に限らず、樹脂８は液状の樹脂を塗布したもの、或いは、液状の樹脂を塗布及び半硬化させたものであっても良い。
ここで、図４（ｃ）では、第１のアンダーフィル樹脂４がチップ２の端面よりも内側に収まっている例を示している。この例では、フィレット６ａは、第２のアンダーフィル樹脂５の一部分により構成される（図４（ｄ））。ただし、樹脂８の供給量、或いはプロセス条件によっては第１のアンダーフィル樹脂４がチップ２の端面よりも外側にはみ出した形態となることもある。この場合、第１の実施形態と同様に、フィレット６ａは、第１及び第２のアンダーフィル樹脂４、５の一部分ずつにより構成される。ただし、第１の実施形態で説明したように、チップ２の端面からの第１のアンダーフィル樹脂４のはみ出し量は小さい方が好ましい。
このようにフリップチップ接続が行われた状態では、チップ２と基板１との熱膨張係数の差に起因して、チップ２を上とすると、基板１は上に凸の反りとなる。すなわち、基板１の方がチップ２よりも熱膨張係数が大きいため、基板１の熱収縮応力の方がチップ２の熱収縮応力よりも大きく、基板１は上に凸の反りとなる。
次に、図４（ｄ）に示すように、第２のアンダーフィル樹脂５を塗布形成する。第２のアンダーフィル樹脂５の形成の仕方は第１の実施形態と同様である。第２のアンダーフィル樹脂５の形成前に、第１のアンダーフィル樹脂４の硬化やプラズマ洗浄等の前処理を行っても良い点についても、第１の実施形態と同様である。
次に、第１の実施形態と同様に、第２のアンダーフィル樹脂５の硬化、又は、第１及び第２のアンダーフィル樹脂４、５の硬化を行う。これにより、図４（ｅ）に示す構造体が得られる。
図４（ｅ）の段階では、第１の実施形態と同様に、特許文献１の半導体装置の場合と比べて基板１の反りが小さいものとなっており、その反りは最終的に製造される半導体装置２０にも承継される。
図４（ｅ）の後で、基板１の裏面にＢＧＡボール７（図３（ａ））を取り付けることにより、図３に示す半導体装置２０が得られる。
以上のような第２の実施形態によれば、第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
すなわち、上記の第１の実施形態ではチップ２と基板１との間の空隙が狭い場合、特にチップ２と基板１との間の空隙が２０μｍ未満となるような半導体装置２０においては、第１のアンダーフィル樹脂４の注入作業の難易度が上がるため、例えばチップ２の下面にボイド（気泡）が発生しやすくなる場合がある。これに対し、第２の実施形態では、予め基板１に樹脂８を供給しておくため、ボイドの発生を好適に抑制しつつ、第１のアンダーフィル樹脂４をチップ２と基板１との間に充填することができる。
同様に、上記の第１の実施形態の場合には、接合部のピッチ（バンプ３のピッチ）が狭い場合には、液状の第１のアンダーフィル樹脂４を接合部間に十分に行き渡らせることが困難となる場合がある。これに対し、第２の実施形態では、予め基板１に樹脂８を供給しておくため、狭ピッチの接合部間にも第１のアンダーフィル樹脂４を容易且つ十分に充填することができる。特に、フィルム状の樹脂８を予め基板１上に供給（貼り付け）しておく場合は顕著にその効果が得られる。
〔第３の実施形態〕
図５は第３の実施形態に係る半導体装置３０を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。
図５に示すように、本実施形態の場合、バンプ３の配列が第１の実施形態とは相違している。第１及び第２の実施形態では、バンプ３がチップ２の面内において、いわゆるエリア配置されている例を説明したが、本実施形態では、バンプ３は、チップ２の周縁部に沿って配置されている（いわゆる周辺配置されている）。
本実施形態に係る半導体装置３０は、その他の点は第１又は第２の実施形態と同様であり、得られる効果も第１又は第２の実施形態と同様である。
〔第４の実施形態〕
図６は第４の実施形態に係る半導体装置４０を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。なお、図６（ｂ）では、各構成要素の位置関係が分かりやすくなるように、封止樹脂４１の図示を省略している。
図６に示すように、本実施形態に係る半導体装置４０は、封止樹脂４１を有している。すなわち、本実施形態の場合、半導体装置４０は、チップ２及びアンダーフィル樹脂６（アンダーフィル樹脂６においてチップ２と基板１との間からはみ出している部分）を封止する片面封止型の封止樹脂４１を有している。この封止樹脂４１は、チップ２及びアンダーフィル樹脂６（アンダーフィル樹脂６においてチップ２と基板１との間からはみ出している部分）を覆うように、基板１上に形成されている。
ここで、封止樹脂４１としては、熱硬化性であり、且つ、その熱膨張係数が基板１の熱膨張係数よりも大きいものを用いることが好ましい。このようにすることにより、封止樹脂４１の熱硬化後に封止樹脂４１が常温に冷却された際において、基板１の反り矯正効果を第１の実施形態よりも高めることができる。
本実施形態に係る半導体装置４０は、その他の点では、第１又は第２の実施形態に係る半導体装置１０、２０（図１、図３）と同様に構成されている。
第４の実施形態によれば、第１又は第２の実施形態と同様の効果が得られる。
また、本実施形態の場合、封止樹脂４１として、熱硬化性であり、且つ、その熱膨張係数が基板１の熱膨張係数よりも大きいものを用いることにより、基板１の反り矯正効果を第１及び第２の実施形態よりも高めることができ、基板１の平坦性を第１及び第２の実施形態よりも高めることができる。
〔第５の実施形態〕
図７は第５の実施形態に係る半導体装置５０を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。なお、図７（ｂ）では、各構成要素の位置関係が分かりやすくなるように、封止樹脂５３の図示を省略している。
図７に示すように、本実施形態に係る半導体装置５０では、チップ２の裏面（素子形成面とは反対側の面）に第２のチップ５１を搭載している。第２のチップ５１と基板１との電気的接続はＡｕ或いはＣｕ等の金属細線すなわちボンディングワイヤ５２を使用したワイヤボンディングにより行っている。
また、ボンディングワイヤ５２及びその接続部、すなわちワイヤボンディング部を外部環境から保護するため、片面封止型の封止樹脂５３により半導体装置５０の上面側を封止している。すなわち、封止樹脂５３は、チップ２、アンダーフィル樹脂６（アンダーフィル樹脂６においてチップ２と基板１との間からはみ出している部分）、第２のチップ５１、及び、ワイヤボンディング部（ボンディングワイヤ５２及びその接続部）を覆うように、基板１上に形成されている。
なお、本実施形態の場合も、第４の実施形態と同様に、封止樹脂５３としては、熱硬化性であり、且つ、その熱膨張係数が基板１の熱膨張係数よりも大きいものを用いることが好ましい。このようにすることにより、封止樹脂５３の熱硬化後に封止樹脂５３が常温に冷却された際において、基板１の反り矯正効果を第１及び第２の実施形態よりも高めることができる。
本実施形態に係る半導体装置５０は、その他の点では、第１又は第２の実施形態に係る半導体装置１０、２０（図１、図３）と同様に構成されている。
第５の実施形態によれば、第１又は第２の実施形態と同様の効果が得られる。
また、本実施形態の場合、封止樹脂５３として、熱硬化性であり、且つ、その熱膨張係数が基板１の熱膨張係数よりも大きいものを用いることにより、基板１の反り矯正効果を第１及び第２の実施形態よりも高めることができ、基板１の平坦性を第１及び第２の実施形態よりも高めることができる。
〔第６の実施形態〕
図８は第６の実施形態に係る半導体装置６０を示す模式図であり、このうち（ａ）は正面断面図、（ｂ）は平面図である。なお、図８（ｂ）では、各構成要素の位置関係が分かりやすくなるように、封止樹脂５３の図示を省略している。
図８に示すように、本実施形態の場合、第２のアンダーフィル樹脂５は、第１のアンダーフィル樹脂４の外側からチップ２の上面に亘って形成されている。そして、第２のアンダーフィル樹脂５は、例えば、第２のチップ５１の近傍まで、又は、第２のチップ５１の端面までチップ２を覆っている。図８では、第２のアンダーフィル樹脂５が第２のチップ５１の端面まで覆っている例を示している。
本実施形態の場合、例えば、第２のアンダーフィル樹脂５の熱膨張係数が封止樹脂５３の熱膨張係数よりも大きいことが好ましい。このようにすることにより、封止樹脂５３の熱収縮応力よりも第２のアンダーフィル樹脂５の熱収縮応力の方が大きくなるため、第５の実施形態の場合よりも基板１の反り矯正効果を高めることができる。
本実施形態に係る半導体装置６０は、その他の点では、第５の実施形態に係る半導体装置５０（図７）と同様に構成されている。
第６の実施形態によれば、第５の実施形態と同様の効果が得られる。
また、本実施形態の場合、第２のアンダーフィル樹脂５の熱膨張係数を封止樹脂５３の熱膨張係数よりも大きくすることにより、基板１の反り矯正効果を第５の実施形態よりも高めることができ、基板１の平坦性を第５の実施形態よりも高めることができる。
なお、上記の第２の実施形態では樹脂８を予め基板１上へ供給して（設けて）おく例を説明したが、チップ２の素子形成面に予め供給して（設けて）おいても良い。チップ２の素子形成面に予め設けるには、例えば、フィルム状の樹脂８を貼り付けるか、又は、液状の樹脂を塗布及び半硬化させると良い。なお、基板１とチップ２との双方に予め供給して（設けて）おいても良い。
また、第５及び第６の実施形態では、第２のチップ５１が１つ（１層）である例を説明したが、フリップチップ接続されるチップ２上に複数の第２のチップを積層させても良く、この場合も、第５又は第６の実施形態と同様の効果が得られる。
また、第４の実施形態（図６）の場合にも、第６の実施形態（図８）と同様に、第２のアンダーフィル樹脂５を第１のアンダーフィル樹脂４の外側からチップ２の上面に亘って形成しても良い。この場合に、第６の実施形態と同様に、第２のアンダーフィル樹脂５の熱膨張係数を封止樹脂４１の熱膨張係数よりも大きくすることにより、基板１の反り矯正効果を上述した第４の実施形態の場合よりも高めることができ、基板１の平坦性を上述した第４の実施形態よりも高めることができる。
以下、参考形態の例を付記する。
（１）
基板と、
複数のバンプを介して前記基板の一方の面に接続され、該一方の面に素子形成面が対向している半導体チップと、
前記半導体チップの前記素子形成面と前記基板の前記一方の面との間に充填されたアンダーフィル樹脂と、
を有し、
前記アンダーフィル樹脂は、
前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に形成された第１のアンダーフィル樹脂と、
前記第１のアンダーフィル樹脂の外側に形成された第２のアンダーフィル樹脂と、
を含み、
前記基板の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きく、
前記第２のアンダーフィル樹脂の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置。
（２）
前記チップ及び前記アンダーフィル樹脂を封止する片面封止型の封止樹脂を有し、
前記封止樹脂は、熱硬化性であり、且つ、その熱膨張係数が前記基板の熱膨張係数よりも大きいことを特徴とする（１）に記載の半導体装置。
（３）
前記第２のアンダーフィル樹脂が前記第１のアンダーフィル樹脂の外側から前記チップの上面に亘って形成され、
前記第２のアンダーフィル樹脂の熱膨張係数が前記封止樹脂の熱膨張係数よりも大きいことを特徴とする（２）に記載の半導体装置。
（４）
前記チップ上に積層された１つ以上の第２のチップを有し、
前記封止樹脂は、前記第２のチップも封止しており、
前記第２のアンダーフィル樹脂が前記第１のアンダーフィル樹脂の外側から前記チップの上面に亘って形成され、
前記第２のアンダーフィル樹脂の熱膨張係数が前記封止樹脂の熱膨張係数よりも大きいことを特徴とする（２）に記載の半導体装置。
（５）
前記第１のアンダーフィル樹脂が前記チップの端面よりも外側にはみだしており、
前記チップからの前記第１のアンダーフィル樹脂のはみ出し幅の最大値が８００μｍ以下であることを特徴とする（１）乃至（４）の何れか１つに記載の半導体装置。
（６）
前記第１のアンダーフィル樹脂が前記チップの端面よりも内側に収まっていることを特徴とする（１）乃至（４）の何れか１つに記載の半導体装置。
（７）
半導体チップの素子形成面が、基板の一方の面に対向するように、複数のバンプを介して前記基板に前記半導体チップを接続する第１工程と、
前記半導体チップの前記素子形成面と前記基板の前記一方の面との間にアンダーフィル樹脂を充填する第２工程と、
を有し、
前記第２工程は、
前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に、前記基板よりも熱膨張係数が小さい第１のアンダーフィル樹脂を形成する第３工程と、
前記第１のアンダーフィル樹脂の外側に、前記第１のアンダーフィル樹脂よりも熱膨張係数が大きい第２のアンダーフィル樹脂を形成する第４工程と、
を含むことを特徴とする半導体装置の製造方法。
（８）
前記第３工程は、前記第１工程の後で、前記素子形成面と前記一方の面との間に前記第１のアンダーフィル樹脂を注入する工程であることを特徴とする（７）に記載の半導体装置の製造方法。
（９）
前記第３工程は、
前記第１工程の前に、前記素子形成面と前記一方の面とのうちの少なくとも何れか一方に、前記第１のアンダーフィル樹脂の構成材料を配置する工程を含むことを特徴とする（７）に記載の半導体装置の製造方法。
（１０）
前記第１のアンダーフィル樹脂の前記構成材料は、フィルム状の樹脂であることを特徴とする（９）に記載の半導体装置の製造方法。
１ 基板
２ 半導体チップ
３ バンプ
３ａ バンプ（最外周に配置されているバンプ）
４ 第１のアンダーフィル樹脂
５ 第２のアンダーフィル樹脂
６ アンダーフィル樹脂
７ ＢＧＡボール
８ 樹脂
１０ 半導体装置
１１ 基板加熱ステージ
１２ チップ加熱ツール
１３ 第１の注入ノズル
１４ 第２の注入ノズル
２０ 半導体装置
３０ 半導体装置
４０ 半導体装置
４１ 封止樹脂
５０ 半導体装置
５１ 第２のチップ
５２ ボンディングワイヤ
５３ 封止樹脂
６０ 半導体装置
Ｗ はみ出し幅

Claims (5)

  1. 半導体装置であって、
    基板と、
    複数のバンプを介して前記基板の一方の面に接続され、該一方の面に素子形成面が対向している半導体チップと、
    前記半導体チップの前記素子形成面と前記基板の前記一方の面との間に充填されたアンダーフィル樹脂と、
    を有し、
    前記アンダーフィル樹脂は、
    前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に形成された第１のアンダーフィル樹脂と、
    前記第１のアンダーフィル樹脂の外側に形成された第２のアンダーフィル樹脂と、
    を含み、
    前記基板の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きく、
    前記第２のアンダーフィル樹脂の熱膨張係数が前記第１のアンダーフィル樹脂の熱膨張係数よりも大きく、
    当該半導体装置は、
    前記半導体チップ及び前記アンダーフィル樹脂を封止する片面封止型の封止樹脂を有し、
    前記封止樹脂は、熱硬化性であり、且つ、その熱膨張係数が前記基板の熱膨張係数よりも大きいことを特徴とする半導体装置。
  2. 前記第２のアンダーフィル樹脂が前記第１のアンダーフィル樹脂の外側から前記半導体チップの上面に亘って形成され、
    前記第２のアンダーフィル樹脂の熱膨張係数が前記封止樹脂の熱膨張係数よりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップ上に積層された１つ以上の第２の半導体チップを有し、
    前記封止樹脂は、前記第２の半導体チップも封止しており、
    前記第２のアンダーフィル樹脂が前記第１のアンダーフィル樹脂の外側から前記半導体チップの上面に亘って形成され、
    前記第２のアンダーフィル樹脂の熱膨張係数が前記封止樹脂の熱膨張係数よりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体チップの素子形成面が、基板の一方の面に対向するように、複数のバンプを介して前記基板に前記半導体チップを接続する第１工程と、
    前記半導体チップの前記素子形成面と前記基板の前記一方の面との間にアンダーフィル樹脂を充填する第２工程と、
    前記半導体チップ及び前記アンダーフィル樹脂を封止する片面封止型の封止樹脂を形成する工程と、
    を有し、
    前記第２工程は、
    前記複数のバンプのうち最外周に配置されている複数のバンプの配置領域及びその内側に、前記基板よりも熱膨張係数が小さい第１のアンダーフィル樹脂を形成する第３工程と、
    前記第１のアンダーフィル樹脂の外側に、前記第１のアンダーフィル樹脂よりも熱膨張係数が大きい第２のアンダーフィル樹脂を形成する第４工程と、
    を含み、
    前記封止樹脂は、熱硬化性であり、且つ、その熱膨張係数が前記基板の熱膨張係数よりも大きいことを特徴とする半導体装置の製造方法。
  5. 前記第３工程は、前記第１工程の後で、前記素子形成面と前記一方の面との間に前記第１のアンダーフィル樹脂を注入する工程であることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2009237128A 2009-10-14 2009-10-14 半導体装置及びその製造方法 Active JP5250524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009237128A JP5250524B2 (ja) 2009-10-14 2009-10-14 半導体装置及びその製造方法
US12/904,680 US8710651B2 (en) 2009-10-14 2010-10-14 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009237128A JP5250524B2 (ja) 2009-10-14 2009-10-14 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013084865A Division JP5576528B2 (ja) 2013-04-15 2013-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2011086705A JP2011086705A (ja) 2011-04-28
JP5250524B2 true JP5250524B2 (ja) 2013-07-31

Family

ID=43854176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009237128A Active JP5250524B2 (ja) 2009-10-14 2009-10-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8710651B2 (ja)
JP (1) JP5250524B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2013074110A (ja) * 2011-09-28 2013-04-22 Shin Etsu Polymer Co Ltd 半導体パッケージの製造方法
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
WO2015037349A1 (ja) * 2013-09-13 2015-03-19 富士電機株式会社 半導体装置
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
EP3231011B1 (en) 2015-03-27 2022-11-09 Hewlett-Packard Development Company, L.P. Circuit package for fluidic applications
US10475715B2 (en) * 2015-06-17 2019-11-12 Intel Corporation Two material high K thermal encapsulant system
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
FR3047604B1 (fr) * 2016-02-04 2018-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP2018113414A (ja) * 2017-01-13 2018-07-19 新光電気工業株式会社 半導体装置とその製造方法
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
KR102039709B1 (ko) * 2017-11-03 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
KR20220075507A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JP3648277B2 (ja) 1995-01-12 2005-05-18 株式会社東芝 半導体装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3443313B2 (ja) * 1998-03-26 2003-09-02 三菱電機株式会社 半導体装置及びその製造方法
JP3384359B2 (ja) * 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US6635971B2 (en) * 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP2006147930A (ja) * 2004-11-22 2006-06-08 Seiko Epson Corp 半導体装置
JP4620553B2 (ja) * 2005-08-30 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US7863727B2 (en) * 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2008078382A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
JP2008277631A (ja) 2007-05-01 2008-11-13 Renesas Technology Corp 半導体装置
JP2009049115A (ja) 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011086705A (ja) 2011-04-28
US20110084384A1 (en) 2011-04-14
US8710651B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5250524B2 (ja) 半導体装置及びその製造方法
JP4390541B2 (ja) 半導体装置及びその製造方法
US8174114B2 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
US7148081B2 (en) Method of manufacturing a semiconductor device
JP5543086B2 (ja) 半導体装置及びその製造方法
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4899406B2 (ja) フリップチップ型半導体装置
JP5261255B2 (ja) 半導体装置
KR19990023296A (ko) 반도체 소자의 장착 구조
JP2008166373A (ja) 半導体装置およびその製造方法
US20070178627A1 (en) Flip-chip semiconductor device and method for fabricating the same
JP2007035688A (ja) 半導体装置およびその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP3384359B2 (ja) 半導体装置およびその製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP3844936B2 (ja) 半導体装置
JP5547703B2 (ja) 半導体装置の製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5576528B2 (ja) 半導体装置
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2010135501A (ja) 半導体装置の製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
JP2013004648A (ja) 半導体パッケージの製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Ref document number: 5250524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350