JP2017535054A - 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法 - Google Patents

裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法 Download PDF

Info

Publication number
JP2017535054A
JP2017535054A JP2017510660A JP2017510660A JP2017535054A JP 2017535054 A JP2017535054 A JP 2017535054A JP 2017510660 A JP2017510660 A JP 2017510660A JP 2017510660 A JP2017510660 A JP 2017510660A JP 2017535054 A JP2017535054 A JP 2017535054A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
die
disposed
layers
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017510660A
Other languages
English (en)
Inventor
ジェイ． リー、ケビン
ジェイ． リー、ケビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017535054A publication Critical patent/JP2017535054A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本開示の実施形態は、集積回路（ＩＣ）ダイを対象とする。いくつかの実施形態では、ＩＣダイは、半導体基板と、半導体基板の第１の面に配設された複数の能動構成要素と、半導体基板の第２の面に配設された複数の受動構成要素とを含むことがある。いくつかの実施形態では、第２の面は、第１の面とは反対側に配設されることがある。受動構成要素は、いくつかの実施形態では、コンデンサおよび／または抵抗器を含むことがあり、能動構成要素は、いくつかの実施形態では、トランジスタを含むことがある。他の実施形態が述べられ、および／または特許請求されることもある。

Description

本開示の実施形態は、一般に、集積回路の分野に関し、より特定的には、裏面受動構成要素を有する集積回路ダイに関連する装置および方法に関する。
集積回路（ＩＣ）ダイの入出力密度が増加し続けている一方で、ＩＣダイサイズは縮小し続けている。ＩＣダイ設計での問題の１つは、ＩＣダイ領域の有効利用であるが、現在の技術水準の下では、受動構成要素も能動構成要素も、ＩＣダイの半導体基板の片面に堆積される。これは、半導体基板の異なる面に構成要素を配置した場合の信号発出の問題による。
本明細書で提供する背景技術の説明は、本開示の文脈を大まかに表す目的のものである。本明細書で別段に記載しない限り、この項で述べる内容は、本出願における特許請求の範囲に対する従来技術ではなく、この項に含まれていても従来技術とは認められない。
添付図面に関連付けて、以下の詳細な説明によって、実施形態を容易に理解されよう。この説明を容易にするために、同様の参照番号は、同様の構造的要素を表す。実施形態は、添付図面の図に限定されずに、例として示されている。別段に明記しない限り、これらの図面は正しい縮尺では描かれていない。
本開示の様々な実施形態による、上に裏面受動構成要素が配設されたＩＣダイを含む例示的な集積回路（ＩＣ）アセンブリの側断面図を概略的に示す図である。
本開示の様々な実施形態による、集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。
本開示の様々な実施形態による、図２のＩＣダイ製造プロセスにおけるいくつかの段階を例示する選択された操作の例示的な断面図である。 本開示の様々な実施形態による、図２のＩＣダイ製造プロセスにおけるいくつかの段階を例示する選択された操作の例示的な断面図である。
本開示の様々な実施形態による、集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。
本開示の様々な実施形態による、図５のＩＣダイ製造プロセスにおけるいくつかの段階を例示する選択された操作の例示的な断面図である。 本開示の様々な実施形態による、図５のＩＣダイ製造プロセスにおけるいくつかの段階を例示する選択された操作の例示的な断面図である。
本開示の様々な実施形態による、集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。
本開示の様々な実施形態による、図８のＩＣダイ製造プロセスにおけるいくつかの段階を例示する選択された操作の例示的な断面図である。
本開示の様々な実施形態による集積回路ダイの様々な断面図を示す図である。
本開示の様々な実施形態による集積回路ダイの様々な断面図を示す図である。
本開示の様々な実施形態による、集積回路ダイを含むコンピューティングデバイスを概略的に示す図である。
本開示の実施形態は、裏面受動構成要素を有する集積回路（ＩＣ）ダイ構成を述べる。以下の説明では、当業者が自身の研究の本質を他の当業者に伝えるために一般に採用する用語を使用して、例示的実装形態の様々な態様を説明する。しかし、本開示の実施形態は、説明する態様のいくつかだけを用いて実施することができることが当業者には明らかであろう。説明の目的で、例示的実装形態を完全に理解できるように、具体的な数、材料、および構成を記載する。しかし、これらの特定の詳細を伴わずに本開示の実施形態を実施することができることが当業者には明らかであろう。なお、よく知られている特徴は、例示的実施形態を曖昧にしないように省略または簡略化する。
以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。添付図面を通じて、同様の参照番号は同様の部分を示し、添付図面は、本開示の主題が実施され得る複数の実施形態の例示を目的として示されている。本開示の範囲から逸脱することなく、他の実施形態を利用することができ、構造的または論理的変更を行うことができることを理解されたい。したがって、以下の詳細な説明は、限定的な意味合いとみなされるべきではなく、実施形態の範囲は、添付の特許請求の範囲およびそれらの均等範囲によって定義される。
本開示において、語句「Ａおよび／またはＢ」は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示において、語句「Ａ、Ｂ、および／またはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。
本明細書において、上部／底部、内／外、上方／下方など、斜視図を元にした説明を使用することがある。そのような説明は、論述を容易にするために使用されるにすぎず、本明細書で述べる実施形態の用途を任意の特定の向きに限定することは意図されていない。
本明細書において、語句「一実施形態では」または「いくつかの実施形態では」を使用することがあり、これらはそれぞれ、同じまたは異なる実施形態の１つまたは複数を表すことがある。さらに、本開示の実施形態に関して使用される用語「備える」、「含む」、および「有する」などは、同義である。
用語「結合される」およびその派生語を本明細書で使用することがある。「結合」は、以下の１つまたは複数を意味することがある。「結合」は、２つ以上の要素が物理的または電気的に直接接触をしていることを意味することがある。しかしまた、「結合」は、２つ以上の要素が互いに間接的に接触するが、それでも互いに協働または相互作用することを意味することもあり、さらに、互いに結合されていると言われる要素の間に１つまたは複数の他の要素が結合または接続されることを意味することもある。用語「直接結合される」は、２つ以上の要素が直接接触していることを意味することがある。
様々な実施形態において、語句「第２のフィーチャの上に形成、堆積、またはその他の方法で配設された第１のフィーチャ」は、第１のフィーチャが、第２のフィーチャの上方に形成、堆積、または配設され、第１のフィーチャの少なくとも一部が、第２のフィーチャの少なくとも一部と直接接触している（例えば、直接の物理的および／または電気的接触）、または間接的に接触している（例えば、第１のフィーチャと第２のフィーチャとの間に１つまたは複数の他のフィーチャを有する）ことがあることを意味することがある。
本明細書で使用するとき、用語「モジュール」は、１つまたは複数のソフトウェアまたはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、システムオンチップ（ＳｏＣ）、プロセッサ（共有、専用、またはグループ）、および／またはメモリ（共有、専用、またはグループ）、組合せ論理回路、および／または上記の機能を提供する他の適切な構成要素でよく、その一部でもよく、またはそれを含んでいてもよい。
図１は、例示的な集積回路（ＩＣ）アセンブリ１００の側断面図を概略的に示す。いくつかの実施形態では、ＩＣアセンブリ１００は、図に見られるように、パッケージ基板１１６と電気的および／または物理的に結合された１つまたは複数のダイ（例えばダイ１０６）を含むことがある。パッケージ基板１１６はさらに、図に見られるように、回路板１２４と電気的に結合されることがある。
いくつかの実施形態では、ダイ１０６は、半導体基板１２６を含むことがある。半導体基板１２６は、任意の適切な材料（例えばシリコン）を含むことがある。ダイ１０６はまた、基板の第１の面に配設された複数の能動構成要素を含むこともある。本明細書では以後、能動構成要素の位置により、この第１の面を基板の能動面と呼ぶ。そのような能動構成要素は、ここでは、複数の能動構成要素を表す能動構成要素層１２８によって示されている。能動構成要素は、電気信号を制御することが可能な任意の構成要素（例えばトランジスタ）を含むことがある。いくつかの実施形態では、ダイ１０６はまた、半導体基板１２６の第２の面に配設された複数の受動構成要素（例えば、金属−絶縁体−金属（ＭＩＭ）コンデンサ１３０）を含むこともある。この第２の面は、本明細書では以後、半導体基板１２６の裏面と呼ぶ。図示されるように、半導体基板１２６の裏面は、半導体基板１２６の能動面と反対側に配設されることがあり、したがって、複数の能動構成要素は、複数の受動構成要素と反対側に配設されることがある。そのような構成は、半導体基板１２６上で従来使用されていないことがある空間の利用を可能にすることがある。結果として、そのような構成要素は、同様に構成されたＩＣダイに関して、入力／出力密度のさらなる向上を可能にすることがある。
いくつかの実施形態では、ダイ１０６は、半導体基板に配設された複数の基板貫通バイア（ＴＳＶ）（例えばＴＳＶ１３２ａおよび１３２ｂ。本明細書では以後、総称してＴＳＶ１３２と呼ぶ）を含むことがある。ＴＳＶは、半導体基板１２６の能動面と半導体基板１２６の裏面との間で電気信号をルーティングするように構成されることがある。その結果、ＴＳＶ１３２は、複数の受動構成要素のうちの１つまたは複数を半導体基板１２６の能動面と電気的に結合できるようにすることがある。いくつかの実施形態では、半導体基板の能動面に、電気絶縁材料の１つまたは複数の層（例えば層１３４）が配設されることがある。電気絶縁材料の１つまたは複数の層は、図示されるように、複数の能動構成要素をカプセル化することがある。いくつかの実施形態では、電気絶縁材料の１つまたは複数の層は、層内に配設された電気ルーティングフィーチャ（例えば電気ルーティングフィーチャ１３６）を含むことがある。さらに、電気絶縁材料の１つまたは複数の層内に、複数のダイ相互接続構造（例えばダイ相互接続構造１０８）が配設されることがある。いくつかの実施形態では、電気ルーティングフィーチャは、ダイ相互接続構造を複数の能動構成要素および／または複数のＴＳＶと電気的に結合するように構成されることがある。以下にさらに論じるように、ダイ相互接続構造は、ダイ１０６をパッケージ基板１１６と電気的に結合するように構成されることがある。
いくつかの実施形態では、１つまたは複数の再分散層（ＲＤＬ）（例えばＲＤＬ１４０）が、半導体基板１２６の裏面に配設されることがある。１つまたは複数のＲＤＬは、半導体基板の裏面に配設された電気絶縁材料（例えば層１４２）の１つまたは複数の層を含むことがある。図示されるように、半導体基板１２６の裏面に配設された電気絶縁材料の１つまたは複数の層は、複数の受動構成要素をカプセル化することがある。１つまたは複数のＲＤＬはまた、電気絶縁材料の１つまたは複数の層内に配設された複数の相互接続構造（例えばランディングパッド１４４）を含むこともある。１つまたは複数のＲＤＬはまた、電気絶縁材料の１つまたは複数の第２の層内に配設された電気ルーティングフィーチャ（例えばバイア１４６）を含むこともある。いくつかの実施形態では、電気ルーティングフィーチャは、複数の相互接続構造を複数の受動構成要素と電気的に結合するように構成されることがある。
ダイ１０６は、様々な適切な構成に従ってパッケージ基板１１６に取り付けられることがあり、そのような構成は、図示されるようなフリップチップ構成、または、例えばパッケージ基板１１６に埋め込まれた、もしくはワイヤボンド構成で構成された他の構成を含む。フリップチップ構成では、ダイ１０６は、ダイ相互接続構造１０８によってパッケージ基板１１６の表面に取り付けられることがあり、ダイ相互接続構造１０８は、例えば、ダイ１０６をパッケージ基板１１６に電気的に結合することもできるバンプ、ピラー、または他の適切な構造である。
ダイ１０６は、半導体材料から形成されたディスクリートチップを表すことがあり、いくつかの実施形態では、プロセッサ、メモリ、またはＡＳＩＣであっても、それを含んでいても、またはその一部であってもよい。いくつかの実施形態では、例えば成形化合物またはアンダーフィル材料（図示せず）などの電気絶縁材料が、ダイ１０６および／または相互接続構造１０８の一部を部分的にカプセル化することがある。ダイ相互接続構造１０８は、ダイ１０６とパッケージ基板１１６との間で電気信号をルーティングするように構成されることがある。
パッケージ基板１１６は、ダイ１０６への、またはダイ１０６からの電気信号をルーティングするように構成された電気ルーティングフィーチャを含むことがある。電気ルーティングフィーチャは、パッケージ基板１１６を通して電気信号をルーティングするために、例えば、パッケージ基板１１６の１つまたは複数の表面上に配設されたトレース、および／または内部ルーティングフィーチャ、例えばトレンチ、バイア、または他の相互接続構造などを含むことがある。例えば、いくつかの実施形態では、パッケージ基板１１６は、ダイ相互接続構造１０８を受け取り、ダイ１０６とパッケージ基板１１６との間で電気信号をルーティングするように構成された電気ルーティングフィーチャ（ダイボンドパッド１１０など）を含むことがある。いくつかの実施形態では、パッケージ基板１１６は、例えばＡｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ（ＡＢＦ）基板など、コアおよび／またはビルドアップ層を有するエポキシベースのラミネート基板である。
回路板１２４は、エポキシラミネートなどの電気絶縁材料から構成されたプリント回路板（ＰＣＢ）でよい。例えば、回路板１１６は、エポキシ樹脂プリプレグ材料を使用して一体に積層された、例えばポリテトラフルオロエチレン、Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４ （ＦＲ−４）、ＦＲ−１などのフェノールコットンペーパー材料、ＣＥＭ−１またはＣＥＭ−３などのコットンペーパーおよびエポキシ材料、またはガラス繊維織物材料などの材料から構成された電気絶縁層を含むことがある。ダイ１０６の電気信号を回路板１２４を通してルーティングするために、構造（図示せず）、例えばバイアが、電気絶縁層を通して形成されることがある。他の実施形態では、回路板１２４は、他の適切な材料から構成されることがある。いくつかの実施形態では、回路板１２４は、マザーボード（例えば図１２のマザーボード１２０２）である。
例えば、はんだボール１２０またはランドグリッドアレイ（ＬＧＡ）構造などのパッケージレベル相互接続が、パッケージ基板１１６上の１つまたは複数のランド（本明細書では以後、「ランド１１８」）および回路板１２４上の１つまたは複数のパッド１２２に結合されることがあり、パッケージ基板１１６と回路板１２４との間で電気信号をさらにルーティングするように構成された対応するはんだ継手を形成する。他の実施形態では、パッケージ基板１１６を回路板１２４と物理的および／または電気的に結合するための他の適切な技法が使用されることがある。
図２は、本開示のいくつかの実施形態による、裏面金属−絶縁体−金属（ＭＩＭ）コンデンサを形成するための集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。図３および４は、様々な実施形態による、ＩＣダイ製造プロセス２００でのいくつかの段階を示す選択された動作の断面図を提供する。したがって、図２〜４を互いに関連付けて述べる。本明細書を補助するために、図３または４での操作間を進む矢印について、図２で実施される操作を参照する。さらに、ＩＣダイ製造のより詳細な図となるように、各処置においてＩＣダイの一部のみを示す。さらに、図３または４での各操作において、すべての参照番号が示されているわけではないことがある。
プロセスは、ブロック２０２から始まることがあり、ブロック２０２で、半導体基板３０１を提供することができる。いくつかの実施形態では、図示されるように、半導体基板は、ＩＣダイアセンブリ（例えばＩＣダイアセンブリ３００）の形態で提供されることがある。ＩＣダイアセンブリは、半導体基板３０１の裏面に配設されたパッシベーション層などの電気絶縁層３０２を有することがある。電気絶縁層３０２は、例えば窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。ＩＣダイアセンブリ３００はまた、半導体基板３０１の能動面に配設された複数の能動構成要素（例えば層３０４によって示されるもの）を含むこともある。いくつかの実施形態では、ＩＣダイアセンブリ３００は、半導体基板３０１に配設された複数の基板貫通バイア（ＴＳＶ）（例えばＴＳＶ３０６ａおよび３０６ｂ。本明細書では以後、総称してＴＳＶ３０６と呼ぶ）を含むことがある。ＴＳＶは、半導体基板３０１の能動面と半導体基板３０１の裏面との間で電気信号をルーティングするように構成されることがある。いくつかの実施形態では、半導体基板３０１の能動面に、電気絶縁材料（例えば層３０７）の１つまたは複数の層が配設されることがある。電気絶縁材料の１つまたは複数の層は、図示されるように、複数の能動構成要素をカプセル化することがある。いくつかの実施形態では、電気絶縁材料の１つまたは複数の層は、層内に配設された電気ルーティングフィーチャを含むことがある。さらに、電気絶縁材料の１つまたは複数の層内に、複数のダイ相互接続構造（例えばダイ相互接続構造３０８）が配設されることがある。いくつかの実施形態では、電気ルーティングフィーチャは、ダイ相互接続構造を複数の能動構成要素および／または複数のＴＳＶと電気的に結合するように構成されることがある。いくつかの実施形態では、ＩＣダイアセンブリ３００は、接着剤３１０（例えば膠）によって取り付けられたキャリアウェハ３１２を設けられることがある。他の実施形態では、半導体基板３０１は、ＩＣダイアセンブリ３００の上述した態様のうちより少数のみを設けられる、またはそれらをどれも設けられないことがあり、ＩＣダイアセンブリ３００の上述した部分は、図２〜４の残りによって示される処置に関連付けて半導体基板３０１上に形成されることがある。各プロセスの説明を容易にするために、残りの手順は、セクション３１４によって取り囲まれるＩＣダイアセンブリの領域によってここでは表されているＩＣアセンブリ３００の裏面部分のみについて示す。
半導体基板３０１が提供されると、プロセスはブロック２０４に進むことがあり、ブロック２０４で、ＭＩＭコンデンサの製造が、半導体基板３０１の裏面上への第１の金属層３１８の堆積から始まることがある。第１の金属層３１８は、コンデンサ底部電極と呼ばれることがあり、タンタル、窒化タンタル、チタン、窒化チタン、または任意の他の適切な材料を含むことがある。いくつかの実施形態では、図示されるように、第１の金属層は、半導体基板３０１に配設されたＴＳＶ（例えばＴＳＶ３０６ｂ）の１つまたは複数の上方に形成されることがある。図１０に示されるものなど他の実施形態では、半導体基板３０１は、どのＴＳＶの上方にも形成されないことがある。以下、図１０を参照して、そのような実施形態をより詳細に論じる。
ブロック２０６で、第１の金属層３１８の１つまたは複数の部分に、フォトレジスト材料からフォトレジスト層３２０を形成することができる。そのような層は、フォトレジスト材料を塗布し、フォトレジスト材料を紫外光源またはレーザに露出することによってフォトレジスト材料をパターン形成し、紫外光源またはレーザに露出されなかったフォトレジスト材料を、適切な溶媒の適用によって現像することによって形成されることがある。フォトレジスト材料の１つの部分しか示されていないが、フォトレジスト層３２０は、第１の金属層が保存されるべき第１の金属層上の位置（例えば、コンデンサ底部電極が望まれる任意の位置）に任意の数のフォトレジスト材料部分を含むことがあることを理解されたい。
ブロック２０８で、フォトレジスト層３２０によって覆われていない第１の金属層３１８の部分を除去することができる。これは、任意の適切なドライまたはウェットエッチングプロセスによって達成することができる。ブロック２１０で、フォトレジスト層３２０を除去することができ、残りの残渣があればそれを第１の金属層３１８の表面から洗浄除去することができる。
ブロック２１２で、第１の金属層３１８の表面上に誘電体層３２２を形成することができ、誘電体層３２２の表面上に第２の金属層３２４を形成することができる。誘電体層３２２は、コンデンサ誘電体と呼ばれることがあり、したがって、任意の適切なコンデンサ誘電体材料から構成されることがあり、そのような材料は、限定はしないが、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、もしくは酸化ハフニウム（ＨｆＯ２）、またはそれらの任意の組合せを含む。第２の金属層３２４は、コンデンサ上部電極と呼ばれることがあり、任意の適切な材料を含むことがあり、そのような材料は、限定はしないが、タンタル、窒化タンタル、チタン、窒化チタン、または任意の他の適切な材料を含む。誘電体層３２２および／または第２の金属層３２４の厚さは、得られるＭＩＭコンデンサの任意の所望の電気的特性を実現するように調節することができることを理解されたい。
ブロック２１４で、第２の金属層３２４の１つまたは複数の部分に、フォトレジスト材料からさらなるフォトレジスト層３２６を形成することができる。これは、ブロック２０６を参照して上述したのと同様に達成されることがある。フォトレジスト材料の１つの部分しか示されていないが、フォトレジスト層３２６が、第２の金属層３２４および下にある誘電体層３２２が保存されるべき第２の金属層３２４上の位置（例えば、コンデンサ上部電極が望まれる任意の位置）に任意の数のフォトレジスト材料部分を含むことがあることを理解されたい。
ブロック２１６で、フォトレジスト層３２６によって覆われていない第２の金属層３２４および誘電体層３２２の部分を除去することができる。これは、任意の適切なドライまたはウェットエッチングプロセスによって達成することができる。ブロック２１８で、第２の金属層３２４を表出するためにフォトレジスト層３２６を除去することができる。第１の金属層３１８と、誘電体層３２２と、第２の金属層３２４とが組み合わさって、ＭＩＭコンデンサを形成することができる。
ブロック２２０で、ＭＩＭコンデンサの上方に電気絶縁層３２８を堆積することができる。電気絶縁層３２８は、限定はしないが、窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。電気絶縁材料は、いくつかの実施形態では、気密バリアを形成することがあり、これは、第１の金属層３１８および第２の金属層３２４を酸化、ならびに微量金属および水分汚染から保護することができる。そのような層は、パッシベーション層と呼ばれることもある。
ブロック２２２で、電気絶縁層３２８の上方にさらなるフォトレジスト層３３０を形成することができる。図示されるように、除去すべき電気絶縁層３２８の対応する位置を露出するために、フォトレジスト層３３０にいくつかの開口が形成されることもある。フォトレジスト層３３０は、ブロック２０６を参照して上述したのと同様に形成されることがある。フォトレジスト層の開口は、第１の金属層３１８、第２の金属層３２４、またはＴＳＶの１つもしくは複数の間の電気接続が望まれることがある位置に形成されることがある。
ブロック２２４で、電気絶縁層３２８にバイアホール３３２ａ〜ｃを形成することができる。バイアホール３３２ａ〜ｃは、例えば、パターン形成されたフォトレジスト材料を使用するプラズマエッチングプロセスなど、任意の適切なプロセスによって形成することができる。ブロック２２６で、フォトレジスト層３３０を除去することができ、残りの残渣があればそれを電気絶縁層３２８の表面から洗浄除去することができる。
ブロック２２８で、再分散層（ＲＤＬ）３４２を形成することができる。一実施形態では、ＲＤＬ３４２は、まず、ＲＤＬバリア（例えばＲＤＬバリア３３４）および銅シード層を裏面表面上およびバイアホール３３２ａ〜ｃ内に堆積することによって形成されることがある。次いで、フォトレジスト材料が塗布されることがあり、バイアホール３３２ａ〜ｃの上方、および裏面電気ルーティングフィーチャ３３６が望まれる位置で、フォトレジストに開口が形成される。裏面電気ルーティングフィーチャ３３６は、１つの位置から別の位置に電気信号を配信するためのワイヤトレースと、（以下に図１０〜１１を参照して説明する）別のダイへの電気接続を形成するためのランディングパッドとを含むことがある。裏面電気ルーティングフィーチャ３３６は、受動構成要素（例えば上に形成されたＭＩＭコンデンサ）の信号発出、または半導体基板３０１に配設されたＴＳＶ（例えばＴＳＶ３０６ａ）の１つへの信号発出を生じることがある。次に、電気めっき技法を使用して、レジスト開口内に銅または金などの金属材料を配設することができ、バイアホール３３２ａ〜ｃを充填してバイアを金属化し、それと同時に裏面電気ルーティングフィーチャ３３６を形成する。次いで、フォトレジスト材料を除去することができ、ウェットまたはドライエッチングプロセスを使用して、裏面電気ルーティングフィーチャ３３６の間にある銅シード層およびＲＤＬバリア材料を除去することができる。裏面電気ルーティングフィーチャ３３６は、上にパッシベーション層３３８が形成されることがある。パッシベーション層は、ランディングパッドを酸化、ならびに微量金属および水分汚染物質から保護することができる。いくつかの実施形態では、パッシベーション層３３８は、表面仕上げ３４０が成されていることがあるランディングパッドの位置に開口を有することがある。いくつかの実施形態では、表面仕上げは、はんだ適合表面仕上げでよい。適切な表面仕上げは、限定はしないが以下のものを含む：無電解リン化コバルト（ＣｏＰ）／無電解金（Ａｕ）；無電解リン化コバルトタングステン（ＣｏＷＰ）／無電解Ａｕ；無電解リン化ニッケル（ＮｉＰ）／無電解Ａｕ；無電解ＮｉＰ／無電解パラジウム（Ｐｄ）／無電解Ａｕ；無電解スズ（Ｓｎ）；無電解ＮｉＰ／無電解Ｓｎ；無電解ＣｏＷＰ／無電解Ｓｎ；無電解銅（Ｃｕ）／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｐｄ／無電解Ａｕ；無電解Ｃｕ／無電解Ｓｎ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｓｎ；無電解Ｃｕ／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ｓｎ。採用されることがあるチップ間はんだ材料および／またはチップ間取付け法に応じて他の表面仕上げが適切なこともあることを理解されたい。いくつかの実施形態では、ダイ相互接続構造（例えばバンプ）が、ランディングパッドの１つまたは複数の上の表面仕上げの上に、表面仕上げに加えて、または表面仕上げの代わりに形成されることがある。ダイ相互接続構造（例えばバンプ）は、例えば、鉛スズ（ＰｂＳｎ）、Ｓｎ、スズ銀（ＳｎＡｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）、ＳｎＡｇＣｕ、ＳｎＣｕ、Ａｕなどから形成されることがある。ブロック２２８の後、ＩＣダイは、任意の適切な、利用可能なウェハデボンディング機器および処理を使用して、一時キャリアウェハから切り離されることがある。他の実施形態では、ＲＤＬ３４２は、従来のサブトラクティブエッチングタイププロセスシーケンスを使用して形成される、アルミニウムなどの金属材料からなる裏面電気ルーティングフィーチャ３３６を含むことがある。
図５は、本開示のいくつかの実施形態による集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。図６〜７は、例示的実施形態による、ＩＣダイ製造プロセス５００での各段階を示す選択された操作の断面図を提供する。したがって、図５〜７を互いに関連付けて述べる。この説明を補助するために、図６〜７で操作間を進む矢印について、図５で実施される操作を参照する。さらに、ＩＣダイ製造のより詳細な図となるように、各処置においてＩＣダイの一部のみを示す。さらに、図６〜７での各操作において、すべての参照番号が示されているわけではないことがある。
プロセスは、ブロック５０２から始まることがあり、ブロック５０２で、半導体基板６０２を提供することができる。いくつかの実施形態では、半導体基板は、ＩＣダイアセンブリの形態で提供されることがある（例えば、上で詳細に論じた図３のＩＣダイアセンブリ３００）。次いで、プロセスは、ブロック５０４に進むことがあり、ブロック５０４で、フォトレジスト層６０８を電気絶縁層６０４上に形成することができる。そのような層は、フォトレジスト材料を塗布し、フォトレジスト材料を紫外光源またはレーザに露出することによってフォトレジスト材料をパターン形成し、紫外光源またはレーザに露出されなかったフォトレジスト材料を、適切な溶媒の適用によって現像することによって形成されることがある。このパターン形成は、半導体基板６０２内でトレンチが形成されることになる位置に、開口６１０ａ〜６１０ｃが形成されたフォトレジスト層６０８を生じることがある。
ブロック５０６で、半導体基板６０２にトレンチ６１２ａ〜ｃを形成することができる。これらのトレンチは、プラズマエッチングプロセスなどのエッチングプロセスによって形成されることがある。トレンチの断面は長方形でよいが、上から下に見たとき、トレンチは、正方形、長方形、円形、楕円形などの形状でもよいことを理解されたい。ブロック５０８で、電気絶縁層６０４の表面上に残っていることがある任意の残渣と共にフォトレジスト材料を除去することができる。
ブロック５１０で、トレンチライナ６１４を形成することができる。トレンチライナ６１４は、任意の適切な電気絶縁材料（例えば二酸化ケイ素（ＳｉＯ２））でよく、またはそれを含んでいてもよい。さらに、半導体基板６０２の裏面に第１の金属層６１８が堆積されることがある。第１の金属層６１８は、コンデンサ底部電極と呼ばれることがあり、タンタル、窒化タンタル、チタン、窒化チタン、または任意の他の適切な材料を含むことがある。いくつかの実施形態では、図示されるように、第１の金属層６１８は、半導体基板６０２内に配設されたＴＳＶ（例えばＴＳＶ６０６ｂ）の１つまたは複数の上方に形成されることがある。図１０に示されるものなど他の実施形態では、第１の金属層６１８は、どのＴＳＶの上方にも形成されないことがある。以下、図１０を参照してそのような実施形態をより詳細に論じる。
ブロック５１２で、ブロック５０４を参照して上で論じたのと同様に、第１の金属層６１８の１つまたは複数の部分にフォトレジスト層６２０を形成することができる。ブロック５１４で、フォトレジスト層６２０によって覆われていない第１の金属層６１８の部分を除去することができる。これは、任意の適切なドライまたはウェットエッチングプロセスによって達成することができる。ブロック５１６で、フォトレジスト層６２０を除去することができ、任意の残りの残渣を第１の金属層６１８の表面から洗浄除去することができる。
ブロック５１８で、第１の金属層６１８の表面上に誘電体層６２２を形成することができ、誘電体層６２２の表面上に第２の金属層６２４を形成することができる。誘電体層６２２は、コンデンサ誘電体と呼ばれることがあり、したがって、任意の適切なコンデンサ誘電体材料から構成することができ、そのような材料は、限定はしないが、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、もしくは酸化ハフニウム（ＨｆＯ２）、またはそれらの任意の組合せを含む。第２の金属層６２４は、コンデンサ上部電極と呼ばれることがあり、限定はしないが、タンタル、窒化タンタル、チタン、窒化チタンを含む任意の適切な材料、または任意の他の適切な材料を含むことがある。誘電体層６２２および／または第２の金属層６２４の厚さは、得られるトレンチコンデンサの任意の所望の電気的特性を実現するように調節することができることを理解されたい。
ブロック５２０で、第２の金属層６２４の１つまたは複数の部分に、フォトレジスト材料からさらなるフォトレジスト層６２６を形成することができる。これは、ブロック５０４を参照して上述したのと同様に達成することができる。フォトレジスト材料の１つの部分しか示されていないが、フォトレジスト層６２６は、第２の金属層６２４および下にある誘電体層６２２が保存されるべき第２の金属層６２４上の位置（例えば、コンデンサ上部電極が望まれる任意の位置）に任意の数のフォトレジスト材料部分を含むことがあることを理解されたい。
ブロック５２２で、フォトレジスト層６２６によって覆われていない第２の金属層６２４および誘電体層６２２の部分を除去することができる。これは、任意の適切なドライまたはウェットエッチングプロセスによって達成することができる。ブロック５２４で、第２の金属層６２４を表出するためにフォトレジスト層６２６を除去することができる。第１の金属層６１８、誘電体層６２２、および第２の金属層６２４が組み合わさって、トレンチコンデンサを形成することができる。
ブロック５２６で、トレンチコンデンサの上方に電気絶縁層６２８を堆積することができる。電気絶縁層６２８は、限定はしないが、窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。電気絶縁材料は、いくつかの実施形態では、気密バリアを形成することがあり、これは、第１の金属層６１８および第２の金属層６２４を酸化、ならびに微量金属および水分汚染から保護することができる。そのような電気絶縁層は、パッシベーション層と呼ばれることがある。
ブロック５２８で、電気絶縁層６２８の上方にさらなるフォトレジスト層６３０を形成することができる。図示されるように、除去すべき電気絶縁層６２８の対応する位置を露出するために、フォトレジスト層６３０にいくつかの開口が形成されることもある。フォトレジスト層６３０は、ブロック５０４を参照して上述したのと同様に形成されることがある。フォトレジスト層の開口は、第１の金属層６１８、第２の金属層６２４、および／またはＴＳＶの１つもしくは複数の間の電気接続が望まれることがある位置に形成されることがある。
ブロック５３０で、電気絶縁層６２８にバイアホール６３２ａ〜ｃを形成することができる。バイアホール６３２ａ〜ｃは、例えば、パターン形成されたフォトレジスト材料を使用するプラズマエッチングプロセスなど、任意の適切なプロセスによって形成することができる。ブロック５３２で、フォトレジスト層６３０を除去することができ、任意の残りの残渣を電気絶縁層６２８の表面から洗浄除去することができる。
ブロック５３４で、再分散層（ＲＤＬ）６４２を形成することができる。一実施形態では、ＲＤＬ６４２は、まず、ＲＤＬバリア（例えばＲＤＬバリア６３４）および銅シード層を裏面表面上およびバイアホール６３２ａ〜ｃ内に配設することによって形成されることがある。次いで、フォトレジスト材料が塗布されることがあり、バイアホール６３２ａ〜ｃの上方、および裏面電気ルーティングフィーチャ６３６が望まれる位置で、フォトレジストに開口が形成される。裏面電気ルーティングフィーチャ６３６は、１つの位置から別の位置に電気信号を配信するためのワイヤトレースと、（以下に図１０〜１１を参照して説明する）別のダイへの電気接続を形成するためのランディングパッドとを含むことがある。裏面電気ルーティングフィーチャ６３６は、受動構成要素（例えば上に形成されたトレンチコンデンサ）の信号発出、または半導体基板６０２に配設されたＴＳＶ（例えばＴＳＶ６０６ａ）の１つへの信号発出を生じることがある。次に、電気めっき技法を使用して、レジスト開口内に銅または金などの金属材料を配設することができ、バイアホール６３２ａ〜ｃを充填してバイアを金属化し、それと同時に裏面電気ルーティングフィーチャ６３６を形成する。次いで、フォトレジスト材料を除去することができ、ウェットまたはドライエッチングプロセスを使用して、裏面電気ルーティングフィーチャ６３６の間にある銅シード層およびＲＤＬバリア材料を除去することができる。裏面電気ルーティングフィーチャ６３６は、上にパッシベーション層６３８が形成されることがある。パッシベーション層は、ランディングパッドを酸化、ならびに微量金属および水分汚染物質から保護することができる。いくつかの実施形態では、パッシベーション層６３８は、表面仕上げ６４０が成されていることがあるランディングパッドの位置に開口を有することがある。いくつかの実施形態では、表面仕上げは、はんだ適合表面仕上げでよい。適切な表面仕上げは、限定はしないが以下のものを含む：無電解リン化コバルト（ＣｏＰ）／無電解金（Ａｕ）；無電解リン化コバルトタングステン（ＣｏＷＰ）／無電解Ａｕ；無電解リン化ニッケル（ＮｉＰ）／無電解Ａｕ；無電解ＮｉＰ／無電解パラジウム（Ｐｄ）／無電解Ａｕ；無電解スズ（Ｓｎ）；無電解ＮｉＰ／無電解Ｓｎ；無電解ＣｏＷＰ／無電解Ｓｎ；無電解銅（Ｃｕ）／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｐｄ／無電解Ａｕ；無電解Ｃｕ／無電解Ｓｎ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｓｎ；無電解Ｃｕ／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ｓｎ。採用されることがあるチップ間はんだ材料および／またはチップ間取付け法に応じて他の表面仕上げが適切なこともあることを理解されたい。いくつかの実施形態では、ダイ相互接続構造（例えばバンプ）が、ランディングパッドの１つまたは複数の上の表面仕上げの上に、それに加えて、またはその代わりに形成されることがある。ダイ相互接続構造（例えばバンプ）は、例えば、鉛スズ（ＰｂＳｎ）、Ｓｎ、スズ銀（ＳｎＡｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）、ＳｎＡｇＣｕ、ＳｎＣｕ、Ａｕなどから形成されることがある。ブロック５３４の後、ＩＣダイは、任意の適切な、利用可能なウェハデボンディング機器および処理を使用して、一時キャリアウェハから取り外されることがある。他の実施形態では、ＲＤＬ６４２は、従来のサブトラクティブエッチングタイププロセスシーケンスを使用して形成される、アルミニウムなどの金属材料からなる裏面電気ルーティングフィーチャ６３６を含むことがある。
図８は、本開示のいくつかの実施形態による集積回路（ＩＣ）ダイ製造プロセスの例示的な流れ図である。図９は、例示的実施形態による、ＩＣダイ製造プロセス８００での各段階を示す選択された操作の断面図を提供する。したがって、図８および９を互いに関連付けて述べる。本明細書を補助するために、図９での操作間を進む矢印について、図８で実施される操作を参照する。さらに、ＩＣダイ製造のより詳細な図となるように、各処置においてＩＣダイの一部のみを示す。さらに、図９での各操作において、すべての参照番号が示されているわけではないことがある。
プロセスは、ブロック８０２から始まることがあり、ブロック８０２で、半導体基板９０１を提供することができる。いくつかの実施形態では、半導体基板は、ＩＣダイアセンブリの形態で提供されることがある（例えば、上で詳細に論じた図３のＩＣダイアセンブリ３００）。次いで、プロセスは、ブロック８０４に進むことがあり、ブロック８０４で、半導体基板９０１の裏面に薄膜抵抗器層９１８を配設することができる。薄膜抵抗器層９１８は、タンタル、窒化タンタル、チタン、ニッケルクロム（ＮｉＣｒ）、または任意の他の適切な材料を含むことがある。いくつかの実施形態では、図示されるように、薄膜抵抗器層９１８は、半導体基板９０１内に配設されたＴＳＶ（例えばＴＳＶ９０６ｂ）の１つまたは複数の上方に形成されることがある。図１０に示されるものなど他の実施形態では、半導体基板９０１は、どのＴＳＶの上方にも形成されないことがある。以下、図１０を参照して、そのような実施形態をより詳細に論じる。
ブロック８０６で、薄膜抵抗器層９１８の１つまたは複数の部分に、フォトレジスト材料からフォトレジスト層９２０を形成することができる。そのような層は、フォトレジスト材料を塗布し、フォトレジスト材料を紫外光源またはレーザに露出することによってフォトレジスト材料をパターン形成し、紫外光源またはレーザに露出されなかったフォトレジスト材料を、適切な溶媒の適用によって現像することによって形成されることがある。フォトレジスト材料の１つの部分しか示されていないが、フォトレジスト層９２０は、薄膜抵抗器層が保存されるべき薄膜抵抗器層上の位置（例えば、抵抗器が望まれる任意の位置）に任意の数のフォトレジスト材料部分を含むことがあることを理解されたい。
ブロック８０８で、フォトレジスト層９２０によって覆われていない薄膜抵抗器層９１８の部分を除去することができる。これは、任意の適切なドライまたはウェットエッチングプロセスによって達成することができる。ブロック８１０で、フォトレジスト層９２０を除去することができ、任意の残りの残渣を薄膜抵抗器層９１８の表面から洗浄除去することができる。
ブロック８１２で、薄膜抵抗器層９１８の上方に電気絶縁層９２８を堆積することができる。電気絶縁層９２８は、限定はしないが窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。電気絶縁材料は、いくつかの実施形態では、気密バリアを形成することがあり、これは、薄膜抵抗器層９１８を酸化、ならびに微量金属および水分汚染から保護することができる。そのような電気絶縁層は、パッシベーション層と呼ばれることがある。
ブロック８１４で、電気絶縁層９２８の上方にさらなるフォトレジスト層９３０を形成することができる。図示されるように、除去すべき電気絶縁層９２８の対応する位置を露出するために、フォトレジスト層９３０にいくつかの開口が形成されることもある。フォトレジスト層９３０は、ブロック８０４を参照して上述したのと同様に形成されることがある。フォトレジスト層９３０の開口は、薄膜抵抗器層９１８および／またはＴＳＶの１つもしくは複数の間の電気接続が望まれる位置に形成されることがある。
ブロック８１６で、電気絶縁層９２８にバイアホール９３２ａ〜ｃを形成することができる。バイアホール９３２ａ〜ｃは、例えば、パターン形成されたフォトレジスト材料を使用するプラズマエッチングプロセスなど、任意の適切なプロセスによって形成することができる。ブロック８１８で、フォトレジスト層９３０を除去することができ、任意の残りの残渣を電気絶縁層９２８の表面から洗浄除去することができる。
ブロック８２０で、再分散層（ＲＤＬ）９４２を形成することができる。一実施形態では、ＲＤＬ９４２は、まず、ＲＤＬバリア（例えばＲＤＬバリア９３４）および銅シード層を裏面表面上およびバイアホール９３２ａ〜ｃ内に配設することによって形成されることがある。次いで、フォトレジスト材料が塗布されることがあり、バイアホール９３２ａ〜ｃの上方、および裏面電気ルーティングフィーチャ９３６が望まれる位置で、フォトレジストに開口が形成される。裏面電気ルーティングフィーチャ９３６は、１つの位置から別の位置に電気信号を配信するためのワイヤトレースと、（以下に図１０〜１１を参照して説明する）別のダイへの電気接続を形成するためのランディングパッドとを含むことがある。裏面電気ルーティングフィーチャ９３６は、受動構成要素（例えば薄膜抵抗器層９１８によって形成される抵抗器）の信号発出、または半導体基板９０１に配設されたＴＳＶ（例えばＴＳＶ９０６ａ）の１つへの信号発出を生じることがある。次に、電気めっき技法を使用して、レジスト開口内に銅または金などの金属材料を配設することができ、バイアホール９３２ａ〜ｃを充填して、バイアを金属化し、それと同時に裏面電気ルーティングフィーチャ９３６を形成する。次いで、フォトレジスト材料を除去することができ、裏面電気ルーティングフィーチャ９３６の間にある銅シード層およびＲＤＬバリア材料を、ウェットまたはドライエッチングプロセスを使用して除去することができる。裏面電気ルーティングフィーチャ９３６は、上にパッシベーション層９３８が形成されることがある。パッシベーション層は、ランディングパッドを酸化、ならびに微量金属および水分汚染物質から保護することができる。いくつかの実施形態では、パッシベーション層９３８は、表面仕上げ９４０が成されていることがあるランディングパッドの位置に開口を有することがある。いくつかの実施形態では、表面仕上げは、はんだ適合表面仕上げでよい。適切な表面仕上げは、限定はしないが以下のものを含む：無電解リン化コバルト（ＣｏＰ）／無電解金（Ａｕ）；無電解リン化コバルトタングステン（ＣｏＷＰ）／無電解Ａｕ；無電解リン化ニッケル（ＮｉＰ）／無電解Ａｕ；無電解ＮｉＰ／無電解パラジウム（Ｐｄ）／無電解Ａｕ；無電解スズ（Ｓｎ）；無電解ＮｉＰ／無電解Ｓｎ；無電解ＣｏＷＰ／無電解Ｓｎ；無電解銅（Ｃｕ）／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｐｄ／無電解Ａｕ；無電解Ｃｕ／無電解Ｓｎ；無電解Ｃｕ／無電解ＮｉＰ／無電解Ｓｎ；無電解Ｃｕ／無電解ＣｏＰ／無電解Ａｕ；無電解Ｃｕ／無電解ＣｏＷＰ／無電解Ｓｎ。採用されることがあるチップ間はんだ材料および／またはチップ間取付け法に応じて他の表面仕上げも適切であり得ることを理解されたい。いくつかの実施形態では、ダイ相互接続構造（例えばバンプ）が、ランディングパッドの１つまたは複数の上の表面仕上げの上に、それに加えて、またはその代わりに形成されることがある。ダイ相互接続構造（例えばバンプ）は、例えば、鉛スズ（ＰｂＳｎ）、Ｓｎ、スズ銀（ＳｎＡｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）、ＳｎＡｇＣｕ、ＳｎＣｕ、Ａｕなどから形成されることがある。ブロック８２０の後、ＩＣダイは、任意の適切な、利用可能なウェハデボンディング機器および処理を用いて、一時キャリアウェハから取り外されることがある。他の実施形態では、ＲＤＬ９４２は、従来のサブトラクティブエッチングタイププロセスシーケンスを使用して形成される、アルミニウムなどの金属材料からなる裏面電気ルーティングフィーチャ９３６を含むことがある。
図１０は、本開示の様々な実施形態による集積回路ダイの様々な断面図を示す。第１の実施形態で、ＩＣダイ１０００が示される。ＩＣダイ１０００は、半導体基板１００８を含むことがある。ＩＣダイ１０００は、半導体基板１００８の裏面に配設された電気絶縁層１０１８を有することがある。電気絶縁層１０１８は、例えば窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。ＩＣダイ１０００はまた、半導体基板１００８の能動面に配設された複数の能動構成要素（例えば層１０１２によって示されるもの）を含むこともある。いくつかの実施形態では、半導体基板１００８の能動面に、電気絶縁材料の１つまたは複数の層（例えば層１０１４）が配設されることがある。電気絶縁材料の１つまたは複数の層は、図示されるように、複数の能動構成要素をカプセル化することがある。いくつかの実施形態では、電気絶縁材料の１つまたは複数の層は、層内に配設された電気ルーティングフィーチャを含むことがある。さらに、電気絶縁材料の１つまたは複数の層内に、複数のダイ相互接続構造（例えばダイ相互接続構造１０１６）が配設されることがある。いくつかの実施形態では、電気ルーティングフィーチャは、ダイ相互接続構造を複数の能動構成要素と電気的に結合するように構成されることがある。いくつかの実施形態では、ＩＣダイ１０００は、その上に金属−絶縁体−金属（ＭＩＭ）コンデンサ１０２８が形成されることがある。ＭＩＭコンデンサ１０２８は、図２〜４を参照して上述したように形成されることがある。ＭＩＭコンデンサ１０２８は、１つまたは複数の裏面再分散層（ＲＤＬ）１０３０にそれぞれ配設された第１および第２の相互接続構造をそれぞれ有する第１および第２の金属層の端子上の１０２０および１０２２に形成された電気接続を有することがある。電気接続は、ダイ相互接続構造１０２４ａおよび１０２４ｂによって、第２のダイ１０２６とＭＩＭコンデンサ１０２８との間で電気信号をルーティングするように構成されることがある。
ＩＣダイ１００２は、ＩＣダイ１０００の構成と同様の構成を示すが、ＭＩＭコンデンサ１０２８が、トレンチコンデンサ１０３２で置き換えられている。そのようなトレンチコンデンサは、図５〜７を参照して上述したように形成されることがある。ＩＣダイ１００４も、ＩＣダイ１０００の構成と同様の構成を示すが、ＭＩＭコンデンサ１０２８が、薄膜抵抗器１０３４で置き換えられている。そのような薄膜抵抗器は、図８および９を参照して上述したように形成されることがある。
図１１は、本開示の様々な実施形態による、集積回路ダイの様々な断面図を示す。第１の実施形態では、ＩＣダイ１１００が示されている。ＩＣダイ１１００は、半導体基板１１０８を含むことがある。いくつかの実施形態では、ＩＣダイ１１００は、半導体基板１１０８に配設された複数の基板貫通バイア（ＴＳＶ）（例えばＴＳＶ１１０９ａおよび１１０９ｂ）を含むことがある。ＴＳＶは、ここでは半導体基板１１０８の底部として示される半導体基板１１０８の能動側と、ここでは半導体基板１１０８の上部として示される半導体基板の裏面との間で電気信号をルーティングするように構成されることがある。ＩＣダイ１１００は、半導体基板１１０８の裏面に配設された電気絶縁層１１１８を有することがある。電気絶縁層１１１８は、例えば窒化ケイ素（ＳｉＮ）または炭化ケイ素（ＳｉＣ）を含む任意の適切な材料を含むことがある。ＩＣダイ１１００はまた、半導体基板１１０８の能動面に配設された複数の能動構成要素（例えば層１１１２によって示されるもの）を含むこともある。いくつかの実施形態では、半導体基板１１０８の能動面に、電気絶縁材料の１つまたは複数の層（例えば層１１１４）が配設されることがある。電気絶縁材料の１つまたは複数の層は、図示されるように、複数の能動構成要素をカプセル化することがある。いくつかの実施形態では、電気絶縁材料の１つまたは複数の層は、層内に配設された電気ルーティングフィーチャを含むことがある。さらに、電気絶縁材料の１つまたは複数の層内に、複数のダイ相互接続構造（例えばダイ相互接続構造１１１６）が配設されることがある。いくつかの実施形態では、電気ルーティングフィーチャは、ダイ相互接続構造を複数の能動構成要素と電気的に結合するように構成されることがある。いくつかの実施形態では、ＩＣダイ１１００は、その上に金属−絶縁体−金属（ＭＩＭ）コンデンサ１１２８が形成されることがある。ＭＩＭコンデンサ１１２８は、図２〜４を参照して上述したように形成されることがある。ＭＩＭコンデンサ１１２８は、１つまたは複数の裏面再分散層（ＲＤＬ）１１３０に配設された相互接続構造を有する第２の金属層の端子上の１１２２に形成された電気接続を有することがある。ＭＩＭコンデンサ１１２８はまた、ＴＳＶ１１０９ｂを有する第１の金属層の端子上の１１２０に形成された電気接続を有することもあり、ＭＩＭコンデンサ１１２８を半導体基板１１０８の能動側と電気的に結合する。電気接続は、ダイ相互接続構造１１２４ｂによって、第２のダイ１１２６とＭＩＭコンデンサ１１２８との間で電気信号をルーティングするように構成されることがある。さらに、図示される実施形態では、電気信号は、ダイ相互接続構造１１２４ａによって、ＴＳＶ１１０９を通して、第２のダイ１１２６と半導体基板１１０８の能動側との間でルーティングされることがある。
ＩＣダイ１１０２は、ＩＣダイ１１００の構成と同様の構成を示すが、ＭＩＭコンデンサ１１２８が、トレンチコンデンサ１１３２で置き換えられている。そのようなトレンチコンデンサは、図５〜７を参照して上述したように形成されることがある。ＩＣダイ１１０４も、ＩＣダイ１１００の構成と同様の構成を示すが、ＭＩＭコンデンサ１１２８が、薄膜抵抗器１１３４で置き換えられている。そのような薄膜抵抗器は、図８および９を参照して上述したように形成されることがある。
本開示の実施形態は、望みに合わせて構成するために任意の適切なハードウェアおよび／またはソフトウェアを使用してシステムに実装されることがある。図１２は、図１〜１１によって示されるものなど、本明細書で述べるようなＩＣダイを含むコンピューティングデバイスを概略的に示す。コンピューティングデバイス１２００は、マザーボード１２０２などのボードを収容することがある。マザーボード１２０２は、限定はしないがプロセッサ１２０４および少なくとも１つの通信チップ１２０６を含めた複数の構成要素を含むことがある。プロセッサ１２０４は、マザーボード１２０２に物理的および電気的に結合されることがある。いくつかの実装形態では、少なくとも１つの通信チップ１２０６も、マザーボード１２０２に物理的および電気的に結合されることがある。さらなる実装形態では、通信チップ１２０６は、プロセッサ１２０４の一部であることがある。
コンピューティングデバイス１２００は、その用途に応じて、マザーボード１２０２に物理的および電気的に結合されることも結合されないこともある他の構成要素を含むことがある。これらの他の構成要素は、限定はしないが、揮発性メモリ（例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば読み出し専用メモリ（ＲＯＭ））、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーン制御装置、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および大量記憶デバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）を含む。
通信チップ１２０６は、コンピューティングデバイス１２００との間でデータを転送するためのワイヤレス通信を可能にすることがある。用語「ワイヤレス」およびその派生語は、非固体媒体を介する変調された電磁放射線の使用によってデータを通信することができる回路、デバイス、システム、方法、技法、通信チャネルなどを表すために使うことができる。この用語は、関連のデバイスがワイヤを含まないことを示唆してはいないが、いくつかの実施形態では、ワイヤを含んでいなくてもよい。通信チップ１２０６は、多くのワイヤレス標準またはプロトコルの任意のものを実装することができ、それらは、限定はしないが、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリ）を含めたＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｆｏｒ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｓ：米国電気電子学会）標準；ＩＥＥＥ８０２．１６標準（例えば、ＩＥＥＥ８０２．１６−２００５修正）、ロングタームエボリューション（ＬＴＥ）プロジェクト、ならびに任意の修正、更新、および／または改定（例えば、ＬＴＥアドバンスト（ａｄｖａｎｃｅｄ ＬＴＥ）プロジェクト、ＵＭＢ（ｕｌｔｒａ ｍｏｂｉｌｅ ｂｒｏａｄｂａｎｄ：ウルトラモバイルブロードバンド）プロジェクト（「３ＧＰＰ２」とも呼ばれる）など）を含む。ＩＥＥＥ８０２．１６適合ブロードバンドワイヤレスアクセス（ＢＷＡ）ネットワークは、一般にＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭文語）ネットワークと呼ばれ、これは、ＩＥＥＥ８０２．１６標準のための整合性および相互運用性試験に合格した製品のための認証マークである。通信チップ１２０６は、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＧＰＲＳ（Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）、ＨＳＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、Ｅ−ＨＳＰＡ（Ｅｖｏｌｖｅｄ ＨＳＰＡ）、またはＬＴＥネットワークに従って動作することがある。通信チップ１２０６は、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ｆｏｒ ＧＳＭ（登録商標） Ｅｖｏｌｕｔｉｏｎ）、ＧＥＲＡＮ（ＧＳＭ（登録商標） ＥＤＧＥ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ）、ＵＴＲＡＮ（Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ）、またはＥ−ＵＴＲＡＮ（Ｅｖｏｌｖｅｄ ＵＴＲＡＮ）に従って動作することもある。通信チップ１２０６は、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：符号分割多元接続）、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：時分割多元接続）、ＤＥＣＴ（Ｄｉｇｉｔａｌ Ｅｎｈａｎｃｅｄ Ｃｏｒｄｌｅｓｓ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＥＶ−ＤＯ（Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ）、それらの派生形、および３Ｇ、４Ｇ、５Ｇ以上として表される任意の他のワイヤレスプロトコルに従って動作することがある。通信チップ１２０６は、他の実施形態では、他のワイヤレスプロトコルに従って動作することがある。
コンピューティングデバイス１２００は、複数の通信チップ１２０６を含むことがある。例えば、第１の通信チップ１２０６は、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離のワイヤレス通信に専用のものでよく、第２の通信チップ１２０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなど、より長距離のワイヤレス通信に専用のものでよい。
コンピューティングデバイス１２００のプロセッサ１２０４は、パッケージ基板（例えば図１のパッケージ基板１１６）を含むことがあるＩＣアセンブリに組み込まれるＩＣダイ（例えば図１のＩＣダイ１０６）でよい。例えば、図１の回路板１２４はマザーボード１２０２でよく、プロセッサ１２０４はＩＣダイ１０６でよい。プロセッサ１２０４とマザーボード１２０２とは、本明細書で述べるパッケージレベル相互接続を使用して一体に結合されることがある。用語「プロセッサ」は、レジスタおよび／またはメモリからの電子データを処理して、その電子データを、レジスタおよび／またはメモリに記憶することができる他の電子データに変換する任意のデバイスまたはデバイスの一部を表すことがある。
通信チップ１２０６は、パッケージ基板（例えば図１のパッケージ基板１１６）を含むことがあるＩＣアセンブリに組み込まれたＩＣダイ（例えばＩＣダイ１０６）でよい。さらなる実装形態では、コンピューティングデバイス１２００内部に収容された別の構成要素（例えばメモリデバイスまたは他の集積回路デバイス）は、ＩＣアセンブリ内に組み込まれたＩＣダイ（例えばＩＣダイ１０６）でよい。
様々な実装形態において、コンピューティングデバイス１２００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、ポータブルミュージックプレーヤ、またはデジタルビデオレコーダでよい。さらなる実装形態では、コンピューティングデバイス１２００は、データを処理する任意の他の電子デバイスでよい。
様々な実施形態に従って、本開示ではいくつかの実施例を述べる。実施例１は、半導体基板と、半導体基板の第１の面に配設された複数の能動構成要素と、半導体基板の第２の面に配設された複数の受動構成要素とを備える集積回路（ＩＣ）ダイであって、第２の面が、第１の面とは反対側に配設され、複数の受動構成要素が、コンデンサおよび抵抗器からなる群から選択される集積回路（ＩＣ）ダイを含むことがある。
実施例２は、半導体基板に配設され、複数の受動構成要素の１つまたは複数と半導体基板の第１の面との間で電気信号をルーティングするように構成された複数の基板貫通バイア（ＴＳＶ）をさらに備える、実施例１の主題を含むことがある。
実施例３は、半導体基板の第１の面に配設され、複数の能動構成要素をカプセル化する電気絶縁材料の１つまたは複数の層と、電気絶縁材料の１つまたは複数の層に配設された複数のダイレベル相互接続部と、電気絶縁材料の１つまたは複数の層に配設された電気ルーティングフィーチャとをさらに備え、電気ルーティングフィーチャが、ダイレベル相互接続部と複数の能動構成要素とを電気的に結合するように構成される、実施例１の主題を含むことがある。
実施例４は、電気絶縁材料の１つまたは複数の層が、電気絶縁材料の１つまたは複数の第１の層であり、電気ルーティングフィーチャが、第１の電気ルーティングフィーチャであり、ＩＣダイが、半導体基板の第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）をさらに備え、１つまたは複数の再分散層が、半導体基板の第２の面に配設され、複数の受動構成要素をカプセル化する電気絶縁材料の１つまたは複数の第２の層と、電気絶縁材料の１つまたは複数の第２の層に配設された複数の入出力（Ｉ／Ｏ）相互接続構造と、電気絶縁材料の１つまたは複数の第２の層に配設された第２の電気ルーティングフィーチャとを含み、第２の電気ルーティングフィーチャが、複数のＩ／Ｏ相互接続構造と、複数の受動構成要素とを電気的に結合するように構成される、実施例３の主題を含むことがある。
実施例５は、複数の受動構成要素が、複数の金属−絶縁体−金属（ＭＩＭ）コンデンサを備え、複数のＭＩＭコンデンサがそれぞれ、第１の金属層と、第１の金属層に配設されたコンデンサ誘電体層と、コンデンサ誘電体層に配設された第２の金属層とを含む、実施例１の主題を含むことがある。
実施例６は、複数の受動構成要素が複数のトレンチコンデンサを備え、複数のトレンチコンデンサがそれぞれ、半導体基板に形成された１つまたは複数のトレンチに配設された第１の金属層と、第１の金属層に配設されたコンデンサ誘電体層と、コンデンサ誘電体層に配設された第２の金属層とを含む、実施例１の主題を含むことがある。
実施例７は、第１および第２の金属層がそれぞれ、半導体基板の第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された第１および第２の相互接続構造と電気的に結合された、実施例５または６の主題を含むことがある。
実施例８は、第１の金属層が、半導体基板に配設されたＴＳＶと電気的に結合され、ＴＳＶが、半導体基板の第１の面と半導体基板の第２の面とを電気的に結合する、実施例５または６の主題を含むことがある。
実施例９は、第２の金属層が、ＩＣダイの電気ルーティング構造と電気的に結合され、電気ルーティング構造が、半導体基板に配設されたさらなるＴＳＶであって、基板の第１の面と半導体基板の第２の面とを電気的に結合するさらなるＴＳＶ、または半導体基板の第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された相互接続構造からなる群から選択される、実施例８の主題を含むことがある。
実施例１０は、複数の受動構成要素が、複数の薄膜抵抗器を備え、各薄膜抵抗器が、第１の端子および第２の端子を含む、実施例１の主題を含むことがある。
実施例１１は、第１および第２の端子がそれぞれ、半導体基板の第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された第１および第２の相互接続構造と電気的に結合される、実施例１０の主題を含むことがある。
実施例１２は、第１の端子が、半導体基板に配設されたＴＳＶと電気的に結合され、ＴＳＶが、半導体基板の第１の面と半導体基板の第２の面とを電気的に結合する、実施例１０の主題を含むことがある。
実施例１３は、第２の端子が、ＩＣダイの電気ルーティング構造と電気的に結合され、電気ルーティング構造が、半導体基板に配設されたさらなるＴＳＶであって、基板の第１の面を半導体基板の第２の面と電気的に結合するさらなるＴＳＶ、または半導体基板の第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された相互接続構造からなる群から選択される、実施例１２の主題を含むことがある。
実施例１４は、複数の能動構成要素がトランジスタを備える、実施例１の主題を含むことがある。
実施例１５は、半導体基板がシリコンウェハを備える、実施例１の主題を含むことがある。
実施例１６は、集積回路（ＩＣ）ダイアセンブリを形成する方法であって、半導体基板を提供するステップと、半導体基板の第１の面に複数の能動構成要素を形成するステップと、半導体基板の第２の面に複数の受動構成要素を形成するステップとを含み、半導体基板の第２の面が、半導体基板の第１の面と反対側に配設される方法を含むことがある。
実施例１７は、複数の受動構成要素が、金属−絶縁体−金属（ＭＩＭ）コンデンサであって、複数の受動構成要素を形成するステップが、第１の金属層を半導体基板の第２の面に堆積するステップと、コンデンサ誘電体層を第１の金属層に堆積するステップと、第２の金属層をコンデンサ誘電体層に堆積するステップとを含む、金属−絶縁体−金属（ＭＩＭ）コンデンサと、トレンチコンデンサであって、複数の受動構成要素を形成するステップが、１つまたは複数のトレンチを、半導体基板の第２の面の表面に形成するステップと、１つまたは複数のトレンチに第１の金属層を堆積するステップと、第１の金属層にコンデンサ誘電体層を堆積するステップと、コンデンサ誘電体層に第２の金属層を堆積するステップとを含む、トレンチコンデンサとからなる群から選択される、実施例１６の主題を含むことがある。
実施例１８は、受動構成要素に１つまたは複数の再分散層（ＲＤＬ）を形成するステップをさらに含み、１つまたは複数のＲＤＬが、複数の相互接続構造を備え、１つまたは複数のＲＤＬが、複数の相互接続構造の第１および第２の相互接続構造と第１および第２の金属層とをそれぞれ電気的に結合するように形成される、実施例１７の主題を含むことがある。
実施例１９は、半導体基板が、その内部に配設されたＴＳＶを含み、ＴＳＶが、半導体基板の第１の面と、半導体基板の第２の面とを電気的に結合し、第１の金属層が、ＴＳＶと電気的に結合するように形成される、実施例１７の主題を含むことがある。
実施例２０は、第２の金属層が、ＩＣダイの電気ルーティング構造と電気的に結合するように形成され、電気ルーティング構造が、半導体基板に形成されたさらなるＴＳＶであって、半導体基板の第１の面と半導体基板の第２の面とを電気的に結合するさらなるＴＳＶ、または相互接続構造が形成されている半導体基板の第２の面に形成された１つまたは複数の再分散層（ＲＤＬ）からなる群から選択される、実施例１７の主題を含むことがある。
実施例２１は、電気絶縁材料の１つまたは複数の層を、複数の能動構成要素に堆積するステップと、電気絶縁材料の１つまたは複数の層に電気ルーティングフィーチャを形成するステップと、電気絶縁材料の１つまたは複数の層の表面に、複数のダイレベル相互接続構造を形成するステップとをさらに含み、複数のダイレベル相互接続構造が、電気ルーティングフィーチャを介して複数の能動構成要素と電気的に結合される、実施例１６の主題を含むことがある。
実施例２２は、電気絶縁材料が第１の電気絶縁材料であり、電気ルーティングフィーチャが第１の電気ルーティングフィーチャであり、第２の電気絶縁材料の１つまたは複数の層を複数の受動構成要素に堆積するステップと、第２の電気絶縁材料の１つまたは複数の層に電気ルーティングフィーチャを形成するステップと、第２の電気絶縁材料の１つまたは複数の層に複数の入出力（Ｉ／Ｏ）相互接続構造を形成するステップとをさらに含み、複数のＩ／Ｏ相互接続構造が、電気ルーティングフィーチャを介して複数の受動構成要素のうちの１つまたは複数と電気的に結合された、実施例２１の主題を含むことがある。
実施例２３は、半導体基板の第１の面に配設された複数の能動構成要素と、半導体基板の第１の面とは反対側に配設された半導体基板の第２の面に配設された複数の受動構成要素と、複数の能動構成要素と電気的に結合された第１の複数の入出力（Ｉ／Ｏ）相互接続構造と、複数の受動構成要素と電気的に結合された第２の複数のＩ／Ｏ相互接続構造とを有する集積回路（ＩＣ）ダイと、ＩＣダイと電気的に結合されたパッケージ基板とを備える集積回路（ＩＣ）パッケージアセンブリであって、パッケージ基板が、ＩＣダイの電気信号をルーティングするように構成される、集積回路（ＩＣ）パッケージアセンブリを含むことがある。
実施例２４は、ＩＣダイが第１のＩＣダイであり、半導体基板の第２の面に配設された第２のＩＣダイをさらに備え、第２のＩＣダイが、第２の複数のＩ／Ｏ相互接続構造と結合された第３の複数のＩ／Ｏ相互接続構造を含んで、第１のＩＣダイと第２のＩＣダイとの間で電気信号をルーティングする、実施例２３の主題を含むことがある。
実施例２５は、受動構成要素が、金属−絶縁体−金属（ＭＩＭ）コンデンサと、トレンチコンデンサと、薄膜抵抗器とからなる群から選択される、実施例２３の主題を含むことがある。
様々な実施形態は、結合形式「および」で上述した複数の実施形態について、選択形式「又は」の実施形態を含む上述した実施形態の任意の適切な組合せを含むんでよい（例えば、「および」は、「および／または」でよい）。さらに、いくつかの実施形態は、実行されるときに上述の任意の実施形態の作用をもたらす命令を記憶された１つまたは複数の製造物品（例えば、非一時的なコンピュータ可読媒体）を含むことがある。さらに、いくつかの実施形態は、上述の実施形態の様々な操作を行うための任意の適切な手段を有する装置またはシステムを含むことがある。
要約書で述べられるものを含めた例示される実装形態の上述の説明は、網羅的なものとは意図されておらず、開示される厳密な形態に本開示の実施形態を限定するものとも意図されていない。本明細書では、特定の実装形態および実施例を例示の目的で述べているが、当業者には理解されるように、本開示の範囲内で様々な均等な修正が可能である。
これらの修正は、上で詳述した説明に鑑みて本開示の実施形態に対して成されることがある。添付の特許請求の範囲で使用される用語は、本開示の様々な実施形態を、本明細書および特許請求の範囲に開示される特定の実装形態に限定するものとは解釈されるべきでない。むしろ、範囲は添付の特許請求の範囲によって完全に決定されるものとし、これらは確立された特許請求の範囲の解釈の原則に従って解釈されるものとする。

Claims (25)

  1. 半導体基板と、
    前記半導体基板の第１の面に配設された複数の能動構成要素と、
    前記半導体基板の第２の面に配設された複数の受動構成要素と
    を備え、前記第２の面が、前記第１の面とは反対側に配設され、前記複数の受動構成要素が、コンデンサおよび抵抗器からなる群から選択される集積回路（ＩＣ）ダイ。
  2. 前記半導体基板内に配設され、前記複数の受動構成要素の１つまたは複数と前記半導体基板の前記第１の面との間で電気信号をルーティングする複数の基板貫通バイア（ＴＳＶ）をさらに備える、請求項１に記載のＩＣダイ。
  3. 前記半導体基板の前記第１の面に配設され、前記複数の能動構成要素をカプセル化する電気絶縁材料の１つまたは複数の層と、
    前記電気絶縁材料の前記１つまたは複数の層に配設された複数のダイレベル相互接続部と、
    電気絶縁材料の前記１つまたは複数の層に配設された電気ルーティングフィーチャと
    をさらに備え、前記電気ルーティングフィーチャが、前記複数のダイレベル相互接続部と前記複数の能動構成要素とを電気的に結合する請求項１または２に記載のＩＣダイ。
  4. 電気絶縁材料の前記１つまたは複数の層が、電気絶縁材料の１つまたは複数の第１の層であり、前記電気ルーティングフィーチャが、第１の電気ルーティングフィーチャであり、前記ＩＣダイが、
    前記半導体基板の前記第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）をさらに備え、前記１つまたは複数の再分散層が、
    前記半導体基板の前記第２の面に配設され、前記複数の受動構成要素をカプセル化する電気絶縁材料の１つまたは複数の第２の層と、
    前記電気絶縁材料の前記１つまたは複数の第２の層に配設された複数の入出力（Ｉ／Ｏ）相互接続構造と、
    電気絶縁材料の前記１つまたは複数の第２の層に配設された第２の電気ルーティングフィーチャと
    を含み、前記第２の電気ルーティングフィーチャが、前記複数のＩ／Ｏ相互接続構造と、前記複数の受動構成要素とを電気的に結合する請求項３に記載のＩＣダイ。
  5. 前記複数の受動構成要素が、複数の金属−絶縁体−金属（ＭＩＭ）コンデンサを備え、前記複数のＭＩＭコンデンサがそれぞれ、第１の金属層と、前記第１の金属層上に配設されたコンデンサ誘電体層と、前記コンデンサ誘電体層上に配設された第２の金属層とを含む、請求項１から４のいずれか一項に記載のＩＣダイ。
  6. 前記複数の受動構成要素が複数のトレンチコンデンサを備え、前記複数のトレンチコンデンサがそれぞれ、前記半導体基板に形成された１つまたは複数のトレンチに配設された第１の金属層と、前記第１の金属層上に配設されたコンデンサ誘電体層と、前記コンデンサ誘電体層上に配設された第２の金属層とを含む、請求項１から４のいずれか一項に記載のＩＣダイ。
  7. 前記第１および第２の金属層がそれぞれ、前記半導体基板の前記第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された第１および第２の相互接続構造と電気的に結合された、請求項５または６に記載のＩＣダイ。
  8. 前記第１の金属層が、前記半導体基板に配設されたＴＳＶと電気的に結合され、前記ＴＳＶが、前記半導体基板の前記第１の面と前記半導体基板の前記第２の面とを電気的に結合する、請求項５または６に記載のＩＣダイ。
  9. 前記第２の金属層が、前記ＩＣダイの電気ルーティング構造と電気的に結合され、前記電気ルーティング構造が、
    前記半導体基板内に配設されたさらなるＴＳＶであって、前記半導体基板の前記第１の面と前記半導体基板の前記第２の面とを電気的に結合するさらなるＴＳＶ、または
    前記半導体基板の前記第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された相互接続構造からなる群から選択される、請求項８に記載のＩＣダイ。
  10. 前記複数の受動構成要素が、複数の薄膜抵抗器を備え、各薄膜抵抗器が、第１の端子および第２の端子を含む、請求項１から４のいずれか一項に記載のＩＣダイ。
  11. 前記第１および第２の端子がそれぞれ、前記半導体基板の前記第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された第１および第２の相互接続構造と電気的に結合される、請求項１０に記載のＩＣダイ。
  12. 前記第１の端子が、前記半導体基板に配設されたＴＳＶと電気的に結合され、前記ＴＳＶが、前記半導体基板の前記第１の面と前記半導体基板の前記第２の面とを電気的に結合する、請求項１０または１１に記載のＩＣダイ。
  13. 前記第２の端子が、前記ＩＣダイの電気ルーティング構造と電気的に結合され、前記電気ルーティング構造が、
    前記半導体基板内に配設されたさらなるＴＳＶであって、前記半導体基板の前記第１の面を前記半導体基板の前記第２の面と電気的に結合するさらなるＴＳＶ、または
    前記半導体基板の前記第２の面に配設された１つまたは複数の再分散層（ＲＤＬ）に配設された相互接続構造からなる群から選択される、請求項１２に記載のＩＣダイ。
  14. 前記複数の能動構成要素が複数のトランジスタを含む、請求項１から１３のいずれか一項に記載のＩＣダイ。
  15. 前記半導体基板がシリコンウェハを備える、請求項１から１４のいずれか一項に記載のＩＣダイ。
  16. 集積回路（ＩＣ）ダイアセンブリを形成する方法であって、
    半導体基板を提供するステップと、
    前記半導体基板の第１の面に複数の能動構成要素を形成するステップと、
    前記半導体基板の第２の面に複数の受動構成要素を形成するステップと
    を含み、前記半導体基板の前記第２の面が、前記半導体基板の前記第１の面と反対側に配設される方法。
  17. 前記複数の受動構成要素が、
    金属−絶縁体−金属（ＭＩＭ）コンデンサであって、前記複数の受動構成要素を形成するステップが、第１の金属層を前記半導体基板の前記第２の面に堆積するステップと、コンデンサ誘電体層を前記第１の金属層に堆積するステップと、第２の金属層を前記コンデンサ誘電体層に堆積するステップとを含む、金属−絶縁体−金属（ＭＩＭ）コンデンサと、
    トレンチコンデンサであって、前記複数の受動構成要素を形成するステップが、１つまたは複数のトレンチを、前記半導体基板の前記第２の面の表面に形成するステップと、前記１つまたは複数のトレンチに第１の金属層を堆積するステップと、前記第１の金属層にコンデンサ誘電体層を堆積するステップと、前記コンデンサ誘電体層に第２の金属層を堆積するステップとを含む、トレンチコンデンサとからなる群から選択される、請求項１６に記載の方法。
  18. 前記複数の受動構成要素に１つまたは複数の再分散層（ＲＤＬ）を形成するステップをさらに含み、前記１つまたは複数のＲＤＬが、複数の相互接続構造を含み、前記１つまたは複数のＲＤＬが、前記複数の相互接続構造の第１および第２の相互接続構造と前記第１および第２の金属層とをそれぞれ電気的に結合するように形成される、請求項１７に記載の方法。
  19. 前記半導体基板が、配設されたＴＳＶを含み、前記ＴＳＶが、前記半導体基板の前記第１の面と、前記半導体基板の前記第２の面とを電気的に結合し、前記第１の金属層が、前記ＴＳＶと電気的に結合するように形成される、請求項１７または１８に記載の方法。
  20. 前記第２の金属層が、前記ＩＣダイアセンブリの電気ルーティング構造と電気的に結合するように形成され、前記電気ルーティング構造が、
    前記半導体基板内に形成されたさらなるＴＳＶであって、前記半導体基板の前記第１の面と前記半導体基板の前記第２の面とを電気的に結合するさらなるＴＳＶ、または
    相互接続構造が形成されている前記半導体基板の前記第２の面に形成された１つまたは複数の再分散層（ＲＤＬ）からなる群から選択される、請求項１７から１９のいずれか一項に記載の方法。
  21. 電気絶縁材料の１つまたは複数の層を、前記複数の能動構成要素上に堆積するステップと、
    電気絶縁材料の前記１つまたは複数の層に電気ルーティングフィーチャを形成するステップと、
    前記電気絶縁材料の前記１つまたは複数の層の表面に、複数のダイレベル相互接続構造を形成するステップと
    をさらに含み、前記複数のダイレベル相互接続構造が、前記電気ルーティングフィーチャを介して前記複数の能動構成要素と電気的に結合される請求項１６から２０のいずれか一項に記載の方法。
  22. 前記電気絶縁材料が第１の電気絶縁材料であり、前記電気ルーティングフィーチャが第１の電気ルーティングフィーチャであり、方法が、
    第２の電気絶縁材料の１つまたは複数の層を前記複数の受動構成要素上に堆積するステップと、
    第２の電気絶縁材料の前記１つまたは複数の層に電気ルーティングフィーチャを形成するステップと、
    前記第２の電気絶縁材料の前記１つまたは複数の層に複数の入出力（Ｉ／Ｏ）相互接続構造を形成するステップと
    をさらに含み、前記複数のＩ／Ｏ相互接続構造が、前記電気ルーティングフィーチャを介して前記複数の受動構成要素のうちの１つまたは複数と電気的に結合される請求項２１に記載の方法。
  23. 半導体基板の第１の面に配設された複数の能動構成要素と、
    前記半導体基板の前記第１の面とは反対側に配設された前記半導体基板の第２の面に配設された複数の受動構成要素と、
    前記複数の能動構成要素と電気的に結合された第１の複数の入出力（Ｉ／Ｏ）相互接続構造と、
    前記複数の受動構成要素と電気的に結合された第２の複数のＩ／Ｏ相互接続構造と
    を有する集積回路（ＩＣ）ダイと、
    前記ＩＣダイと電気的に結合されたパッケージ基板と
    を備え、前記パッケージ基板が、前記ＩＣダイの電気信号をルーティングする集積回路（ＩＣ）パッケージアセンブリ。
  24. 前記ＩＣダイが第１のＩＣダイであり、前記半導体基板の前記第２の面に配設された第２のＩＣダイをさらに備え、前記第２のＩＣダイが、前記第２の複数のＩ／Ｏ相互接続構造と結合された第３の複数のＩ／Ｏ相互接続構造を含んで、前記第１のＩＣダイと前記第２のＩＣダイとの間で電気信号をルーティングする、請求項２３に記載のＩＣパッケージアセンブリ。
  25. 前記複数の受動構成要素が、
    金属−絶縁体−金属（ＭＩＭ）コンデンサと、
    トレンチコンデンサと、
    薄膜抵抗器とからなる群から選択される、請求項２３または２４に記載のＩＣパッケージアセンブリ。
JP2017510660A 2014-09-26 2014-09-26 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法 Pending JP2017535054A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057807 WO2016048367A1 (en) 2014-09-26 2014-09-26 Integrated circuit die having backside passive components and methods associated therewith

Publications (1)

Publication Number Publication Date
JP2017535054A true JP2017535054A (ja) 2017-11-24

Family

ID=55581683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017510660A Pending JP2017535054A (ja) 2014-09-26 2014-09-26 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法

Country Status (8)

Country Link
US (2) US10224309B2 (ja)
EP (1) EP3198637B1 (ja)
JP (1) JP2017535054A (ja)
KR (1) KR20170066321A (ja)
CN (1) CN106796929A (ja)
MY (1) MY193320A (ja)
TW (1) TWI673843B (ja)
WO (1) WO2016048367A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019193787A1 (ja) * 2018-04-04 2021-04-22 パナソニックＩｐマネジメント株式会社 電子デバイス
JP2022552067A (ja) * 2019-10-16 2022-12-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 部品及び部品の製造方法
US12014852B2 (en) 2019-10-16 2024-06-18 Tdk Electronics Ag Sensor element and method for producing a sensor element

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535054A (ja) 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
TWI634635B (zh) * 2017-01-18 2018-09-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10546915B2 (en) * 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20200025728A (ko) 2018-08-31 2020-03-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10896873B2 (en) * 2018-11-16 2021-01-19 Google Llc Massive deep trench capacitor die fill for high performance application specific integrated circuit (ASIC) applications
KR20210099604A (ko) 2018-12-06 2021-08-12 아나로그 디바이시즈 인코포레이티드 차폐된 통합된 디바이스 패키지들
EP3891793A4 (en) 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES
US10784212B2 (en) 2018-12-28 2020-09-22 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US10811365B2 (en) 2018-12-28 2020-10-20 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US10847602B2 (en) 2019-01-03 2020-11-24 Advanced Semiconductor Engineering, Inc. Vertical capacitor structure having capacitor in cavity and method for manufacturing the same
KR102620867B1 (ko) * 2019-03-15 2024-01-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
KR20210032709A (ko) 2019-09-17 2021-03-25 삼성전자주식회사 소동 소자 모듈 및 상기 수동 소자 모듈을 포함하는 반도체 장치 패키지
US11211362B2 (en) 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
JP7167963B2 (ja) 2020-07-01 2022-11-09 トヨタ自動車株式会社 車線変更計画装置及び車線変更計画用コンピュータプログラム
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11776902B2 (en) * 2020-07-22 2023-10-03 Olympus Corporation Semiconductor device, an image unit and an endoscope system
US11935760B2 (en) * 2021-08-30 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having thermal dissipation structure therein and manufacturing method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086731A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体装置
JP2003282788A (ja) * 2002-03-25 2003-10-03 Ricoh Co Ltd Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2007019149A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 電子基板とその製造方法及び電子機器
JP2007096017A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp トリミング方法、半導体装置、及びトリミング用チップ部品
JP2009200233A (ja) * 2008-02-21 2009-09-03 Hitachi Ltd 半導体装置
JP2010519747A (ja) * 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
JP2010219526A (ja) * 2009-03-06 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイスおよび半導体デバイスの製造方法
JP2012216601A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 電子装置の製造方法及び電子装置
US20130256834A1 (en) * 2012-03-27 2013-10-03 Globalfoundries Singapore Pte. Ltd. Back-side mom/mim devices
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
KR100678640B1 (ko) * 2005-11-12 2007-02-05 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
KR100854440B1 (ko) * 2006-04-26 2008-08-26 매그나칩 반도체 유한회사 반도체 집적회로
US7605458B1 (en) * 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
US8486800B2 (en) * 2008-05-30 2013-07-16 Nxp B.V. Trench capacitor and method for producing the same
CN102130063B (zh) * 2010-01-13 2014-03-12 中国科学院微电子研究所 半导体器件及其制作方法
US9142510B2 (en) * 2011-10-28 2015-09-22 Intel Corporation 3D interconnect structure comprising through-silicon vias combined with fine pitch backside metal redistribution lines fabricated using a dual damascene type approach
US9960106B2 (en) 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8791723B2 (en) * 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
GB2509296B (en) * 2012-09-25 2016-10-26 Cambridge Silicon Radio Ltd Composite reconstituted wafer structures
US8610281B1 (en) * 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias
US9287347B2 (en) * 2013-02-12 2016-03-15 Qualcomm Incorporated Metal-insulator-metal capacitor under redistribution layer
JP2017535054A (ja) 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086731A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体装置
JP2003282788A (ja) * 2002-03-25 2003-10-03 Ricoh Co Ltd Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2007019149A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 電子基板とその製造方法及び電子機器
JP2007096017A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp トリミング方法、半導体装置、及びトリミング用チップ部品
JP2010519747A (ja) * 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
JP2009200233A (ja) * 2008-02-21 2009-09-03 Hitachi Ltd 半導体装置
JP2010219526A (ja) * 2009-03-06 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイスおよび半導体デバイスの製造方法
JP2012216601A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 電子装置の製造方法及び電子装置
US20130256834A1 (en) * 2012-03-27 2013-10-03 Globalfoundries Singapore Pte. Ltd. Back-side mom/mim devices
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019193787A1 (ja) * 2018-04-04 2021-04-22 パナソニックＩｐマネジメント株式会社 電子デバイス
JP7228849B2 (ja) 2018-04-04 2023-02-27 パナソニックＩｐマネジメント株式会社 電子デバイス及びその製造方法
JP2022552067A (ja) * 2019-10-16 2022-12-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 部品及び部品の製造方法
US12014852B2 (en) 2019-10-16 2024-06-18 Tdk Electronics Ag Sensor element and method for producing a sensor element

Also Published As

Publication number Publication date
WO2016048367A1 (en) 2016-03-31
EP3198637A1 (en) 2017-08-02
CN106796929A (zh) 2017-05-31
TW201624650A (zh) 2016-07-01
US20170250159A1 (en) 2017-08-31
US10790263B2 (en) 2020-09-29
MY193320A (en) 2022-10-04
EP3198637A4 (en) 2018-05-02
TWI673843B (zh) 2019-10-01
US10224309B2 (en) 2019-03-05
KR20170066321A (ko) 2017-06-14
US20190198481A1 (en) 2019-06-27
EP3198637B1 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
US10790263B2 (en) Integrated circuit die having backside passive components and methods associated therewith
US11443970B2 (en) Methods of forming a package substrate
US10249598B2 (en) Integrated circuit package having wirebonded multi-die stack
US9576909B2 (en) Bumpless die-package interface for bumpless build-up layer (BBUL)
US9673131B2 (en) Integrated circuit package assemblies including a glass solder mask layer
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US20150255411A1 (en) Die-to-die bonding and associated package configurations
JP2016533646A (ja) 集積回路パッケージ基板
KR102505189B1 (ko) 다층 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190827