JP2012216601A - 電子装置の製造方法及び電子装置 - Google Patents
電子装置の製造方法及び電子装置 Download PDFInfo
- Publication number
- JP2012216601A JP2012216601A JP2011079600A JP2011079600A JP2012216601A JP 2012216601 A JP2012216601 A JP 2012216601A JP 2011079600 A JP2011079600 A JP 2011079600A JP 2011079600 A JP2011079600 A JP 2011079600A JP 2012216601 A JP2012216601 A JP 2012216601A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- layer
- insulating member
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】機能素子が形成されたチップ15を支持体に仮固定するとともに、絶縁部材17を前記支持体に仮固定する。支持体に仮固定したチップ15及び絶縁部材17を、樹脂層16で被覆する。チップ15、絶縁部材17、及び樹脂層16を、支持体から引き離す。絶縁部材17が露出するまで樹脂層16を研磨することにより、チップ15、絶縁部材17、及び樹脂層16からなる再構築ウエハ10を得る。再構築ウエハ10の絶縁部材17に貫通孔を形成し、貫通孔内に貫通電極18を形成するとともに、再構築ウエハ10の上に、チップ15と貫通電極18とを接続する配線21を含む再配線層20を形成する。
【選択図】図1
Description
機能素子が形成されたチップを支持体に仮固定するとともに、絶縁部材を前記支持体に仮固定する工程と、
前記支持体に仮固定した前記チップ及び前記絶縁部材を、樹脂層で被覆する工程と、
前記チップ、前記絶縁部材、及び前記樹脂層を、前記支持体から引き離す工程と、
前記絶縁部材が露出するまで前記樹脂層を研磨することにより、前記チップ、前記絶縁部材、及び前記樹脂層からなる再構築ウエハを得る工程と、
前記再構築ウエハの前記絶縁部材に貫通孔を形成し、該貫通孔内に貫通電極を形成するとともに、前記再構築ウエハの上に、前記チップと前記貫通電極とを接続する配線を含む再配線層を形成する工程と
を有する電子装置の製造方法が提供される。
機能素子が形成されたチップ、絶縁部材、及び樹脂層が同一面内に配置され、前記チップ及び前記絶縁部材が前記樹脂層によって相互に固定されており、該樹脂層が無機材料のフィラーを含有している再構築ウエハと、
前記絶縁部材を、前記再構築ウエハの厚さ方向に貫通する貫通電極と、
前記再構築ウエハの上に形成され、前記チップと前記貫通電極とを接続する配線を含む再配線層と
を有する電子装置が提供される。
図1に、実施例1による電子装置の断面図を示す。半導体のベアチップ(ダイ)15、樹脂層16、及び絶縁部材17により、再構築ウエハ10が構成されている。これらは、同一面内に配置される。具体的には、樹脂層16の一方の表面と、ベアチップ15の回路形成面とが、再構築ウエハ10の一方の平坦な表面を画定し、樹脂層16の他方の表面と、ベアチップ15の裏面とが、再構築ウエハ10の他方の平坦な表面を画定する。絶縁部材17は、樹脂層16内に埋め込まれており、樹脂層16の一方の表面から他方の表面まで達している。
図4に、実施例2による電子装置の断面図を示す。以下の説明では、図1に示した実施例1との相違点に着目し、同一の構成については説明を省略する。
図6に、実施例3による電子装置の断面図を示す。以下の説明では、図1に示した実施例1との相違点に着目し、同一の構成については説明を省略する。
15 ベアチップ
15A 電極パッド
16 樹脂層(モールド樹脂)
16A フィラー
17 絶縁部材
17A 貫通孔
18 貫通電極
20 上面側再配線層
21 配線
22 絶縁膜
25 外部接続端子
26 保護膜
30 裏面側再配線層
31 配線
32 絶縁膜
35 バンプ
40 シード層
41 感光性樹脂膜
41A 開口
43 シード層
44 フォトレジストパターン
44A 開口
45 配線
50 支持体
51 粘着テープ
61 感光性樹脂膜
65 配線
Claims (6)
- 機能素子が形成されたチップを支持体に仮固定するとともに、絶縁部材を前記支持体に仮固定する工程と、
前記支持体に仮固定した前記チップ及び前記絶縁部材を、樹脂層で被覆する工程と、
前記チップ、前記絶縁部材、及び前記樹脂層を、前記支持体から引き離す工程と、
前記絶縁部材が露出するまで前記樹脂層を研磨することにより、前記チップ、前記絶縁部材、及び前記樹脂層からなる再構築ウエハを得る工程と、
前記再構築ウエハの前記絶縁部材に貫通孔を形成し、該貫通孔内に貫通電極を形成するとともに、前記再構築ウエハの上に、前記チップと前記貫通電極とを接続する配線を含む再配線層を形成する工程と
を有する電子装置の製造方法。 - 前記再配線層を形成する工程は、
前記再構築ウエハの一方の面に形成する再配線層の1層目の配線を形成する工程と、最上の配線を形成する工程との間に、他方の面の再配線層の少なくとも一部の層を形成する請求項1に記載の電子装置の製造方法。 - 前記貫通電極及び前記再配線層を形成する工程において、前記貫通電極を形成した後、前記再構築ウエハ及び前記貫通電極の上に、前記再配線層を形成する請求項1または2に記載の電子装置の製造方法。
- 前記貫通電極及び前記再配線層を形成する工程は、
前記再構築ウエハの上に、前記再配線層を形成する工程と、
前記絶縁部材及び前記再配線層を貫通する前記貫通孔を形成し、該貫通孔内に前記貫通電極を形成する工程と、
前記再配線層及び前記貫通電極の上に、該再配線層の最上の配線を形成する工程と
を有する請求項1または2に記載の電子装置の製造方法。 - 前記樹脂層は、無機材料のフィラーを含有する請求項1乃至4のいずれか1項に記載の電子装置の製造方法。
- 機能素子が形成されたチップ、絶縁部材、及び樹脂層が同一面内に配置され、前記チップ及び前記絶縁部材が前記樹脂層によって相互に固定されており、該樹脂層が無機材料のフィラーを含有している再構築ウエハと、
前記絶縁部材を、前記再構築ウエハの厚さ方向に貫通する貫通電極と、
前記再構築ウエハの上に形成され、前記チップと前記貫通電極とを接続する配線を含む再配線層と
を有する電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011079600A JP2012216601A (ja) | 2011-03-31 | 2011-03-31 | 電子装置の製造方法及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011079600A JP2012216601A (ja) | 2011-03-31 | 2011-03-31 | 電子装置の製造方法及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012216601A true JP2012216601A (ja) | 2012-11-08 |
Family
ID=47269143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011079600A Pending JP2012216601A (ja) | 2011-03-31 | 2011-03-31 | 電子装置の製造方法及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012216601A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254830A (ja) * | 2012-06-06 | 2013-12-19 | Shinko Electric Ind Co Ltd | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
JP2015106671A (ja) * | 2013-12-02 | 2015-06-08 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 |
CN105261608A (zh) * | 2014-07-11 | 2016-01-20 | 英特尔Ip公司 | 高密度芯片到芯片连接 |
JP2017535054A (ja) * | 2014-09-26 | 2017-11-24 | インテル・コーポレーション | 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法 |
US9913367B2 (en) | 2014-01-10 | 2018-03-06 | Kabushiki Kaisha Toshiba | Wiring board and method of manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10013A (en) * | 1853-09-13 | Revolving- mandrel for lining- cylinders with metal | ||
JPH0595191A (ja) * | 1991-10-02 | 1993-04-16 | Nec Corp | ポリイミド多層配線基板およびその製造方法 |
JP2005033141A (ja) * | 2003-07-11 | 2005-02-03 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 |
JP2006059992A (ja) * | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2006339482A (ja) * | 2005-06-03 | 2006-12-14 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2007227834A (ja) * | 2006-02-27 | 2007-09-06 | Cmk Corp | 半導体装置及びその製造方法 |
JP2008283127A (ja) * | 2007-05-14 | 2008-11-20 | Cmk Corp | 半導体装置とその製造方法 |
-
2011
- 2011-03-31 JP JP2011079600A patent/JP2012216601A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10013A (en) * | 1853-09-13 | Revolving- mandrel for lining- cylinders with metal | ||
JPH0595191A (ja) * | 1991-10-02 | 1993-04-16 | Nec Corp | ポリイミド多層配線基板およびその製造方法 |
JP2005033141A (ja) * | 2003-07-11 | 2005-02-03 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 |
JP2006059992A (ja) * | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2006339482A (ja) * | 2005-06-03 | 2006-12-14 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2007227834A (ja) * | 2006-02-27 | 2007-09-06 | Cmk Corp | 半導体装置及びその製造方法 |
JP2008283127A (ja) * | 2007-05-14 | 2008-11-20 | Cmk Corp | 半導体装置とその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254830A (ja) * | 2012-06-06 | 2013-12-19 | Shinko Electric Ind Co Ltd | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
JP2015106671A (ja) * | 2013-12-02 | 2015-06-08 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 |
US9913367B2 (en) | 2014-01-10 | 2018-03-06 | Kabushiki Kaisha Toshiba | Wiring board and method of manufacturing the same |
CN105261608A (zh) * | 2014-07-11 | 2016-01-20 | 英特尔Ip公司 | 高密度芯片到芯片连接 |
JP2016021566A (ja) * | 2014-07-11 | 2016-02-04 | インテル アイピー コーポレイション | 高密度チップ間接続 |
US10056352B2 (en) | 2014-07-11 | 2018-08-21 | Intel IP Corporation | High density chip-to-chip connection |
CN105261608B (zh) * | 2014-07-11 | 2019-03-15 | 英特尔Ip公司 | 高密度芯片到芯片连接 |
JP2017535054A (ja) * | 2014-09-26 | 2017-11-24 | インテル・コーポレーション | 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11670577B2 (en) | Chip package with redistribution structure having multiple chips | |
US7868445B2 (en) | Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer | |
US7655501B2 (en) | Wafer level package with good CTE performance | |
TWI585910B (zh) | 扇出型背對背晶片堆疊封裝構造及其製造方法 | |
JP2008160084A (ja) | ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法 | |
JP2008211213A (ja) | 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法 | |
TW201639091A (zh) | 具有不連續聚合物層之扇出型堆疊式封裝結構 | |
KR20160097590A (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR20080052491A (ko) | 멀티-칩 패키지 구조 및 그 제조 방법 | |
KR20160022600A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
KR20080082545A (ko) | 반도체 디바이스 패키지 구조 및 그 방법 | |
KR20080064090A (ko) | 멀티-칩 패키지 및 그 제조 방법 | |
JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
JP2008258582A (ja) | ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法 | |
TW200834840A (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
US20090039510A1 (en) | Semiconductor device and manufacturing method thereof | |
US11482484B2 (en) | Symmetrical substrate for semiconductor packaging | |
JP2009071095A (ja) | 半導体装置の製造方法 | |
US20210050305A1 (en) | Semiconductor device and method of manufacture | |
US11848265B2 (en) | Semiconductor package with improved interposer structure | |
US20230207472A1 (en) | Semiconductor package and manufacturing method of semiconductor package | |
US11107772B2 (en) | Semiconductor package and method of manufacturing semiconductor package | |
KR102506101B1 (ko) | 반도체 디바이스 및 제조 방법 | |
KR20210095564A (ko) | 반도체 디바이스들 및 반도체 디바이스들의 제조 방법 | |
TW202029364A (zh) | 半導體封裝及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |