KR101862496B1 - 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스 - Google Patents

패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스 Download PDF

Info

Publication number
KR101862496B1
KR101862496B1 KR1020167022003A KR20167022003A KR101862496B1 KR 101862496 B1 KR101862496 B1 KR 101862496B1 KR 1020167022003 A KR1020167022003 A KR 1020167022003A KR 20167022003 A KR20167022003 A KR 20167022003A KR 101862496 B1 KR101862496 B1 KR 101862496B1
Authority
KR
South Korea
Prior art keywords
package body
microelectronic
microelectronic device
active
package
Prior art date
Application number
KR1020167022003A
Other languages
English (en)
Other versions
KR20160108476A (ko
Inventor
토르스텐 메이어
제랄드 오프너
안드레아스 볼터
게오르그 세이데만
스벤 알버스
크리스티안 게이슬러
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160108476A publication Critical patent/KR20160108476A/ko
Application granted granted Critical
Publication of KR101862496B1 publication Critical patent/KR101862496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 포함하는 마이크로 전자 패키지가 개시되는데, 패키지 몸체는 마이크로 전자 패키지에 대해 지지 및/또는 강성을 제공하는 마이크로 전자 패키지의 일부이다. 플립칩형 마이크로 전자 패키지에서, 패키지 몸체는 능동 마이크로 전자 디바이스가 전기적으로 부착되는 마이크로 전자 기판을 포함할 수 있다. 매립 디바이스형 마이크로 전자 패키지에서, 패키지 몸체는 능동 마이크로 전자 디바이스가 매립되는 물질을 포함할 수 있다.

Description

패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스{MICROELECTRONIC PACKAGE HAVING A PASSIVE MICROELECTRONIC DEVICE DISPOSED WITHIN A PACKAGE BODY, METHOD OF FABRICATING IT AND COMPUTING DEVICE COMPRISING IT}
본 설명의 실시형태들은 전반적으로 마이크로 전자 패키지 제조 분야에 관한 것이고, 보다 구체적으로 표면 장착 디바이스 및/또는 패키지 몸체 내에 배치된 집적 수동 디바이스를 포함하는 마이크로 전자 패키지에 관한 것이다.
마이크로 전자 산업은, 휴대용 컴퓨터, 전자 태블릿, 이동 전화, 디지털 카메라 등등과 같은 컴퓨터 서버 제품 및 휴대용 제품을 포함하지만 이에 제한되지 않는 다양한 전자 제품에 사용되는 보다 빠르고 보다 소형인 마이크로 전자 패키지를 생산하기 위해 지속적으로 고군분투하고 있다. 이러한 목적이 달성될수록, 마이크로 전자 패키지의 제조는 더 어러워진다. 그런 어려운 부분 중 하나는 마이크로 전자 패키지의 높이/두께를 감소시키는 것에 관한 것이다. 마이크로 전자 다이와 같은 능동 마이크로 전자 디바이스의 두께는 감소되었지만, 마이크로 전자 패키지에 사용되는 집적 수동 디바이스 및 표면 장착 디바이스와 같은 수동 마이크로 전자 디바이스는 크기를 줄이기가 어렵다. 이런 여러움은, 일반적으로 이러한 수동 마이크로 전자 디바이스들이, 예컨대, 캐패시턴스 값, 인덕턴스 값 등등의 원하는 기능을 달성하기 위해 특정 양(예컨대, 체적)의 성분 물질을 필요로 한다는 사실 때문에 발생한다. 이와 같이, 보다 얇은 수동 마이크로 전자 디바이스를 제조하는 것은 성분 물질의 체적을 감소시키거나 색다른 성분 물질을 사용하는 것을 요구할 수 있는데, 성분 물질의 체적을 감소시키면 성능이 손상될 수 있고, 색다른 성분 물질을 사용하면 요구되는 성분 물질의 체적은 감소될 수 있지만 수동 마이크로 전자 디바이스의 가격이 터무니 없이 증가될 수 있다.
본 개시물의 주제는 본 명세서의 결론 부분에 따로 언급되고 명백하게 청구된다. 본 개시물의 상기 및 다른 특징은 첨부된 도면과 함께 고려되는 다음의 설명 및 첨부된 특허청구범위로부터 더 명백해 질 것이다. 첨부된 도면은 본 개시물에 따른 몇몇 실시형태를 도시하고 있을 뿐이며, 따라서, 그 범위를 제한하는 것으로 간주되어서는 안된다는 것이 이해될 것이다. 본 개시물은 본 개시물의 장점이 더 쉽게 확인될 수 있도록 첨부된 도면의 사용을 통해 더 구체적이고 상세하게 설명될 것이다.
도 1a 내지 도 1f는 본 설명의 실시형태에 따른 플립칩형의 마이크로 전자 패키지를 제조하는 프로세스의 단면도를 도시한다.
도 2a 내지 도 2f는 본 설명의 다른 실시형태에 따른 매립 기술형(embedded technology type)의 마이크로 전자 패키지를 제조하는 프로세스의 단면도를 도시한다.
도 3a 내지 도 3f는 본 설명의 또 다른 실시형태에 따른 매립 기술형의 마이크로 전자 패키지를 제조하는 프로세스의 단면도를 도시한다.
도 4는 본 설명의 실시형태에 따른 마이크로 전자 구조체를 제조하는 프로세스의 흐름도이다.
도 5는 본 설명의 하나의 구현에 따른 컴퓨팅 디바이스를 도시한다.
이하의 상세한 설명에서는 특허청구된 주제가 실행될 수 있는 특정 실시형태를 예로써 도시하는 첨부된 도면에 대한 참조가 이루어질 것이다. 이들 실시형태는 당업자로 하여금 상기 주제를 실행할 수 있게 할 정도로 충분히 상세히 설명된다. 다양한 실시형태는 서로 상이하더라도 반드시 서로 배타적인 것은 아님이 이해되어야 한다. 예컨대, 일 실시형태와 관련하여 본원에 설명된 특정 기능, 구조 또는 특징은 특허청구된 주제의 정신 및 범위에서 벗어남 없이 다른 실시형태 내에서 구현될 수 있다. 본 명세서 내에서 "일 실시형태" 또는 "실시형태"에 대한 언급은, 그 실시형태와 관련하여 설명되는 특정 기능, 구조 또는 특징이 본 명세서 내에 포함된 적어도 하나의 구현 내에 포함됨을 의미한다. 따라서, "일 실시형태" 또는 "실시형태에서"란 어구의 사용은 반드시 동일한 실시형태를 언급하는 것이 아니다. 또한, 각각의 개시된 실시형태 내의 개별 요소의 위치 또는 배치는 특허청구된 주제의 정신 및 범위에서 벗어남 없이 수정될 수 있음이 이해되어야 한다. 따라서, 이하의 상세한 설명은 제한적 의미로 간주되어서는 안되며, 상기 주제의 범위는, 첨부된 특허청구범위에 부여되는 전범위의 등가물과 함께 적절히 해석되는 첨부된 특허청구범위에 의해서만 정의된다. 도면에서, 동일한 도변번호는 수 개의 도면에 걸쳐 동일하거나 유사한 요소 또는 기능을 언급하는 것이고, 도시된 요소들은 서로에 대해 반드시 축척대로 그려진 것이 아니며, 오히려 본 명세서의 문맥에서 요소들을 더 쉽게 이해시키기 위해 개별 요소들은 확대되거나 축소될 수 있다.
본원에 사용되는 "위(over)", "에(to)", "사이(between)", "상(on)"이란 용어는, 한 층의 다른 층들에 대한 상대적 위치를 나타낼 수 있다. 다른 층 "위"에 있는 또는 "상"에 있는 또는 다른 층"에" 접착된 한 층은 다른 층과 직접 접촉할 수도 있고, 하나 이상의 중간 층을 가질 수도 있다. 층들 "사이"의 한 층은 층들에 직접 접촉할 수도 있고, 하나 이상의 중간 층을 가질 수도 있다.
본 설명의 실시형태들은 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패기지에 관한 것으로서, 패키지 몸체는 마이크로 전자 패키지에 대해 지지 및/또는 강성(rigidity)을 제공하는 마이크로 전자 패키지의 일부이다. 플립칩형 마이크로 전자 패키지에서, 패키지 몸체는 능동 마이크로 전자 디바이스가 전기적으로 부착되는 마이크로 전자 기판을 포함할 수 있다. 매립 디바이스형 마이크로 전자 패키지에서, 패키지 몸체는 능동 마이크로 전자 디바이스가 매립되는 물질을 포함할 수 있다.
도 1a 내지 도 1f는 플립칩형 마이크로 전자 패키지의 패키지 몸체 내에 수동 디바이스가 배치되는 본 설명의 실시형태들을 도시한다. 도 1a에 도시된 것처럼, 패키지 몸체(110)가 형성된다. 패키지 몸체(110)는, 제 1 표면(112) 및 대향하는 제 2 표면(114)을 갖는, 마더보드, 인터포저 등등과 같은 마이크로 전자 기판이 될 수 있다. 패키지 몸체(110)는, 패키지 몸체의 제 1 표면(112) 내에 또는 제 1 표면(112) 상에 형성된 복수의 접착 패드(116)와, 패키지 몸체의 제 2 표면(114) 내에 또는 제 2 표면(114) 상에 형성된 복수의 접착 패드(118)를 갖는다. 패키지 몸체(110)는 복수의 유전체 층(제 1 유전체 층(1221) 및 제 2 유전체 층(1222)으로 도시됨)을 포함할 수 있는데, 복수의 유전체 층은 복수의 유전체 층 중 적어도 하나 상에 형성된 전도성 트레이스(124)(제 2 유전체 층(1222) 상에 형성되어 있는 것으로 도시됨)로부터 형성된 복수의 전도성 경로(130)를 가지고, 전도성 트레이스(124), 패키지 몸체의 제 1 표면 접착 패드(116) 및 패키지 몸체의 제 2 표면 접착 패드(118)와 같은 구조체 사이에는, 다양한 유전체 층(제 1 유전체 층(1221) 및 제 2 유전체 층(1222)으로 도시됨)을 통해 형성된 전도성 비아(126)를 사용하여 접속부들이 형성된다. 전도성 경로(130)는 패키지 몸체의 제 1 표면 접착 패드(116) 및 패키지 몸체의 제 2 표면 접착 패드(118)를 포함할 수 있음이 이해될 것이다.
패키지 몸체 유전체 층(제 1 유전체 층(1221) 및 제 2 유전체 층(1222)으로 도시됨)은, (일본 210-0801 가와사키시 가와사키구 스즈키쵸 1-2 소재의 아지노모토 파인-테크노 코포레이션 인코포레이티드로부터 입수가능한 물질(예컨대, 아지노모토 ABF-GX13 및 아지노모토 GX92)과 같은) 실리카 충진 에폭시(silica-filled epoxy), 폴리이미드 물질, 폴리벤족사졸(polybenzoxazole), 비스말레이미드 트리아진 수지(bismaleimide triazine resin), 에폭시 수지, 액정 폴리머를 포함하지만 이에 제한되지 않는 임의의 적절한 유전성 물질을 포함할 수 있다. 전도성 경로(130)는, 구리, 은, 금, 니켈, 티타늄, 텅스텐 및 이들의 합금을 포함하지만 이에 제한되지 않는 임의의 적절한 전도성 물질로 형성될 수 있다. 패키지 몸체(110)를 형성하기 위해 사용되는 프로세스는 당업자에게 공지되어 있으며, 간단 명료성을 위해 여기서는 설명되거나 도시되지 않을 것이다. 패키지 몸체(110)는 임의 개수의 유전체 층으로부터 형성될 수 있으며, 강성 코어(rigid core)(도시 안됨)를 포함할 수 있고, 내부에 형성된 능동 및/또는 수동 마이크로 전자 디바이스(도시 안됨)를 포함할 수 있음이 이해될 것이다. 또한, 전도성 경로(130)는 패키지 몸체(110) 내에 및/또는 추가 외부 구성요소(도시 안됨)와 함께 임의의 원하는 전기적 경로를 형성할 수 있음이 이해될 것이다. 또한, 당업자라면 이해되겠지만, 패키지 몸체의 제 1 표면(122) 및/또는 패키지 몸체의 제 2 표면(124) 상에는 솔더 레지스트 층(solder resist layers)(도시 안됨)이 이용될 수 있음이 이해될 것이다.
도 1b에 도시된 것처럼, 패키지 몸체(110) 내에 캐비티(132)가 형성될 수 있다. 도시된 것처럼, 패키지 몸체 캐비티(132)는, 패키지 몸체의 제 1 표면(112)으로부터 패키지 몸체의 제 2 표면(114)으로 연장되어 이들 사이에 캐비티 측벽(134)을 형성하도록 패키지 몸체(110)를 관통하여 형성될 수 있다. 패키지 몸체 캐비티(132)는, 스탬핑, 밀링, 드릴링, 핀칭, 에칭 등등을 포함하지만 이에 제한되지 않는 당업계에서 공지된 임의의 기술에 의해 형성될 수 있다.
도 1c에 도시된 것처럼, 능동 마이크로 전자 디바이스(140)는, 플립칩 또는 "C4(controlled collapse chip connection)" 구성으로 일반적으로 공지된 구성으로, 리플로우 가능한 솔더 범프 또는 볼과 같은 복수의 상호접속(150)을 사용하여 대응하는 패키지 몸체의 제 1 표면 접착 패드(116)에 부착될 수 있다. 상호접속(150)은 패키지 몸체의 제 1 표면 접착 패드(116)와 능동 마이크로 전자 디바이스(140)의 능동 표면(144) 상의 경상(mirror-image) 접착 패드(142) 사이에서 연장되어 그들 사이에 전기적 접속을 형성할 수 있다. 능동 마이크로 전자 디바이스의 접착 패드(142)는 능동 마이크로 전자 디바이스(142) 내의 집적 회로(도시 안됨)와 전기적으로 통신할 수 있음이 이해될 것이다. 능동 마이크로 전자 디바이스(140)는, 마이크로 프로세서, 칩셋, 그래픽 디바이스, 무선 디바이스, 메모리 디바이스, 애플리케이션 특정 집적 회로 디바이스 등등을 포함하지만 이에 제한되지 않는 임의의 적절한 마이크로 전자 디바이스가 될 수 있다. 또한, 당업자라면 이해하겠지만, 능동 마이크로 전자 디바이스와 패키지 몸체(110) 사이에는 언더필 물질(도시 안됨)이 배치될 수 있고, 패키지 몸체의 제 1 표면(112) 및/또는 패키지 몸체의 제 2 표면(114) 상에는 솔더 레지스트 층(도시 안됨)이 이용될 수 있음이 이해될 것이다.
도 1d에 도시된 것처럼, 패키지 몸체(110)는, 적어도 하나의 패키지 몸체 돌출부(162) 및 적어도 하나의 수동 마이크로 전자 디바이스 돌출부(164)를 갖는 캐리어(160) 상에 배치될 수 있는데, 수동 마이크로 전자 디바이스(170)는 캐리어의 수동 마이크로 전자 디바이스 돌출부(164)에 접촉하도록 패키지 몸체 캐비티(132)(도 1c 참조) 내에 배치될 수 있다. 수동 마이크로 전자 디바이스(170)를 패키지 몸체 캐비티(132)(도 1c 참조) 내의 적절한 위치에 배치할 수 있도록, 캐리어의 패키지 몸체 돌출부(162) 및 캐리어의 수동 마이크로 전자 디바이스 돌출부(164)는 서로 상이한 높이(H1 및 H2)를 각각 가질 수 있다. 도 1d에 역시 도시되어 있는 것처럼, 수동 마이크로 전자 디바이스(170)를 제자리에 고정시키기 위해 캐비티 측벽(134)과 수동 마이크로 전자 디바이스(170) 사이에는 접착제(166)가 도포될 수 있다. 당업자라면 이해되겠지만, 본 상세한 설명을 위해, 수동 마이크로 전자 디바이스(170)는, 기능성 수동 구성요소(176)의 대향 측면 상에 적어도 두 개의 전기 단자(172, 174)를 포함하는 표면 장착 디바이스 또는 집적 수동 디바이스인 것으로 정의된다. 수동 마이크로 전자 디바이스(170)는, 저항, 캐패시터, 인덕터, 임피던스 정합 회로, 하모닉 필터, 커플러, 발룬(baluns) 등등을 포함하지만 이에 제한되지 않는 임의의 적절한 디바이스를 포함할 수 있다.
도 1e에 도시된 것처럼, 캐리어(160)(도 1d 참조)는 제거될 수 있고, 적절한 패키지 몸체의 제 2 표면 접착 패드(118) 상에는 리플로우 가능한 솔더 볼로서 도시된 외부 상호접속(180)이 형성될 수 있으며, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 패키지 몸체의 제 2 표면 접착 패드(118) 사이에는 전도성 물질 접속(182)이 이루어질 수 있다. 외부 상호접속(180) 및 전도성 물질 접속(182)은 예컨대 솔더 페이스트의 리플로우가 수반되는 솔더 페이스트 프린팅 기술에 의해 동시에 형성될 수 있다. 그러나, 전도성 물질 접속(182)은, 예컨대, 솔더 페이스트의 리플로우가 수반되는, 솔더 페이스트 디스펜싱 기술(solder paste dispensing technique), 잉크젯 기술 등등에 의해, 별도의 단계로 이루어질 수 있다. 역시 도 1e에 도시된 것처럼, 마이크로 전자 패키지(100)를 형성하기 위해 패키지 몸체의 제 1 표면(112) 및 능동 마이크로 전자 디바이스(140) 위로 몰딩 기술과 같은 것에 의해 봉합재(188)가 형성될 수 있다.
다른 실시형태에서, 도 1f에 도시된 것처럼, 패키지 몸체 캐비티(132)는 패키지 몸체의 제 1 표면(112)로부터 패치지 몸체(110)로 부분적으로 연장되어, 캐비티 바닥 표면(136)을 형성하고 복수의 전도성 트레이스(124)를 노출시킬 수 있다. 수동 마이크로 전자 디바이스(170)는, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 전도성 트레이스 사이에서 이루어질 수 있는 전도성 물질 접속(182)과 함께 패키지 몸체 캐비티(132) 내에 배치될 수 있다. 도 1f에 도시된 마이크로 전자 패키지(100)에 대한 프로세싱 단계들은 도 1a 내지 도 1e에 관한 전술된 설명 및 공지된 기술로부터 명백할 것이다.
도 2a 내지 도 2f는 능동 마이크로 전자 디바이스(140) 및 수동 마이크로 전자 디바이스(170)가 패키지 몸체(110) 내에 배치되는 본 설명의 실시형태를 도시한다. 도 2a에 도시된 것처럼, 능동 마이크로 전자 디바이스(140)는, 능동 마이크로 전자 디바이스의 능동 표면(144)이 패키지 몸체의 제 2 표면(114)에 대해 실질적으로 평면이 되도록, 패키지 몸체(110) 내에 매립될 수 있다. 도 2a에 도시된 구조는, 매립 다이 패키지 프로세싱 및 팬아웃 웨이퍼 레벨 패키지 프로세싱으로 알려진 프로세스의 일부가 될 수 있는 라미네이션 및 몰딩을 포함하지만 이에 제한되지 않는 다양한 기술을 사용하여 달성될 수 있다. 패키지 몸체(110)는 폴리머 물질을 포함하지만 이에 제한되지 않는 임의의 적절한 봉합재로 이루어질 수 있다.
도 2b에 도시된 것처럼, 능동 마이크로 전자 디바이스의 능동 표면(144)과 패키지 몸체의 제 2 표면(114) 상에는 재분배 층(200)이 형성될 수 있다. 재분배 층(200)은 복수의 유전체 층(제 1 유전체 층(202) 및 제 2 유전체 층(204)으로 도시됨) 및 복수의 전도성 경로(206)를 포함할 수 있다. 제 1 유전체 층(202)은 능동 마이크로 전자 디바이스의 능동 표면(144) 및 패키지 몸체의 제 2 표면(114) 상에 형성될 수 있다. 복수의 전도성 경로(206)는 제 1 유전체 층(202) 상에 형성될 수 있는데, 복수의 전도성 경로(206)의 적어도 일부는 대응하는 능동 마이크로 전자 디바이스 접착 패드(142)와 접촉하도록 제 1 유전체 층(202)을 관통하여 연장된다. 솔더 레지스트 층과 같은 제 2 유전체 층(204)은 제 1 유전체 층(202) 및 복수의 전도성 경로(206) 상에 형성될 수 있다. 리플로우 가능한 솔더 볼로서 도시된 외부 상호 접속(180)은 대응하는 전도성 경로(206)에 접촉하도록 제 2 전도성 경로(204)를 관통하여 개구 내에 형성될 수 있다. 패키지 몸체(11)가 충분히 유전성일 경우, 제 1 유전체 층(202)은 선택적임이 이해될 것이다.
도 2c에 도시된 것처럼, 패키지 몸체 캐비티(132)는 패키지 몸체의 제 1 표면(112)으로부터 패키지 몸체의 제 2 표면(114)으로 연장되어 패키지 몸체(110)를 관통하여 형성될 수 있고, 재분배 층(200)으로 부분적으로 연장되어 적절한 전도성 경로(206)를 노출시킬 수 있다. 패키지 몸체 캐비티(132)는, 스탬핑, 밀링, 드릴링, 핀칭, 에칭 등등 또는 이들의 조합을 포함하지만 이에 제한되지 않는 당업계에서 공지된 임의의 기술에 의해 형성될 수 있다.
도 2d에 도시된 것처럼, 수동 마이크로 전자 디바이스(170)는, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 전도성 경로(206) 사이의 전도성 물질 접속(182)과 함께 패키지 몸체 캐비티(132)(도 2c 참조) 내에 배치될 수 있다.
다른 실시형태에서, 도 2e에 도시된 것처럼, 패키지 몸체 캐비티(132)는 또한 재분배 층(200)을 관통하여 연장될 수 있고, 수동 마이크로 전자 디바이스(170)는, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 전도성 경로(206) 사이의 전도성 물질 접속(182)과 함께, 패키지 몸체 캐비티(132) 및 재분배 층(200)을 관통하여 연장되도록 배치될 수 있다. 수동 마이크로 전자 디바이스(170)를 제자리에 고정시키기 위해 캐비티 측벽(134)과 수동 마이크로 전자 디바이스(170) 사이에는 접착제(166)가 도포될 수 있다.
다른 실시형태에서, 도 2f에 도시된 것처럼, 패키지 몸체 캐비티(132)는 재분배 층(200)을 관통하여 형성될 수 있으며, 패키지 몸체의 제 2 표면(114)으로부터 캐비티 몸체(110)로 부분적으로 연장될 수 있다. 수동 마이크로 전자 디바이스(170)를 제자리에 고정시키기 위해 캐비티 측벽(134)과 수동 마이크로 전자 디바이스(170) 사이에는 접착제(166)가 도포될 수 있고, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 전도성 경로(206) 사이에는 전도성 물질 접속(182)이 형성될 수 있다.
도 3a 내지 도 3f는 능동 마이크로 전자 디바이스(140)가 패키지 몸체(110) 내에 배치되는 본 설명의 실시형태를 도시하는데, 패키지 몸체(110)는 유전성 봉합재(330) 및 지지 플레이트(310)를 포함한다. 도 3a에 도시된 것처럼, 제 1 표면(312) 및 대향하는 제 2 표면(314)을 갖는 지지 플레이트(310)가 형성될 수 있는데, 지지 플레이트(310)는 지지 플레이트의 제 2 표면(314) 상에 형성된 유전성 물질 층(316)을 선택적으로 포함할 수 있다. 능동 마이크로 전자 디바이스(140)의 후방 표면(146)은 부착용 접착제(322)를 사용하여 지지 플레이트(310)에 부착될 수 있다(부착용 접착제(322)는 지지 플레이트의 유전성 물질 층(316)에 접촉하는 것으로 도시됨). 도 3a에 또한 도시된 것처럼, 유전성 봉합재(330)는 능동 마이크로 전자 디바이스의 능동 표면(144)을 포함하는 능동 마이크로 전자 디바이스(140)를 매립한채 지지 플레이트(310)에 인접하게 형성될 수 있는데, 유전성 봉합재의 제 1 표면(332)은 지지 플레이트(310)에 인접하는 것으로 정의되고, 유전성 봉합재의 제 2 표면(334)은 봉합재의 제 1 표면(332)에 대향하는 것으로 정의된다. 도 3a에 또한 도시된 것처럼, 유전성 봉합재의 제 2 표면(334)으로부터 대응하는 능동 마이크로 전자 디바이스 첩착 패드(142)로 연장되도록 개구(336)가 형성될 수 있다. 개구(336)는 레이저 드릴링, 포토리소그래피, 이온 충격(ion bombardment)를 포함하지만 이에 제한되지 않는 당업계에서 공지된 임의의 기술에 의해 형성될 수 있다.
지지 플레이트(310)는 금속, 폴리머, 세라믹 등등뿐만 아니라 이들의 조합 및 상이한 물질 분류와의 조합을 포함하지만 이에 제한되지 않는 임의의 적절한 강성 물질을 포함할 수 있다. 유전성 봉합재(330)는 폴리머 물질을 포함하지만 이에 제한되지 않는 임의의 적절한 유전성 물질로 이루어질 수 있고, 스핀 코팅, 라미네이션, 프린팅, 몰딩 등등을 포함하지만 이에 제한되지 않는 임의의 공지된 기술에 의해 형성될 수 있다.
도 3b에 도시된 것처럼, 유전성 봉합재의 제 2 표면(334) 상에는 재분배 층(340)이 형성될 수 있다. 재분배 층(340)은 유전성 봉합재의 제 2 표면(334) 상에 형성된 복수의 전도성 경로(342)를 포함할 수 있는데, 복수의 전도성 경로(342) 중 적어도 일부는 유전성 봉합재 개구(336)(도 3a 참조)로 연장된다. 재분배 층(340)은 솔더 레지스트 층과 같은 유전체 층(344)을 더 포함할 수 있는데, 이것은 유전성 봉합재의 제 2 표면(334) 및 복수의 전도성 경로(342) 상에 형성될 수 있다.
도 3c에 도시된 것처럼, 패키지 몸체 캐비티(132)는 재분배 층(340)을 관통하고 유전성 봉합재(330)를 관통하여 지지 플레이트(310)로 부분적으로 연장되도록 형성될 수 있다. 도 3d에 도시된 것처럼, 수동 마이크로 전자 디바이스(170)를 제자리에 고정시키기 위해 접착제(166)가 도포될 수 있다. 리플로우 가능한 솔더 볼로서 도시된 외부 상호접속(180)은 대응하는 전도성 경로(342)에 접촉하도록 유전체 층(344)을 관통하는 개구 내에 형성될 수 있으며, 각각의 수동 마이크로 전자 디바이스 전기 단자(172, 174)와 대응하는 전도성 경로(342) 사이에는 전도성 물질 접속(182)이 이루어질 수 있다. 외부 상호접속(180) 및 전도성 물질 접속(182)은 예컨대 솔더 페이스트의 리플로우가 수반되는 솔더 페이스트 프린팅 기술에 의해 동시에 형성될 수 있다. 그러나, 전도성 물질 접속(182)은, 예컨대, 솔더 페이스트의 리플로우가 수반되는, 솔더 페이스트 프린팅 또는 디스펜싱 기술, 잉크젯 기술 등등에 의해, 별도의 단계로 이루어질 수 있다.
도 3e에 도시된 것처럼, 지지 플레이트(310) 내에는, 유전성 봉합재(330)가 배치될 때 그 내부로 연장될 수 있도록, 리세스(recess)(346)가 사전형성될 수 있음이 이해될 것이다. 따라서, 도 3f에 도시된 것처럼 패키지 몸체 캐비티(132)의 형성시, 단지 하나의 물질(즉, 유전성 봉합재(330))만 제거되면 족하다.
패키지 몸체 캐비티(132)는, 본 상세한 설명의 다른 실시형태에 의해 설명되는 것처럼 지지 플레이트(310) 및 유전성 봉합재(330)를 완전히 관통하여 연장될 수 있음이 이해될 것이다.
본 설명의 실시형태는 패키지 몸체(110) 내에 수동 마이크로 전자 디바이스(170)를 완전히 매립하는 것에 비해 이점을 가질 수 있는데, 이것은 수동 마이크로 전자 디바이스(170)가 패키지 몸체의 제 1 표면(112) 및/또는 패키지 몸체의 제 2 표면(114) 너머로 연장됨으로써, 완전히 매립된 수동 마이크로 전자 디바이스를 갖는 패키지 몸체의 두께에 비해 더 얇은 패키지 몸체의 형성을 허용할 수 있기 때문이다.
도 4는 본 설명의 실시형태에 따른 마이크로 전자 구조체를 제조하는 프로세스(200)의 흐름도이다. 블록(202)에 표시된 것처럼, 능동 마이크로 전자 디바이스 기판이 형성될 수 있다. 블록(204)에 표시된 것처럼, 패키지 몸체가 형성될 수 있다. 블록(206)에 표시된 것처럼, 패키지 몸체는 능동 마이크로 전자 디바이스와 접촉할 수 있다. 블록(208)에 표시된 것처럼, 전도성 경로가 패키지 몸체 내에 또는 패키지 몸체 상에 형성될 수 있다. 블록(210)에 표시된 것처럼, 패키지 몸체 내에는 캐비티가 형성될 수 있다. 블록(212)에 표시된 것처럼, 캐비티 내에는 수동 마이크로 전자 디바이스가 배치될 수 있다. 블록(214)에 표시된 것처럼, 능동 마이크로 전자 디바이스와 수동 마이크로 전자 디바이스는 전도성 경로를 사용하여 전기적으로 접속될 수 있다.
도 5는 본 설명의 일 구현에 따른 컴퓨팅 디바이스(300)를 도시한다. 컴퓨팅 디바이스(300)는 보드(302)를 수용한다. 보드(302)는, 프로세서(304) 및 적어도 하나의 통신 칩(306A, 306B)을 포함하지만 이에 제한되지 않는 다수의 구성요소를 포함할 수 있다. 프로세서(304)는 물리적으로 및 전기적으로 보드(302)에 결합된다. 몇몇 구현에서, 적어도 하나의 통신 칩(306A, 306B) 또한 물리적으로 및 전기적으로 보드(302)에 결합된다. 다른 구현에서, 통신 칩(306A, 306B)은 프로세서(304)의 일부이다.
애플리케이션에 의존하여, 컴퓨팅 디바이스(300)는 물리적으로 및 전기적으로 보드(304)에 결합될 수도 있고 결합되지 않을 수도 있는 다른 구성요소를 포함할 수 있다. 이들 다른 구성요소는, 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호(crypto) 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴퍼스, 가속도계, 자이로스코프, 스피커, 카메라, 대용장 저장 디바이스(하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk), 등등)를 포함하지만 이에 제한되지 않는다.
통신 칩(306A, 306B)은 컴퓨팅 디바이스(300)로의 및 그로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. "무선"이란 용어 및 그 파생어는, 비고체 매체(non-solid medium)를 통한 변조된 전자기 복사의 사용을 통해 데이터를 통신할 수 있는, 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등등을 설명하기 위해 사용될 수 있다. 비록 몇몇 실시형태에서는 그렇지 않을 수도 있지만, 이 용어는 연관된 디바이스가 어떠한 배선도 포함하지 않는 것을 암시하지 않는다. 통신 칩(306)은, Wi-Fi(IEEE 802.11군), WiMAX(IEEE 802.16군), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그 파생물 뿐 아니라, 3G, 4G, 5G 및 그 이상으로 설계된 임의의 다른 무선 프로토콜을 포함하지만 이에 제한되지 않는 임의 개수의 무선 표준 또는 프로토콜을 구현할 수 있다. 컴퓨팅 디바이스(300)는 복수의 통신 칩(306A, 306B)을 포함할 수 있다. 예컨대, 제 1 통신 칩(306A)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제 2 통신 칩(306B)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 다른 것들과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(300)의 프로세서(304)는, 복수의 마이크로 전자 디바이스, 즉, 능동 및 수동 디바이스가 모두 내부에 패키징된 마이크로 전자 패키지를 포함할 수 있다. 본 설명의 몇몇 구현에서, 프로세서(304)의 수동 마이크로 전자 디바이스는 전술된 것처럼 패키지 몸체 내에 배치될 수 있다. "프로세서"란 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 나타낼 수 있다.
통신 칩(306A, 306B)은, 복수의 마이크로 전자 디바이스, 즉, 능동 및 수동 디바이스가 모두 내부에 패키징된 마이크로 전자 패키지를 포함할 수 있다. 본 설명의 다른 구현에 따르면, 통신 칩(306A, 306B)의 수동 마이크로 전자 디바이스는 전술된 것처럼 패키지 몸체 내에 배치될 수 있다.
다양한 구현에서, 컴퓨팅 디바이스(300)는, 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더가 될 수 있다. 다른 구현에서, 컴퓨팅 디바이스(300)는 데이터를 처리하는 임의의 다른 전자 디바이스가 될 수 있다.
본 설명의 주제가 도 1a 내지 도 5에 도시된 특정 애플리케이션으로 반드시 제한되는 것이 아님이 이해될 것이다. 당업자라면 이해하겠지만, 상기 주제는 다른 마이크로 전자 디바이스 및 어셈블리 애플리케이션, 및 임의의 적절한 전자 애플리케이션에 적용될 수 있다.
이하의 예들은 추가 실시형태에 관한 것이다. 이 예들의 특성은 하나 이상의 실시형태의 어디에서든 사용될 수 있다.
예 1에서, 마이크로 전자 패키지는, 패키지 몸체(package body)와 접촉하는 능동 마이크로 전자 디바이스와, 상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속된다.
예 2에서, 예 1의 주제는 선택적으로, 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되는 상기 캐비티를 포함할 수 있다.
예 3에서, 예 1 또는 예 2의 주제는 선택적으로 플립칩 마이크로 전자 디바이스를 포함하는 상기 능동 마이크로 전자 디바이스를 포함할 수 있으며, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉한다.
예 4에서, 예 1 또는 예 2의 주제는 선택적으로 상기 패키지 몸체 내에 매립된 상기 능동 마이크로 전자 디바이스를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스의 능동 표면은 상기 패키지 몸체의 제 2 표면에 대해 실질적으로 평면이다.
예 5에서, 예 4의 주제는 선택적으로, 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층(redistribution layer) 내에 형성되는 상기 전도성 경로를 포함할 수 있다.
예 6에서, 예 1의 주제는 선택적으로 지지 플레이트 및 유전성 봉합재(dielectric encapsulant)를 포함하는 상기 패키지 몸체를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장된다.
예 7에서, 예 6의 주제는 선택적으로, 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성되는 상기 전도성 경로를 포함할 수 있다.
예 8에서, 예 7의 주제는 선택적으로, 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되는 상기 캐비티를 포함할 수 있다.
예 9에서, 마이크로 전자 패키지를 제조하는 방법은, 능동 마이크로 전자 디바이스를 형성하는 단계와, 패키지 몸체를 형성하는 단계와, 상기 패키지 몸체와 상기 능동 마이크로 전자 디바이스를 접촉시키는 단계와, 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계와, 상기 패키지 몸체 내에 캐비티를 형성하는 단계와, 상기 캐비티 내에 수동 마이크로 전자 디바이스를 배치하는 단계와, 상기 전도성 경로를 사용하여 상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스를 전기적으로 접속하는 단계를 포함할 수 있다.
예 10에서, 예 9의 주제는 선택적으로, 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되도록 상기 캐비티를 형성하는 단계를 포함하는, 상기 패키지 몸체 내에 캐비티를 형성하는 단계를 포함할 수 있다.
예 11에서, 예 9 또는 예 10의 주제는 선택적으로, 플립칩 마이크로 전자 디바이스를 형성하는 단계를 포함하는, 상기 능동 마이크로 전자 디바이스를 형성하는 단계를 포함할 수 있는데, 상기 패키지 몸체를 형성하는 단계는 마이크로 전자 기판을 형성하는 단계를 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉한다.
예 12에서, 예 9 또는 예 10의 주제는 선택적으로, 상기 능동 마이크로 전자 디바이스의 능동 표면이 상기 패키지 몸체의 제 2 표면에 대해 실질적으로 평면이 되도록 상기 능동 마이크로 전자 디바이스를 상기 패키지 몸체 내에 매립하는 단계를 포함하는, 상기 패키지 몸체를 형성하는 단계 및 상기 패키지 몸체와 상기 능동 마이크로 전자 디바이스를 접촉시키는 단계를 포함할 수 있다.
예 13에서, 예 12의 주제는 선택적으로, 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성하는 단계를 포함하는, 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계를 포함할 수 있다.
예 14에서, 예 9의 주제는 선택적으로, 지지 플레이트를 형성하는 단계 및 유전성 봉합재를 형성하는 단계를 포함하는 상기 패키지 몸체를 형성하는 단계를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장된다.
예 15에서, 예 14의 주제는 선택적으로, 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 전도성 경로를 형성하는 단계를 포함하는, 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계를 포함할 수 있다.
예 16에서, 예 15의 주제는 선택적으로, 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되도록 상기 캐비티를 형성하는 단계를 포함하는, 상기 패키지 몸체 내에 캐비티를 형성하는 단계를 포함할 수 있다.
예 17에서, 컴퓨팅 디바이스는, 보드와, 상기 보드에 부착된 마이크로 전자 패키지를 포함할 수 있는데, 상기 마이크로 전자 패키지는, 패키지 몸체와 접촉하는 능동 마이크로 전자 디바이스와, 상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함하고, 상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속된다.
예 18에서, 예 17의 주제는 선택적으로, 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되는 상기 캐비티를 포함할 수 있다.
예 19에서, 예 17 또는 예 18의 주제는 선택적으로, 플립칩 마이크로 전자 디바이스를 포함하는 상기 능동 마이크로 전자 디바이스를 포함할 수 있는데, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉한다.
예 20에서, 예 17 또는 예 18의 주제는 선택적으로, 상기 패키지 몸체 내에 매립된 상기 능동 마이크로 전자 디바이스를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스의 능동 표면은 상기 패키지 몸체의 제 2 표면에 대해 실질적으로 평면이다.
예 21에서, 예 20의 주제는 선택적으로, 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성되는 상기 전도성 경로를 포함할 수 있다.
예 22에서, 예 17의 주제는 선택적으로, 지지 플레이트 및 유전성 봉합재를 포함하는 상기 패키지 몸체를 포함할 수 있는데, 상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장된다.
예 23에서, 예 22의 주제는 선택적으로, 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성되는 상기 전도성 경로를 포함할 수 있다.
예 24에서, 예 23의 주제는 선택적으로, 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되는 상기 캐비티를 포함할 수 있다.
지금까지 본 설명의 실시형태들이 상세히 설명되었는데, 본 설명의 정신 또는 범위에서 벗어남 없이 많은 명백한 변형이 가능하므로, 첨부된 특허청구범위에 의해 정의되는 본 설명은 위의 설명에 제시된 특정 세부사항에 의해 제한되어서는 안될 것이다.

Claims (24)

  1. 패키지 몸체(package body)와 접촉하는 능동 마이크로 전자(microelectronic) 디바이스와,
    상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함하며,
    상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속되고,
    상기 패키지 몸체가 지지 플레이트, 유전성 봉합재(dielectric encapsulant), 재분배 층(redistribution layer)을 포함하고,
    상기 캐비티가 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되는
    마이크로 전자 패키지.
  2. 제 1 항에 있어서,
    상기 능동 마이크로 전자 디바이스는 플립칩(flip-chip) 마이크로 전자 디바이스를 포함하고, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    마이크로 전자 패키지.
  3. 제 1 항에 있어서,
    상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장되는
    마이크로 전자 패키지.
  4. 제 3 항에 있어서,
    상기 전도성 경로는 상기 패키지 몸체의 제 2 표면 상에 형성된 상기 재분배 층 내에 형성되는
    마이크로 전자 패키지.
  5. 패키지 몸체와 접촉하는 능동 마이크로 전자 디바이스와,
    상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함하며,
    상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속되고,
    상기 능동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 매립되고, 상기 능동 마이크로 전자 디바이스의 능동 표면은 상기 패키지 몸체의 제 2 표면에 대해 평면인
    마이크로 전자 패키지.
  6. 제 5 항에 있어서,
    상기 캐비티는 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되는
    마이크로 전자 패키지.
  7. 제 5 항에 있어서,
    상기 능동 마이크로 전자 디바이스는 플립칩(flip-chip) 마이크로 전자 디바이스를 포함하고, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    마이크로 전자 패키지.
  8. 제 5 항에 있어서,
    상기 전도성 경로는 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성되는
    마이크로 전자 패키지.
  9. 마이크로 전자 패키지를 제조하는 방법으로서,
    능동 마이크로 전자 디바이스를 형성하는 단계와,
    패키지 몸체를 형성하는 단계와,
    상기 패키지 몸체와 상기 능동 마이크로 전자 디바이스를 접촉시키는 단계와,
    상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계와,
    상기 패키지 몸체 내에 캐비티를 형성하는 단계와,
    상기 캐비티 내에 수동 마이크로 전자 디바이스를 배치하는 단계와,
    상기 전도성 경로를 사용하여 상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스를 전기적으로 접속하는 단계를 포함하며,
    상기 패키지 몸체를 형성하는 단계는 지지 플레이트를 형성하는 단계, 유전성 봉합재를 형성하는 단계 및 재분배층을 형성하는 단계를 포함하고,
    상기 패키지 몸체 내에 캐비티를 형성하는 단계는, 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되도록 상기 캐비티를 형성하는 단계를 포함하는
    마이크로 전자 패키지 제조 방법.
  10. 제 9 항에 있어서,
    상기 능동 마이크로 전자 디바이스를 형성하는 단계는 플립칩 마이크로 전자 디바이스를 형성하는 단계를 포함하고,
    상기 패키지 몸체를 형성하는 단계는 마이크로 전자 기판을 형성하는 단계를 포함하며,
    상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    마이크로 전자 패키지 제조 방법.
  11. 제 9 항에 있어서,
    상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장되는
    마이크로 전자 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계는 상기 패키지 몸체의 제 2 표면 상에 형성된 상기 재분배 층 내에 전도성 경로를 형성하는 단계를 포함하는
    마이크로 전자 패키지 제조 방법.
  13. 마이크로 전자 패키지를 제조하는 방법으로서,
    능동 마이크로 전자 디바이스를 형성하는 단계와,
    패키지 몸체를 형성하는 단계와,
    상기 패키지 몸체와 상기 능동 마이크로 전자 디바이스를 접촉시키는 단계와,
    상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계와,
    상기 패키지 몸체 내에 캐비티를 형성하는 단계와,
    상기 캐비티 내에 수동 마이크로 전자 디바이스를 배치하는 단계와,
    상기 전도성 경로를 사용하여 상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스를 전기적으로 접속하는 단계를 포함하며,
    상기 패키지 몸체를 형성하는 단계 및 상기 패키지 몸체와 상기 능동 마이크로 전자 디바이스를 접촉시키는 단계는, 상기 능동 마이크로 전자 디바이스의 능동 표면이 상기 패키지 몸체의 제 2 표면에 대해 평면이 되도록 상기 능동 마이크로 전자 디바이스를 상기 패키지 몸체 내에 매립하는 단계를 포함하는
    마이크로 전자 패키지 제조 방법.
  14. 제 13 항에 있어서,
    상기 패키지 몸체 내에 캐비티를 형성하는 단계는, 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되도록 상기 캐비티를 형성하는 단계를 포함하는
    마이크로 전자 패키지 제조 방법.
  15. 제 13 항에 있어서,
    상기 능동 마이크로 전자 디바이스를 형성하는 단계는 플립칩 마이크로 전자 디바이스를 형성하는 단계를 포함하고,
    상기 패키지 몸체를 형성하는 단계는 마이크로 전자 기판을 형성하는 단계를 포함하며,
    상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    마이크로 전자 패키지 제조 방법.
  16. 제 13 항에 있어서,
    상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 전도성 경로를 형성하는 단계는, 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성하는 단계를 포함하는
    마이크로 전자 패키지 제조 방법.
  17. 보드와,
    상기 보드에 부착된 마이크로 전자 패키지를 포함하되,
    상기 마이크로 전자 패키지는,
    패키지 몸체와 접촉하는 능동 마이크로 전자 디바이스와,
    상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함하고,
    상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속되고,
    상기 패키지 몸체가 지지 플레이트, 유전성 봉합재, 재분배 층을 포함하고,
    상기 캐비티가 상기 재분배 층을 관통하고 상기 유전성 봉합재를 관통하여 부분적으로 상기 지지 플레이트로 연장되는
    컴퓨팅 디바이스.
  18. 제 17 항에 있어서,
    상기 능동 마이크로 전자 디바이스는 플립칩 마이크로 전자 디바이스를 포함하고, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    컴퓨팅 디바이스.
  19. 제 17 항에 있어서,
    상기 능동 마이크로 전자 디바이스의 후방 표면은 상기 지지 플레이트에 부착되고, 상기 능동 마이크로 전자 디바이스는 상기 유전성 봉합재 내에 매립되고, 상기 유전성 봉합재의 일부는 상기 능동 마이크로 전자 디바이스의 능동 표면 위로 연장되는
    컴퓨팅 디바이스.
  20. 제 19 항에 있어서,
    상기 전도성 경로는 상기 패키지 몸체의 제 2 표면 상에 형성된 상기 재분배 층 내에 형성되는
    컴퓨팅 디바이스.
  21. 보드와,
    상기 보드에 부착된 마이크로 전자 패키지를 포함하되,
    상기 마이크로 전자 패키지는,
    패키지 몸체와 접촉하는 능동 마이크로 전자 디바이스와,
    상기 패키지 몸체 내에 형성된 캐비티 내에 배치된 수동 마이크로 전자 디바이스를 포함하고,
    상기 능동 마이크로 전자 디바이스와 상기 수동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 또는 상기 패키지 몸체 상에 형성된 전도성 경로에 의해 전기적으로 접속되며,
    상기 능동 마이크로 전자 디바이스는 상기 패키지 몸체 내에 매립되고, 상기 능동 마이크로 전자 디바이스의 능동 표면은 상기 패키지 몸체의 제 2 표면에 대해 평면인
    컴퓨팅 디바이스.
  22. 제 21 항에 있어서,
    상기 캐비티는 상기 패키지 몸체의 제 1 표면으로부터 상기 패키지 몸체를 관통하여 상기 패키지 몸체의 제 2 표면으로 연장되는
    컴퓨팅 디바이스.
  23. 제 21 항에 있어서,
    상기 능동 마이크로 전자 디바이스는 플립칩 마이크로 전자 디바이스를 포함하고, 상기 패키지 몸체는 마이크로 전자 기판을 포함하며, 상기 플립칩 마이크로 전자 디바이스는 상기 플립칩 마이크로 전자 디바이스와 상기 마이크로 전자 기판 사이에서 연장되는 복수의 상호접속을 통해 상기 마이크로 전자 기판과 접촉하는
    컴퓨팅 디바이스.
  24. 제 21 항에 있어서,
    상기 전도성 경로는 상기 능동 마이크로 전자 디바이스의 능동 표면 및 상기 패키지 몸체의 제 2 표면 상에 형성된 재분배 층 내에 형성되는
    컴퓨팅 디바이스.
KR1020167022003A 2014-03-12 2014-03-12 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스 KR101862496B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/024112 WO2015137936A1 (en) 2014-03-12 2014-03-12 Microelectronic package having a passive microelectronic device disposed within a package body

Publications (2)

Publication Number Publication Date
KR20160108476A KR20160108476A (ko) 2016-09-19
KR101862496B1 true KR101862496B1 (ko) 2018-05-29

Family

ID=54072204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022003A KR101862496B1 (ko) 2014-03-12 2014-03-12 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스

Country Status (8)

Country Link
US (2) US9997444B2 (ko)
EP (1) EP3117456B1 (ko)
JP (1) JP6293918B2 (ko)
KR (1) KR101862496B1 (ko)
CN (1) CN105981159B (ko)
SG (1) SG11201606359QA (ko)
TW (1) TWI625830B (ko)
WO (1) WO2015137936A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953892B2 (en) 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
DE102016114883B4 (de) 2015-11-04 2023-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer-Basierte Halbleiterstruktur mit Hohlraum
KR101787840B1 (ko) * 2015-11-23 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP6716967B2 (ja) * 2016-03-04 2020-07-01 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10700011B2 (en) 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
CN106876290A (zh) * 2017-03-10 2017-06-20 三星半导体(中国)研究开发有限公司 晶圆级扇出型封装件及其制造方法
DE102017111824A1 (de) * 2017-05-30 2018-12-06 Infineon Technologies Ag Package mit einer Komponente, die auf der Träger-Ebene verbunden ist
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same
KR101982061B1 (ko) * 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN113366627A (zh) * 2019-02-14 2021-09-07 株式会社村田制作所 电子部件模块的制造方法以及电子部件模块
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
CN111261607A (zh) * 2020-03-23 2020-06-09 上海艾为电子技术股份有限公司 一种芯片的制造方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11610835B2 (en) * 2020-10-30 2023-03-21 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including intra-die structural reinforcement structures and methods of forming the same
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US11876085B2 (en) 2021-06-25 2024-01-16 Qualcomm Incorporated Package with a substrate comprising an embedded capacitor with side wall coupling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152303A (ja) * 2001-08-27 2003-05-23 Ibiden Co Ltd 配線板
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
US7141874B2 (en) 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US7973398B2 (en) * 2005-05-12 2011-07-05 Unimicron Technology Corp. Embedded chip package structure with chip support protruding section
US20070013068A1 (en) * 2005-06-17 2007-01-18 Lsi Logic Corporation Integrated circuit package and method with an electrical component embedded in a substrate via
US7498646B2 (en) 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
KR20080070991A (ko) * 2007-01-29 2008-08-01 삼성전자주식회사 반도체 모듈, 모듈 기판 및 이들의 제조 방법
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
CN101843181B (zh) * 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
KR101179386B1 (ko) * 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
KR101752829B1 (ko) 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US20130292852A1 (en) * 2012-05-03 2013-11-07 Infineon Technologies Ag Chip embedded packages and methods for forming a chip embedded package
US20140167273A1 (en) * 2012-12-19 2014-06-19 Qualcomm Incorporated Low parasitic package substrate having embedded passive substrate discrete components and method for making same
JP2014039005A (ja) * 2013-02-13 2014-02-27 Taiyo Yuden Co Ltd 電子部品内蔵基板
WO2016130859A1 (en) * 2015-02-11 2016-08-18 Endura Technologies LLC Switched power stage with integrated passive components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152303A (ja) * 2001-08-27 2003-05-23 Ibiden Co Ltd 配線板
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20160358848A1 (en) 2016-12-08
TWI625830B (zh) 2018-06-01
US9997444B2 (en) 2018-06-12
CN105981159B (zh) 2020-10-16
US10522454B2 (en) 2019-12-31
JP2017508296A (ja) 2017-03-23
WO2015137936A1 (en) 2015-09-17
JP6293918B2 (ja) 2018-03-14
TW201546974A (zh) 2015-12-16
EP3117456A1 (en) 2017-01-18
EP3117456B1 (en) 2022-05-11
US20180286799A1 (en) 2018-10-04
EP3117456A4 (en) 2017-11-15
KR20160108476A (ko) 2016-09-19
CN105981159A (zh) 2016-09-28
SG11201606359QA (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US9576909B2 (en) Bumpless die-package interface for bumpless build-up layer (BBUL)
US11043441B2 (en) Fan-out semiconductor package
US20220285278A1 (en) Via structures having tapered profiles for embedded interconnect bridge substrates
US10833070B2 (en) Fan-out semiconductor package module
US10483197B2 (en) Semiconductor package
US10504825B2 (en) Fan-out semiconductor package
US10453821B2 (en) Connection system of semiconductor packages
US20190164893A1 (en) Semiconductor package
US10410961B2 (en) Fan-out semiconductor package
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
US20190189589A1 (en) Fan-out semiconductor package
US10535634B2 (en) Multi-layer package
US10312195B2 (en) Fan-out semiconductor package
KR20170005083A (ko) 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
US10699996B2 (en) Fan-out semiconductor package
WO2017171966A1 (en) Forming interconnect structures utilizing subtractive paterning techniques
KR20210018039A (ko) 초박형 브리지 및 멀티-다이 초미세 피치 패치 아키텍처 및 제조 방법
CN114762107A (zh) 用于集成电路设备的金属化层中的跳层级过孔
CN112103253A (zh) 具有用于翘曲控制的泡沫结构的多封装组件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant