JP2017204547A - 積層バリスタ - Google Patents

積層バリスタ Download PDF

Info

Publication number
JP2017204547A
JP2017204547A JP2016095019A JP2016095019A JP2017204547A JP 2017204547 A JP2017204547 A JP 2017204547A JP 2016095019 A JP2016095019 A JP 2016095019A JP 2016095019 A JP2016095019 A JP 2016095019A JP 2017204547 A JP2017204547 A JP 2017204547A
Authority
JP
Japan
Prior art keywords
metal layer
varistor
internal
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016095019A
Other languages
English (en)
Inventor
英一 古賀
Hidekazu Koga
英一 古賀
佳子 東
Yoshiko Azuma
佳子 東
剣 矢内
Ken Yanai
剣 矢内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016095019A priority Critical patent/JP2017204547A/ja
Publication of JP2017204547A publication Critical patent/JP2017204547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】積層バリスタ内部で生じた熱を内部電極を通して積層バリスタの表面に設けられた放熱導体部に放熱する従来の積層バリスタの構成では、積層バリスタの内部で発生した熱を十分に積層バリスタ外部へ放熱させることができない。【解決手段】本開示の積層バリスタは、第1内部電極と第2内部電極とからなる一対の内部電極と、第1外部電極および第2外部電極とからなる一対の内部電極とに接続されていない内部金属層がバリスタ層の内部に設けられる。【選択図】図3

Description

本発明は、サージや静電気から半導体素子等を保護する積層バリスタに関する。
自動車の電子制御ユニットに搭載される半導体素子がサージ電流により損傷すると電子制御ユニットは作動に支障をきたし、場合によっては自動車に深刻な障害をまねく可能性がある。自動車の電子制御ユニットにおけるサージ電流としては、例えばロードダンプサージがあげられる。このロードダンプサージから半導体素子を保護する部品として積層バリスタが用いられている。
積層バリスタは、電圧非直線性を示すセラミック材料からなり、各種電子機器におけるサージ電流の対策部品として広く利用されている。
従来の積層バリスタとしては、特許文献1があげられる。
特開2006−86274号公報
特許文献1には、積層バリスタ内部で生じた熱を内部電極から積層バリスタの表面に設けられた放熱導体部に放熱する技術が開示されている。
しかしながら、熱を内部電極から積層バリスタの表面に設けられた放熱導体部へ放熱するだけでは十分に放熱することができない。
本開示の積層バリスタは、バリスタ層を含み第1面と、第1面と反対側の第2面とを有する素体と、素体の内部に設けられ一端が第1面に露出している第1内部電極と、素体の内部に設けられ、バリスタ層を介して第1内部電極と対向し一端が第2面に露出している第2内部電極を有する。さらに素体の第1面に設けられ第1内部電極の一端と接続している第1外部電極と、素体の前記第2面に設けられ第2内部電極の一端と接続している第2外部電極とを備える。バリスタ層の内部には、第1内部電極、第2内部電極、第1外部電極および第2外部電極に接続されていない内部金属層が設けられている。
以上の構成により、本開示の積層バリスタは、特にバリスタ層の内部で発生した熱の多くを放熱させることができる。
実施の形態1における積層バリスタの斜視図 図1の積層バリスタにおける分解図 図2の積層バリスタにおけるiii−iii線における断面図 図1の積層バリスタにおける透視平面図
以下で説明する実施の形態は、いずれも一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
積層バリスタが搭載されている電子機器が通常に作動している状態において、積層バリスタは単に抵抗体として電子機器の回路上に存在する。この積層バリスタに過電圧が印加されると、積層バリスタの抵抗値が下がり積層バリスタにサージ電流が流れサージ電流を吸収し、半導体素子はサージ電流から保護される。また積層バリスタは、積層バリスタ自体がサージ電流により破壊されてはならない。積層バリスタがサージ電流により破壊されてしまうと、例えば内部電極間がショートし電子機器の作動に支障をきたす恐れがある。よって、積層バリスタは、サージ電流の吸収特性に加えてサージ電流によって破壊されないサージ耐性も求められる。
自動車の電子制御ユニットに搭載される積層バリスタは、ICTの電子機器で課題となる静電気よりもエネルギーが高いロードダンプサージに対する吸収特性とサージ耐性が求められる。
ロードダンプサージに対する積層バリスタのサージ耐性の評価方法の1つとしては過電圧試験があげられる。この過電圧試験は、積層バリスタに一定の電圧を印加し続け、積層バリスタの電気特性の劣化、あるいはバリスタ内部に構造欠陥が発生しないかを評価する。サージ耐性の低いバリスタは、過電圧試験により積層バリスタの内部が高温になり、場合によっては積層バリスタの一部分が溶融し、内部に構造欠陥が発生してしまう。
以上、過電圧試験により積層バリスタの内部で発生した熱を効率よく放熱することが可能な積層バリスタについて以下に説明する。
(実施の形態)
[1.積層バリスタについて]
図1は実施の形態における積層バリスタの斜視図である。図2は、図1の積層バリスタにおける素体10の内部を示す分解図である。図3は、図2の積層バリスタにおけるiii−iii線の断面図である。図4は、図1の積層バリスタの透視平面図である。
積層バリスタ100は、内部にバリスタ層10aと、2つの無効層10bとからなる素体10を有する。バリスタ層10aと無効層10bは、ともに酸化亜鉛を主成分とする。バリスタ層10aは積層バリスタ100として機能し、2つの無効層10bは実質的に積層バリスタとして機能しない。素体10は、面SAと、面SAと反対側の面SBとを有する。素体10は、面SAと面SBに接続している面SCと、面SAと面SBに接続し面SCと反対側の面SDを有する。すなわち素体10は、直方体の形状を有する。素体10の内部には面SAに一端が露出している内部電極11と、面SBに一端が露出している内部電極12とが設けられている。内部電極11と内部電極12との間にはバリスタ層10aが設けられている。面SAには、内部電極11と電気的に接続している外部電極13が設けられている。面SBには、内部電極12と電気的に接続している外部電極14が設けられている。バリスタ層10aの内部には、面SCに露出している内部金属層15と、面SDに露出している内部金属層16が設けられている。内部金属層15と内部金属層16は、互いに略同一の形状を有し、バリスタ層10aの一部分を介して互いに対向する端面を有する。
内部金属層15と内部金属層16とは、上面視で面SCからの距離と面SDからの距離とが互いに等しい断面CBを境にして、互いに略対称に設けられている。
内部金属層15と内部金属層16のそれぞれは、上面視で面SAからの距離と面SBからの距離とが互いに等しい断面CAを境に略対称に設けられている。
面SCには、外部金属層17が設けられ、外部金属層17は内部金属層15と接続している。面SDには、外部金属層18が設けられ、外部金属層18は内部金属層16と接続している。
内部電極11、内部電極12、外部電極13、外部電極14、内部金属層15、内部金属層16、外部金属層17および外部金属層18はいずれも金属からなる。
内部金属層15、内部金属層16、外部金属層17および外部金属層18は、いずれも内部電極11、内部電極12、外部電極13および外部電極14には接続していない。すなわち、バリスタとして機能する電極は、内部電極11、内部電極12、外部電極13と外部電極14であり、内部金属層15、内部金属層16、外部金属層17および外部金属層18は、積層バリスタ100として実質的に機能しない。
外部電極13と外部電極14は、実装基板の電極に実装され各種電気機器の電気回路に接続される。外部金属層17と外部金属層18は、実装基板の電極に実装されるが各種電気機器の電気回路には接続されない。すなわち、外部金属層17と外部金属層18は、常に電位が0であるグランド電極に実装される。
以下、本開示の積層バリスタ100の作用効果について説明する。
酸化亜鉛よりも熱伝導率が高い金属からなる内部金属層15と内部金属層16を、酸化亜鉛を主成分とするバリスタ層10aの内部に設けることで、熱を素体10の内部における広範囲に放熱させることができる。結果、バリスタ層10aの一部分が溶融し、積層バリスタの内部に構造欠陥が発生するのを抑制することができる。また、内部金属層15と内部金属層16は、積層バリスタ100の電気特性に実質的に影響を与えるものではないので形状は制限されない。一方で、特許文献1の積層バリスタは、積層バリスタの電気特性に直接的に影響を与える内部電極を介して熱を放熱させるため、積層バリスタの所望の電気特性によって内部電極の形状が制限される。すなわち、特許文献1の積層バリスタよりも、本開示の積層バリスタ100の方が設計の自由度が高い。
内部金属層15と内部金属層16を外部金属層17と外部金属層18とのそれぞれに接続させることでバリスタ層10aの内部で発生した熱をより効率的にバリスタ層10aの外部へ放熱させることができる。また、外部金属層17と外部金属層18とを電位が0のグランドに接続させることでさらに効率的に熱を放熱させることができる。
ここで、過電圧試験によって発生する熱は、上面視で内部電極11と内部電極12の間におけるバリスタ層10aの中央部CCで多く発生する傾向がある。すなわち、中央部CCは比較的高温になりやすい。よって、積層バリスタ100としては、バリスタ層10aの中央部CCの周辺に熱が滞留しない構成が好ましい。バリスタ層10aの中央部CCに熱が滞留しない構成としてはバリスタ層10aの中央部CCに内部金属層15、内部金属層16のいずれかを設けて、中央部CCから外部に熱を放熱する構成があげられる。しかしながら内部金属層15および内部金属層16の構成材料に用いられる金属は、バリスタ層10aに用いられる酸化亜鉛よりも融点が低く溶融しやすいため内部金属層15および内部金属層16を中央部CCに設ける構成は好ましくない。以上より、積層バリスタ100は、バリスタ層10aの中央部CCにはバリスタ層10aが設けられている構成が好ましい。言い換えれば、面SCと面SDとからの距離が等しい断面CAと、面SAと面SB
とからの距離が等しい断面CBとが交差する中央部CCには、内部金属層15および内部金属層16を設けることなく、バリスタ層10aが設けられる構成が好ましい。
また、バリスタ層10aの内部で発生した熱を放熱するための内部金属層15と内部金属層16とを、積層バリスタ100の中心線となる断面CBを境に対称に設けることで、積層バリスタ100の内部における温度分布が均一になる。積層バリスタ100の内部における温度分布を均一にすることでバリスタ層10aの一部分のみが高温になり溶融し、積層バリスタ100の内部に構造欠陥が発生するのを抑制することができる。
以下、本開示の積層バリスタ100の各構成要素について詳細に説明する。
ロードダンプサージに有用な本開示の積層バリスタ100は、例えばICTの電子機器で課題となる静電気対策の積層バリスタと比較して外形寸法が大きい。これは積層バリスタ100の外形寸法が大きいほどサージ電流の吸収特性が向上するためである。以上より、本開示の積層バリスタ100は直方体形状を有し、その外形寸法は、長手方向が3.0mm以上8.0以下、短手方向が1.6mm以上7.0mm以下、厚み方向が1.6mm以上6.0mm以下が好ましい。各寸法の下限値が先に説明した下限値以上であることで、積層バリスタ100は、サージ電流の高い吸収特性を有し、各寸法の上限値が先に説明した上限値以下であることで積層バリスタ100の実装面積が小さくなる。
また、内部金属層15および内部金属層16の厚みは、それぞれ1.0μm以上3.0μm以下が好ましい。内部金属層15および内部金属層16の厚みをそれぞれ1.0μm以上にすることで高い放熱特性を実現し、3.0μm以下にすることで積層バリスタ100における所望の電気特性を実現することができる。
なお、内部金属層15および内部金属層16のそれぞれは、バリスタ層10aの内部で積層方向に重なる分離された2つとして形成されていてもよい。一般的に内部金属層15および内部金属層16のような金属層は、スクリーン印刷法により金属ペーストをグリーンシートに印刷して形成される。このとき、金属ペーストの厚みが厚いと金属ペーストがグリーンシート上でにじみ、所望の印刷形状が得られない場合がある。すなわち、金属ペーストを2つのグリーンシートに分けて形成することで、一度に印刷する金属ペーストの厚みが低減し、金属ペーストのにじみの発生を抑制することができる。このとき、内部金属層15および内部金属層16の厚みのそれぞれは、2つに分離した内部金属層15および内部金属層16の厚みの合算値が1.0μm以上3.0μm以下とすることで、上記同様の効果を奏することができる。
積層バリスタ100における素体10のうち積層バリスタ100の電気特性に直接的に寄与するバリスタ層10aの主成分は、酸化亜鉛からなる。バリスタ層10aの副成分は、例えばプラセオ、ビスマスまたはストロンチウムのいずれかに大別される。バリスタ層10aの副成分は、積層バリスタ100における所望の電気特性により適宜選択することができる。無効層10bは、実質的に積層バリスタ100の電気特性に寄与しないため、構成される材料は限定されない。しかしながら、無効層10bの構成材料をバリスタ層10aと同様の構成材料とすることで製造工程が簡素化されより好ましい。
内部電極11、内部電極12、内部金属層15および内部金属層16は、例えば銀、銅、金、パラジウム等から選択される。または銀、銅、金、パラジウムから選ばれる各種合金を用いることもできる。なお、素体10と、内部電極11、内部電極12、内部金属層15および内部金属層16とは、同時焼成して形成されるためそれぞれの焼成温度を鑑みて近しい温度で焼成が可能な材料を選択することが好ましい。
外部電極13、外部電極14、外部金属層17および外部金属層18も内部電極と同様に例えば銀、銅、金、パラジウム等から選択される。または銀、銅、金、パラジウムから選択される合金を用いることもできる。
また、外部電極13、外部電極14の表面にめっきにより生成されたニッケル電極を設けてもよい。外部電極13および外部電極14の表面にニッケル電極を設けることで外気の酸素による外部電極13および外部電極14の酸化を抑制することができる。さらに、ニッケル電極の表面にスズ電極を設けてもよい。スズは、ニッケルと比較して半田に対する濡れ性がよく、積層バリスタ100を実装基板に半田実装する際に適している。
なお、本開示の積層バリスタ100においては、バリスタ層10a、内部電極11と内部電極12をそれぞれ1つ開示したが、バリスタ層10a、内部電極11と内部電極12をそれぞれ複数設けても良い。また、バリスタ層10aを複数設けた場合は、内部金属層15および内部金属層16も複数設けられる。また、バリスタ層10aを複数設けたとしても全てのバリスタ層10aに内部金属層15および内部金属層16を設ける必要はない。すなわち、本開示の積層バリスタ100においては、少なくても1つのバリスタ層10aに内部金属層15および内部金属層16をそれぞれ1つ設けることで、本開示の積層バリスタ100としての効果を奏することができる。
[2.バリスタの製造方法について]
積層バリスタ100の製造方法について説明する。
まず、素体10の原材料として主成分である酸化亜鉛粉末と、副成分である炭酸ストロンチウム粉末、炭酸バリウム粉末、炭酸カルシウム粉末、酸化コバルト粉末のセラミック粉末を準備した。これらセラミック粉末に有機バインダ、溶剤および可塑剤を加えて混合してスラリーを作製した後、このスラリーをドクターブレード法により成形して複数のグリーンシートを作製する。
次に、複数のグリーンシートのうちの一部のグリーンシートに内部電極11、内部電極12、内部金属層15および内部金属層16の原材料である銅ペーストをスクリーン印刷により所定の形状に形成する。銅ペースト層を形成したグリーンシートと、銅ペースト層を形成していないグリーンシートとを所望の積層バリスタ100の構成になるように積層、加圧してシート積層体を得る。このシート積層体を所望の寸法に切断してシート積層体を個片に分離する。
次に個片の切断面から露出している内部電極11、内部電極12、内部金属層15および内部金属層16の銅ペースト層に接続するように外部電極13、外部電極14、外部金属層17および外部金属層18の原材料である銅ペーストを塗布し、100℃で加熱して銅ペーストを乾燥させる。
次にこの個片を窒素中で400℃の温度で加熱して、グリーンシートに含まれる有機バインダを揮発させた後、1040℃の温度で加熱することで積層バリスタ100を得る。
以上、本開示の積層バリスタ100は、特にロードダンプサージに対するサージ電流対策部品として有用であり、過電圧試験におけるバリスタ層10aで発生した熱を、積層バリスタ100の外部へ効率よく放熱することができる。
本開示のバリスタは、特に自動車の電子制御ユニットに搭載される半導体デバイス等をロードダンプサージから保護する過電圧保護対策部品として有用である。
100 積層バリスタ
10 素体
10a バリスタ層
10b 無効層
11 内部電極(第1内部電極)
12 内部電極(第2内部電極)
13 外部電極(第1外部電極)
14 外部電極(第2外部電極)
15 内部金属層(第1内部金属層)
16 内部金属層(第2内部金属層)
17 外部金属層(第1外部金属層)
18 外部金属層(第2外部金属層)

Claims (8)

  1. バリスタ層を含み、第1面と、前記第1面と反対側の第2面とを有する素体と、
    前記素体の内部に設けられ、一端が前記第1面に露出している第1内部電極と
    前記素体の内部に設けられ、前記バリスタ層を介して前記第1内部電極と対向し、一端が前記第2面に露出している第2内部電極と
    前記素体の前記第1面に設けられ、前記第1内部電極の前記一端と接続している第1外部電極と、
    前記素体の前記第2面に設けられ、前記第2内部電極の前記一端と接続している第2外部電極と、を備え、
    前記バリスタ層の内部には、前記第1内部電極と、前記第2内部電極、前記第1外部電極および前記第2外部電極に接続されていない内部金属層が設けられている積層バリスタ。
  2. 前記内部金属層の一端は、前記素体から露出している、
    請求項1に記載の積層バリスタ。
  3. 前記素体は、
    前記第1面と前記第2面のそれぞれに接続している第3面と、
    前記第1面と前記第2面のそれぞれに接続し前記第3面の反対側に配置されている第4面とを有し、
    前記内部金属層は、前記バリスタ層に埋設され互いに分割されている第1内部金属層と第2内部金属層を有し、
    前記第1内部金属層は前記第3面から露出し、前記第2内部金属層は前記第4面から露出している、
    請求項1に記載の積層バリスタ。
  4. 前記第1内部金属層と前記第2内部金属層のそれぞれの厚みは、1.0μm以上3.0μm以下である、
    請求項3に記載の積層バリスタ。
  5. 前記第3面に設けられ、前記第1内部金属層に接続している第1外部金属層と、
    前記第4面に設けられ、前記第2内部金属層に接続している第2外部金属層とを、
    さらに備え、
    前記第1外部金属層と前記第2外部金属層は、ともに電位が0であるグランドに接続される、
    請求項4に記載の積層バリスタ。
  6. 前記第1内部金属層と前記第2内部金属層とは、
    前記第3面からの距離と前記第4面からの距離が等しい位置に設けられている前記バリスタ層の一部分により分割されている、
    請求項5に記載の積層バリスタ。
  7. 前記第1内部金属層と前記第2内部金属層は、互いに略同一の形状を有し、
    前記第3面に露出している前記第1内部金属層と、前記第4面に露出している前記第2内部金属層とは、
    前記第1面からの距離と前記第2面からの距離が等しい第1断面を境に対称に設けられ、
    前記第3面からの距離と前記第4面からの距離が等しい第2断面を境に対称に設けられている、
    請求項6に記載の積層バリスタ。
  8. 上面視で、前記第1中心面と、前記第2中心面とが交差する領域には前記バリスタ層の一部分が設けられており、
    上面視で、前記一部分に重なる領域には前記内部金属層は設けられていない、
    請求項7に記載の積層バリスタ。


JP2016095019A 2016-05-11 2016-05-11 積層バリスタ Pending JP2017204547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016095019A JP2017204547A (ja) 2016-05-11 2016-05-11 積層バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016095019A JP2017204547A (ja) 2016-05-11 2016-05-11 積層バリスタ

Publications (1)

Publication Number Publication Date
JP2017204547A true JP2017204547A (ja) 2017-11-16

Family

ID=60323346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016095019A Pending JP2017204547A (ja) 2016-05-11 2016-05-11 積層バリスタ

Country Status (1)

Country Link
JP (1) JP2017204547A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096075A (ja) * 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ
US20210327646A1 (en) * 2020-04-20 2021-10-21 Kemet Electronics Corporation Multi-Terminal MLCC for Improved Heat Dissipation
JP2021170602A (ja) * 2020-04-16 2021-10-28 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ
JP2021197417A (ja) * 2020-06-11 2021-12-27 Tdk株式会社 半導体セラミック電子部品の実装構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134803U (ja) * 1981-02-18 1982-08-23
JPH11288838A (ja) * 1998-03-31 1999-10-19 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002252136A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 積層電子部品
JP2012253057A (ja) * 2011-05-31 2012-12-20 Tdk Corp 貫通コンデンサ及び貫通コンデンサの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134803U (ja) * 1981-02-18 1982-08-23
JPH11288838A (ja) * 1998-03-31 1999-10-19 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002252136A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 積層電子部品
JP2012253057A (ja) * 2011-05-31 2012-12-20 Tdk Corp 貫通コンデンサ及び貫通コンデンサの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096075A (ja) * 2018-12-12 2020-06-18 Tdk株式会社 チップバリスタ
JP7235492B2 (ja) 2018-12-12 2023-03-08 Tdk株式会社 チップバリスタ
JP2021170602A (ja) * 2020-04-16 2021-10-28 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ
JP7322793B2 (ja) 2020-04-16 2023-08-08 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ
US20210327646A1 (en) * 2020-04-20 2021-10-21 Kemet Electronics Corporation Multi-Terminal MLCC for Improved Heat Dissipation
JP2021197417A (ja) * 2020-06-11 2021-12-27 Tdk株式会社 半導体セラミック電子部品の実装構造
JP7342802B2 (ja) 2020-06-11 2023-09-12 Tdk株式会社 半導体セラミック電子部品の実装構造

Similar Documents

Publication Publication Date Title
US8724284B2 (en) Electrostatic protection component
US9590417B2 (en) ESD protective device
US8711537B2 (en) ESD protection device and method for producing the same
US8503147B2 (en) ESD protection device
JPWO2011096335A1 (ja) Esd保護装置の製造方法及びesd保護装置
JP2017204547A (ja) 積層バリスタ
WO2014208215A1 (ja) Esd保護装置
JP6117809B2 (ja) Esd保護デバイスおよびesd保護デバイスとledとを備えたデバイス
US20080308312A1 (en) Ceramic electronic component
JP2018037634A (ja) 抵抗素子及び抵抗素子アセンブリ
US20170092423A1 (en) Electronic component
KR102632374B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP5614315B2 (ja) Esd保護装置
JP2008270325A (ja) 静電気対策部品およびこれを用いた発光ダイオードモジュール
JP5403075B2 (ja) Esd保護装置
JP5546406B2 (ja) セラミックヒューズおよびセラミックヒューズ用基体
JP2012129341A (ja) チップサーミスタ
JP2022524185A (ja) ポリスイッチを含むptcデバイス
JP4962442B2 (ja) 積層型チップバリスタ
KR101843252B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2011258490A (ja) 過電圧保護部品およびその製造方法
JP6358346B2 (ja) 静電気放電保護構造体およびその製造方法
JP4479084B2 (ja) 配線基板及びその製造方法
JP6187001B2 (ja) 静電気保護部品
JP2023056119A (ja) 保護機能付き基体、電子デバイス及び電子回路基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317