JP6187001B2 - 静電気保護部品 - Google Patents

Description

本発明は、静電気保護部品に関する。

静電気保護部品として、複数の絶縁体層が積層されてなる素体と、素体内において互いに離間して同一の層内に配置された第一放電電極及び第二放電電極と、素体内に配置されたコイルと、素体の外表面に配置された第一外部電極及び第二外部電極と、を備え、第一放電電極が第一外部電極に接続されると共に、第二放電電極が第二外部電極に接続され、コイルの一端が第一外部電極に接続されると共に、コイルの他端が第二外部電極に接続される静電気保護部品が知られている（例えば、特許文献１参照）。

特開２００３−１２３９３６号公報

特許文献１に記載された静電気保護部品は、第一放電電極及び第二放電電極がＥＳＤサプレッサとして機能することにより、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ；静電気放電）を吸収する性能を有する。このような静電気保護部品においては、ＥＳＤ吸収性能を向上させることが望まれている。

そこで、本発明は、ＥＳＤ吸収性能を向上させることが可能な静電気保護部品を提供することを目的とする。

本発明者等は、ＥＳＤ吸収性能を向上させ得る静電気保護部品について鋭意研究を重ねた結果、以下のような事実を新たに見出した。

第一放電電極と第二放電電極とを含んで構成されるＥＳＤサプレッサに並列接続されるコイルの直流抵抗の値は、ＥＳＤ吸収性能に影響を及ぼす。具体的には、コイルの直流抵抗の値が大きくなるほどピーク電圧の抑制効果が低くなり、ピーク電圧が劣化する。さらに、コイルの直流抵抗の値が２１Ωを超えると、このピーク電圧の劣化は加速する。すなわち、コイルの直流抵抗の値に対するＥＳＤ吸収性能の変化の傾向が、ある変異点において切り替わることが判明した。

この結果、本発明者等は、コイルの直流抵抗の値を小さくすればするほどＥＳＤ吸収性能を向上できるという知見に留まらず、２１Ω以下というある変異点において区切ることにより、効果的にＥＳＤ吸収性能を向上させることができるとの知見を得た。

かかる研究結果を踏まえ、本発明に係る静電気保護部品は、複数の絶縁体層が積層されてなる素体と、素体の内部において互いに離間して配置された第一放電電極及び第二放電電極と、素体の内部に配置されたコイルと、素体の外表面に配置された第一外部電極及び第二外部電極と、を備え、第一放電電極が第一外部電極に接続されると共に、第二放電電極が第二外部電極に接続され、コイルの一端が第一外部電極と接続されると共に、コイルの他端が第二外部電極と接続され、コイルの直流抵抗の値が２１Ω以下である。

本発明に係る静電気保護部品では、コイルは、第一放電電極と第二放電電極とを含んで構成されるＥＳＤサプレッサと並列接続され、コイルの直流抵抗の値は２１Ω以下である。このため、ピーク電圧の劣化を抑制でき、ＥＳＤ吸収性能を向上することが可能となる。

コイルの直流抵抗の値は、１１Ω以下であることが好ましく、２Ω以下であることがより好ましい。

本発明によれば、ＥＳＤ吸収性能を向上させることが可能な静電気保護部品を提供することができる。

一実施形態に係る静電気保護部品を示す斜視図である。 図１に示す静電気保護部品が備える素体の構成を示す分解斜視図である。 図１に示すＩＩＩ−ＩＩＩ線に沿った断面構成を示す図である。 図１に示すＩＶ−ＩＶ線に沿った断面構成を示す図である。 図１に示す静電気保護部品のＥＳＤ吸収性能がコイルの直流抵抗の値により受ける影響を評価する方法を説明する模式図である。 ２ｋＶの充電電圧印加時におけるコイルの直流抵抗の値に対する放電電圧の値を示すグラフである。 ８ｋＶの充電電圧印加時におけるコイルの直流抵抗の値に対する放電電圧の値を示すグラフである。 図１に示す静電気保護部品の製造方法の一例を示すフロー図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

まず、図１〜図４を参照して、一実施形態に係る静電気保護部品の構成を説明する。図１は一実施形態に係る静電気保護部品を示す斜視図、図２は図１の静電気保護部品が備える素体の構成を示す分解斜視図、図３は図１に示すＩＩＩ−ＩＩＩ線に沿った断面構成を示す図、図４は図２に示すＩＶ−ＩＶ線に沿った断面構成を示す図である。

本実施形態に係る静電気保護部品１は、電子機器の回路基板に実装され、ＥＳＤから電子機器を保護する電子部品である。図１〜図４に示すように、静電気保護部品１は、略直方体形状を呈する素体３と、素体３の互いに対向する両端面３ａ，３ｂに形成される第一外部電極４Ａ及び第二外部電極４Ｂと、素体３の内部に配置されたコイル２０と、素体３の内部に配置されたＥＳＤ吸収性能を有するＥＳＤサプレッサ１０と、を備えている。以下、素体３の積層方向をＺ方向（上下方向）、積層方向の端面及び断面における短手方向をＸ方向、長手方向をＹ方向とする。

第一外部電極４Ａは、素体３の外表面である端面３ａの全面を覆い且つその一部が当該端面３ａと隣り合う四側面上に回り込むようにして形成されている。第二外部電極４Ｂは、素体３の外表面である端面３ｂの全面を覆い且つその一部が当該端面３ｂと隣り合う四側面上に回り込むようにして形成されている。

素体３は、複数の絶縁体層２が積層されて構成されている。各絶縁体層２は、略長方形状を有している。各絶縁体層２は、電気絶縁性を有する絶縁体であり、絶縁体グリーンシートの焼結体から構成される。実際の素体３では、各絶縁体層２は、その間の境界が視認できない程度に一体化されている。

素体３の底面３ｃは、図示しない実装基板の部品搭載面に対面する面である。この底面３ｃには、底面３ｃの長手方向（図のＹ方向）における両端部の位置に、一対の底面電極５Ａ及び底面電極５Ｂが配置されている。底面電極５Ａは第一外部電極４Ａと接続され、底面電極５Ｂは第二外部電極４Ｂと接続される（図４参照）。

コイル２０は、素体３の内部において絶縁体層２の積層方向に併置される第一導体２１、第二導体２２、第三導体２３、第四導体２４の端部同士が、各スルーホール導体３１，３２，３３で接続されることにより構成されている。第一〜第四導体２１〜２４は、絶縁体層２の積層方向に、素体３の底面３ｃに近い方から、第一導体２１、第二導体２２、第三導体２３及び第四導体２４の順に併置されている。

スルーホール導体３１は、第一導体２１と第二導体２２との間に位置し、第一導体２１と第二導体２２とを電気的に接続する。スルーホール導体３２は、第二導体２２と第三導体２３との間に位置し、第二導体２２と第三導体２３とを電気的に接続する。スルーホール導体３３は、第三導体２３と第四導体２４との間に位置し、第三導体２３と第四導体２４とを電気的に接続する。各スルーホール導体３１〜３３は、コイル２０の一部として機能する。

第四導体２４の端部Ｅ１は、素体３の端面３ａまで引き出され当該端面３ａに露出しており、第一外部電極４Ａと接続される（図４参照）。第一導体２１の端部Ｅ２は、素体３の端面３ｂまで引き出され当該端面３ｂに露出しており、第二外部電極４Ｂと接続される。第四導体２４の端部Ｅ１はコイル２０の一端に対応し、第一導体２１の端部Ｅ２はコイル２０の他端に対応する。よって、コイル２０は、第一及び第二外部電極４Ａ，４Ｂと電気的に接続される。コイル２０の直流抵抗は第一及び第二外部電極４Ａ，４Ｂにおいて測定することができ、その値は２１Ω以下とされている。

ＥＳＤサプレッサ１０は、積層方向において、コイル２０よりも素体３の底面３ｃに近い位置に形成されている。ＥＳＤサプレッサ１０は、同一の絶縁体層２に互いに離間して配置される第一放電電極６Ａ及び第二放電電極６Ｂと、第一放電電極６Ａと第二放電電極６Ｂとを接続する放電誘発部７と、放電誘発部７を覆う空洞部８と、を含んで構成されている。

第一放電電極６Ａは、端部１１Ａと、絶縁体層２の長手方向（図のＹ方向）に延在する側面部１２Ａと、を有している。第一放電電極６Ａの端部１１Ａは、スルーホール導体３４により、接続導体３０Ａと接続される。接続導体３０Ａは、スルーホール導体３５により、底面電極５Ａと接続される。これにより、第一放電電極６Ａは、底面電極５Ａと電気的に接続される。第二放電電極６Ｂは、端部１１Ｂと、絶縁体層２の長手方向に延在する側面部１２Ｂと、を有している。第二放電電極６Ｂの端部１１Ｂは、スルーホール導体３６により、接続導体３０Ｂと接続される。接続導体３０Ｂは、スルーホール導体３７により、底面電極５Ｂと接続される。これにより、第二放電電極６Ｂは、底面電極５Ｂと電気的に接続される。よって、第一放電電極６Ａと第二放電電極６Ｂとを含んで構成されるＥＳＤサプレッサ１０は、底面電極５Ａ，５Ｂを通して第一及び第二外部電極４Ａ，４Ｂと電気的に接続される。第一外部電極４Ａと第二外部電極４Ｂとの間で、ＥＳＤサプレッサ１０とコイル２０とは並列接続される。

第一放電電極６Ａの側面部１２Ａと第二放電電極６Ｂの側面部１２Ｂとは、絶縁体層２の短手方向（図のＸ方向）に隣り合うように配置しており、互いに離間して対向している。これにより、第一放電電極６Ａと第二放電電極６Ｂとの間にギャップ部ＧＰが形成される（図３参照）。このような構成により、第一外部電極４Ａ及び第二外部電極４Ｂに所定以上の電圧が印加されると、第一放電電極６Ａと第二放電電極６Ｂとの間のギャップ部ＧＰにおいて、放電が生じる。

放電誘発部７は、第一放電電極６Ａ及び第二放電電極６Ｂと底面電極５Ａ，５Ｂとの間に配置され、第一放電電極６Ａ及び第二放電電極６Ｂと接する。放電誘発部７は、第一放電電極６Ａと第二放電電極６Ｂとを接続しており、第一放電電極６Ａと第二放電電極６Ｂとの間の放電を発生し易くする機能を有する。

空洞部８は、コイル２０側から見て、第一及び第二放電電極６Ａ，６Ｂの側面部１２Ａ，１２Ｂと、放電誘発部７と、を覆うように形成されている（図３及び図４参照）。空洞部８は、放電時における第一放電電極６Ａ、第二放電電極６Ｂ、絶縁体層２及び放電誘発部７の熱膨張を吸収する機能を有する。

次に、各構成要素の材料について詳細に説明する。

第一外部電極４Ａ及び第二外部電極４Ｂは、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、又はＷを含有する導体材料によって構成される。第一外部電極４Ａ及び第二外部電極４Ｂは、合金として、Ａｇ／Ｐｄ合金、Ａｇ／Ｃｕ合金、Ａｇ／Ａｕ合金、又はＡｇ／Ｐｔ合金などを用いることができる。また、第一放電電極６Ａ及び第二放電電極６Ｂは、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、又はＷを含有する導体材料によって構成される。例えば、第一放電電極６Ａ及び第二放電電極６Ｂは、合金として、Ａｇ／Ｐｄ合金、Ａｇ／Ｃｕ合金、Ａｇ／Ａｕ合金、又はＡｇ／Ｐｔ合金などを用いることができる。

絶縁体層２は、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＭｇＯ、ＳｉＯ_２、ＴｉＯ_２、Ｍｎ_２Ｏ_３、ＳｒＯ、ＣａＯ、ＢａＯ、ＳｎＯ_２、Ｋ_２Ｏ、Ａｌ_２Ｏ_３、ＺｒＯ_２、又はＢ_２Ｏ_３などの中の単独材料によって構成される。また、これらの二種類以上を混合させたセラミック材料によって構成される。また、ガラスが含有されていてもよい。絶縁体層２には、低温焼結を可能とするために酸化銅（ＣｕＯ又はＣｕ_２Ｏ）が含有されていることが好ましい。

第一〜第四導体２１〜２４、各接続導体３０Ａ，３０Ｂ、及び各スルーホール導体３１〜３７は、例えばＡｇ又はＰｄなどの導体材料を含んでいる。第一〜第四導体２１〜２４、各接続導体３０Ａ，３０Ｂ、及び各スルーホール導体３１〜３７は、上記導体材料を含む導電性ペーストの焼結体として構成される。

放電誘発部７は、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＭｇＯ、ＳｉＯ_２、ＴｉＯ_２、Ｍｎ_２Ｏ_３、ＳｒＯ、ＣａＯ、ＢａＯ、ＳｎＯ_２、Ｋ_２Ｏ、Ａｌ_２Ｏ_３、ＺｒＯ_２、又はＢ_２Ｏ_３などの中の単独材料によって構成される。また、これらの二種類以上を混合させた材料によって構成される。放電誘発部７には、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ａｇ／Ｐｄ合金、Ａｇ／Ｃｕ合金、Ａｇ／Ａｕ合金、又はＡｇ／Ｐｔ合金などの金属粒子が含有されていることが好ましい。また、ＲｕＯ_２などの半導体粒子が含有されていることが好ましい。また、ガラス又は酸化錫（ＳｎＯ又はＳｎＯ_２）が含有されていてもよい。放電誘発部７に含有されている金属粒子の融点は、第一〜第四導体２１〜２４に含有されている導体材料の融点よりも高い。

次に、静電気保護部品１のＥＳＤ吸収性能が、コイル２０の直流抵抗の値により受ける影響について、図５〜図７を参照して説明する。

図５は、図１に示す静電気保護部品１のＥＳＤ吸収性能がコイル２０の直流抵抗の値により受ける影響を評価する方法を説明する模式図である。図５に示すように、チップ抵抗Ｒと、コイルＬと、ＥＳＤサプレッサＳと、を基板上に実装して評価を行う。チップ抵抗ＲとコイルＬとは直列接続されている。チップ抵抗Ｒ及びコイルＬとＥＳＤサプレッサＳとは並列接続されている。図５に示された回路では、チップ抵抗ＲとコイルＬとが静電気保護部品１のコイル２０に相当し、ＥＳＤサプレッサＳが同じく静電気保護部品１のＥＳＤサプレッサ１０に相当する。すなわち、ＥＳＤサプレッサＳは、ＥＳＤサプレッサ１０と同様に、第一放電電極、第二放電電極、放電誘発部、及び空洞部を有している。

チップ抵抗ＲがコイルＬに接続されていない状態で、コイルＬ自体の巻線による抵抗値は１Ωである。このコイルＬに、抵抗値が１Ω、２Ω、５Ω、１０Ω、２０Ω、及び５０Ωのチップ抵抗Ｒをそれぞれ直列接続することにより、チップ抵抗ＲとコイルＬとの合成抵抗（直流抵抗Ｒｄｃ）の値をそれぞれ１Ω、２Ω、３Ω、６Ω、１１Ω、２１Ω、及び５１Ωと変化させる。なお、チップ抵抗ＲがコイルＬに接続されていない状態はチップ抵抗Ｒの値が０Ωであることに相当し、このときの直流抵抗Ｒｄｃの値はコイルＬ自体の巻線による抵抗値に等しく１Ωである。このようにして直流抵抗Ｒｄｃの値を変化させることは、仮想的に本実施形態におけるコイル２０の直流抵抗の値を１Ω、２Ω、３Ω、６Ω、１１Ω、２１Ω、及び５１Ωと変化させることに対応する。

この回路上では、ＥＳＤサプレッサＳは３．５ｋＶ以上の電圧において作動する。コイルＬとＥＳＤサプレッサＳとの間には、ＥＳＤサプレッサＳが作動しない２ｋＶ又はＥＳＤサプレッサＳが作動する８ｋＶの充電電圧をそれぞれ印加させて、放電を発生させる。この放電電圧をオシロスコープで捕捉し、そのピークの電圧値をピーク電圧として計測する。また、ピーク電圧から３０ｎｓｅｃ後にかかる電圧値をクランプ電圧として計測する。

図６は２ｋＶの充電電圧印加時におけるコイルＬの直流抵抗Ｒｄｃの値に対する放電電圧の値を示すグラフ、図７は８ｋＶの充電電圧印加時におけるコイルＬの直流抵抗Ｒｄｃの値に対する放電電圧の値を示すグラフである。図６及び図７における横軸はコイルＬの直流抵抗Ｒｄｃの値を示しており、グラフ上の四角点は直流抵抗Ｒｄｃの値がそれぞれ１Ω、２Ω、３Ω、６Ω、１１Ω、２１Ω、及び５１Ωである場合の放電電圧の値をプロットしたものである。図６及び図７の（ａ）はピーク電圧の値を示すグラフ、図６及び図７の（ｂ）はクランプ電圧の値を示している。

図６の（ａ）に示すように、２ｋＶの充電電圧を印加した場合のピーク電圧の値は、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほど増加する傾向となっている。すなわち、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほどピーク電圧の抑制効果が低くなり、ピーク電圧が劣化することを示している。特に、コイルＬの直流抵抗Ｒｄｃの値が２１Ωを超えると、このピーク電圧の劣化は顕著となる。また、コイルＬの直流抵抗Ｒｄｃの値が２１Ω以下の領域では、直流抵抗Ｒｄｃの値が１１Ω以下になると、ピーク電圧の値が急激に減少する傾向を示す。同様に、直流抵抗Ｒｄｃの値が２Ω以下になると、ピーク電圧の値が急激に減少する傾向を示す。すなわち、直流抵抗Ｒｄｃが２１Ω以下の領域におけるピーク電圧の抑制効果は、直流抵抗Ｒｄｃの値が１１Ω以下になる点を境に高まり、２Ω以下となる点を境に更に高まる。

図６の（ｂ）に示すように、２ｋＶの充電電圧を印加した場合のクランプ電圧の値も、ピーク電圧の値と同様、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほど増加する傾向となっている。すなわち、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほどクランプ電圧の抑制効果が低くなり、クランプ電圧が劣化することを示している。特に、直流抵抗Ｒｄｃの値が２１Ωを超えると、このクランプ電圧の劣化は顕著となる。なお、一般的にクランプ電圧の値は１００Ｖ以下にすることが要求されているが、直流抵抗Ｒｄｃの値が２１Ω以下である場合のクランプ電圧の値は５１Ｖ以下であり、１００Ｖ以下という要求値を十分満たしているため好ましい。また、コイルＬの直流抵抗Ｒｄｃの値が２１Ω以下の領域では、直流抵抗Ｒｄｃの値が１１Ω以下になると、クランプ電圧の値が急激に減少する傾向を示す。同様に、直流抵抗Ｒｄｃの値が２Ω以下になると、クランプ電圧が急激に減少する傾向を示す。すなわち、直流抵抗Ｒｄｃが２１Ω以下の領域におけるクランプ電圧の抑制効果は、直流抵抗Ｒｄｃの値が１１Ω以下になる点を境に高まり、２Ω以下となる点を境に更に高まる。

図７の（ａ）に示すように、８ｋＶの充電電圧を印加した場合のピーク電圧の値は、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほど増加する傾向となっている。すなわち、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほどピーク電圧の抑制効果が低くなり、ピーク電圧が劣化することを示している。特に、コイルＬの直流抵抗Ｒｄｃの値が２１Ωを超えると、このピーク電圧の劣化は顕著となる。また、コイルＬの直流抵抗の値が２１Ω以下の領域では、直流抵抗Ｒｄｃの値が１１Ωより大きいときにはピーク電圧の値がほぼ横ばいであるのに対し、直流抵抗Ｒｄｃの値が１１Ω以下になるとピーク電圧の値が減少する傾向を示す。さらに、直流抵抗Ｒｄｃの値が２Ω以下になると、ピーク電圧は急激に減少する傾向を示す。すなわち、直流抵抗Ｒｄｃが２１Ω以下の領域におけるピーク電圧の抑制効果は、直流抵抗Ｒｄｃの値が１１Ω以下になる点を境に高まり、２Ω以下となる点を境に更に高まる。

図７の（ｂ）に示すように、８ｋＶの充電電圧を印加した場合のクランプ電圧の値も、ピーク電圧の値と同様、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほど増加する傾向となっている。すなわち、コイルＬの直流抵抗Ｒｄｃの値が大きくなるほどクランプ電圧の抑制効果が低くなり、クランプ電圧が劣化することを示している。特に、コイルＬの直流抵抗Ｒｄｃの値が２１Ωを超えると、このクランプ電圧の劣化は顕著となる。なお、コイルＬの直流抵抗Ｒｄｃの値が２１Ω以下である場合のクランプ電圧の値は４５．２Ｖ以下であり、上述の１００Ｖ以下という要求値を十分満たしているため好ましい。また、コイルＬの直流抵抗Ｒｄｃの値が２１Ω以下の領域では、直流抵抗Ｒｄｃの値が１１Ωより大きいときにはクランプ電圧の値がほぼ横ばいであるのに対し、直流抵抗Ｒｄｃの値が１１Ω以下になるとクランプ電圧の値が減少する傾向を示す。さらに、直流抵抗Ｒｄｃの値が２Ω以下になると、クランプ電圧は急激に減少する傾向を示す。すなわち、直流抵抗Ｒｄｃが２１Ω以下の領域におけるクランプ電圧の抑制効果は、直流抵抗Ｒｄｃの値が１１Ω以下になる点を境に高まり、２Ω以下となる点を境に更に高まる。

以上より、コイルＬが接続されたＥＳＤサプレッサＳによるピーク電圧及びクランプ電圧の抑制効果は、コイルＬの直流抵抗Ｒｄｃの値を小さくすればするほど高まり、特に、２１Ω以下にすると効果的に高めることができる。また、１１Ω以下にするとより効果的であり、２Ω以下にすると更に効果的である。

ここで、上述のように、直流抵抗Ｒｄｃの値を変化させることは、本実施形態におけるコイル２０の直流抵抗の値を変化させることに対応する。したがって、静電気保護部品１のＥＳＤ吸収性能は、コイル２０の直流抵抗の値を２１Ω以下にすることにより効果的に向上させることができる。また、１１Ω以下にするとより効果的であり、２Ω以下にすると更に効果的である。

次に、図８を参照して静電気保護部品１の製造方法の一例について説明する。図８は、図１に示す静電気保護部品１の製造方法の一例を示すフロー図である。ただし、製造方法は特に限定されず、各工程の順番を変更してもよく、工程内の具体的手法を変更してもよく、他の工程によって製造してもよい。

まず、絶縁体層２を構成する材料のスラリーを調合し（Ｓ１）、絶縁体層２用のシートを形成する（Ｓ２）。具体的には、酸化銅（ＣｕＯ）を含む所定量の誘電体粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、絶縁体層２用のスラリーを調合する。誘電体粉末には、Ｍｇ、Ｃｕ、Ｚｎ、Ｓｉ、又はＳｒの酸化物（他の誘電体材料でもよい）を主成分として含む誘電体材料を用いることができる。その後、ドクターブレード法などによって、ＰＥＴフィルム上にスラリーを塗布し、厚さ２０μｍ程度のグリーンシートを形成する。なお、各絶縁体層２におけるスルーホール導体３１〜３７の形成予定位置には、レーザ加工によって貫通孔が形成されている。

ステップＳ２において絶縁体層２用のシートを形成した後、当該シートの所定の位置に、放電誘発材料スラリー、導体ペースト、及び溶剤（空洞用ラッカー）をそれぞれ印刷する（Ｓ３）。放電誘発材料スラリーの印刷は、絶縁体層２用のシートに、焼成後の放電誘発部７を形成するための放電誘発材料スラリーを調合して塗布することにより行う（Ｓ３Ａ）。具体的には、所定量に秤量した酸化錫、絶縁体、及び導体の各粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、放電誘発材料スラリーを調合する。例えば、酸化錫として工業用のＳｎＯ_２を使用でき、絶縁体として誘電体粉末を使用できる。誘電体粉末には、Ｍｇ、Ｃｕ、Ｚｎ、Ｓｉ、又はＳｒの酸化物（他の誘電体材料でもよい）を主成分として含む誘電体材料を用いることができる。導体粉末として、Ａｇ／Ｐｄ粉を用いることができる（Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、又はその混合物若しくは化合物などでもよい）。酸化錫の粒子とＡｇ／Ｐｄ合金の金属粒子が混在する状態となるように、各粉末を十分に混合する。

導体ペーストの印刷は、絶縁体層２用のシートに、導体パターンを形成するための導体ペーストをスクリーン印刷などによって塗布することにより行う（Ｓ３Ｂ）。導体パターンは、第一〜第四導体２１〜２４、第一及び第二放電電極６Ａ，６Ｂ、各接続導体３０Ａ，３０Ｂ、及び各底面電極５Ａ，５Ｂである。各導体パターンは、スクリーン印刷した後、乾燥することによって形成される。スルーホール導体３１〜３７に対応する貫通孔には、各導体パターンの形成の際に導体ペーストが充填される。

空洞用ラッカーの印刷は、ステップＳ３Ａにおいて印刷された放電誘発材料スラリーと、ステップＳ３Ｂにおいて印刷された第一及び第二放電電極６Ａ，６Ｂの側面部１２Ａ，１２Ｂを形成するための導体ペーストと、を覆うように、焼成後に空洞部８を形成するための空洞用ラッカーを塗布することにより行う（Ｓ３Ｃ）。

ステップＳ３における印刷後、放電誘発材料スラリー、導体ペースト、及び空洞用ラッカーが印刷された絶縁体層２用のシートを、順次積層させ（Ｓ４）、プレスし（Ｓ５）、個々の静電気保護部品１の大きさになるように積層体を切断する（Ｓ６）。ステップＳ４における積層の順序は、焼成後に形成される各構成の積層方向における順序が、回路基板に対する実装面である素体３の底面３ｃに近い方から順に、各底面電極５Ａ，５Ｂ、各接続導体３０Ａ，３０Ｂ、放電誘発部７、第一及び第二放電電極６Ａ，６Ｂ、空洞部８、及び第一〜第四導体２１〜２４となるように編集する。

続いて、ステップＳ８において切断されて出来た各素体のバレル研磨を行う（Ｓ７）。これにより、角部や稜線が丸められた素体３を得た上で、当該素体３を所定の条件（例えば、大気中で８５０〜９５０℃で２時間）焼成する（Ｓ８）。このとき、空洞用ラッカーが素体３の内部で消滅することによって、第一及び第二放電電極６Ａ，６Ｂの側面部１２Ａ，１２Ｂと放電誘発部７とを覆う空洞部８が形成される。また、第一放電電極６Ａ及び第二放電電極６Ｂ、放電誘発部７、及び空洞部８を含んで構成されるＥＳＤサプレッサ１０が形成される。ここで、ＥＳＤサプレッサ１０が有する容量や電圧などの特性について測定を行う（Ｓ９）。このとき、底面電極５Ａ，５Ｂには第一及び第二放電電極６Ａ，６Ｂだけが電気的に接続されるので、底面電極５Ａ，５ＢにおいてＥＳＤサプレッサ１０単独の特性を測定することができる。その後、素体３に第一及び第二外部電極４Ａ，４Ｂ用の導体ペーストを塗布し（Ｓ１０）、所定条件（例えば、大気中で６００〜８００℃で２時間）にて熱処理を行い、第一及び第二外部電極４Ａ，４Ｂを焼き付ける（Ｓ１１）。

続いて、静電気保護部品１についての特性検査を行う（Ｓ１２）。特に、コイル２０が有する特性について測定を行う。第一及び第二外部電極４Ａ，４Ｂにはコイル２０の両端部Ｅ１，Ｅ２が接続されるので、第一及び第二外部電極４Ａ，４Ｂにおいてコイル２０の特性測定を行うことができる。その後、第一及び第二外部電極４Ａ，４Ｂの表面にめっきを施す（Ｓ１３）。めっきは、電解めっきが好ましく、例えば、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、Ｎｉ／Ａｇなどを用いることができる。以上によって、静電気保護部品１が完成する。

以上のように、本実施形態の静電気保護部品１においては、第一外部電極４Ａと第二外部電極４Ｂとの間で、ＥＳＤサプレッサ１０とコイル２０とは並列接続され、コイル２０の直流抵抗の値は２１Ω以下である。これにより、ピーク電圧及びクランプ電圧の抑制効果を効果的に高めることができ、ＥＳＤ吸収性能を効果的に向上させることが可能となる。このＥＳＤ吸収性能は、コイル２０の直流抵抗の値を１１Ω以下にするとより効果的であり、２Ωにすると更に効果的である。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

例えば、第一放電電極６Ａ及び第二放電電極６Ｂの構成は、図２に示す構成に限定されず、長さや幅、ギャップ部ＧＰの大きさを適宜変更してもよく、同一の絶縁体層２内に配置されていなくてもよい。

また、放電誘発部７や空洞部８の配置は図２〜図４に示すものに限定されない。例えば放電誘発部７は、ＥＳＤサプレッサ１０と底面電極５Ａ，５Ｂとの間に配置されていなくてもよく、第一放電電極６Ａ及び第二放電電極６Ｂと接続する限り、ＥＳＤサプレッサ１０とコイル２０との間に配置されていてもよい。空洞部８は、ＥＳＤサプレッサ１０と放電誘発部７との間に配置されていてもよく、コイル２０側から見てＥＳＤサプレッサ１０や放電誘発部７を覆っていなくてもよい。

また、図８に示す製造工程において、ステップＳ１１におけるＥＳＤサプレッサ１０の測定及びステップＳ１４におけるコイル２０の測定は、省略してもよい。

１…静電気保護部品、２…絶縁体層、３…素体、３ａ，３ｂ…素体の両端面（素体の外表面）、４Ａ…第一外部電極、４Ｂ…第二外部電極、６Ａ…第一放電電極、６Ｂ…第二放電電極、２０…コイル、Ｅ１…コイルの一端、Ｅ２…コイルの他端。

Claims (3)

1. 複数の絶縁体層が積層されてなる素体と、
   前記素体の内部において互いに離間して配置された第一放電電極及び第二放電電極を含んで構成されるＥＳＤサプレッサと、
   前記素体の内部に配置された一つのコイルと、
   前記素体の外表面に配置された第一外部電極と、
   前記素体の外表面に配置されており、接地される第二外部電極と、を備え、
   前記第一放電電極が前記第一外部電極に接続されると共に、前記第二放電電極が前記第二外部電極に接続され、
   前記一つのコイルの一端が前記第一外部電極に接続されると共に、前記一つのコイルの他端が前記第二外部電極に接続され、
   前記ＥＳＤサプレッサと前記一つのコイルとが並列接続されており、前記ＥＳＤサプレッサと並列接続される前記一つのコイルの直流抵抗の値が２１Ω以下である、静電気保護部品。
2. 前記コイルの直流抵抗の値が１１Ω以下である、
   請求項１に記載の静電気保護部品。
3. 前記コイルの直流抵抗の値が２Ω以下である、
   請求項１に記載の静電気保護部品。

Images