JP6358346B2 - 静電気放電保護構造体およびその製造方法 - Google Patents
静電気放電保護構造体およびその製造方法 Download PDFInfo
- Publication number
- JP6358346B2 JP6358346B2 JP2016574693A JP2016574693A JP6358346B2 JP 6358346 B2 JP6358346 B2 JP 6358346B2 JP 2016574693 A JP2016574693 A JP 2016574693A JP 2016574693 A JP2016574693 A JP 2016574693A JP 6358346 B2 JP6358346 B2 JP 6358346B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- heat dissipation
- unfired
- interlayer connection
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Elimination Of Static Electricity (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1の積層体部上に配置される第2の積層体部であって、1以上の層間接続導体を含むセラミック層を1以上含む、第2の積層体部と、
第1の積層体部と第2の積層体部との間に配置される空洞部と、
空洞部の内側において互いに対向して配置される第1の電極露出領域および第2の電極露出領域と、
第1の積層体部の外側に配置され、第1の積層体部に含まれる層間接続導体を介して第1の電極露出領域と導通する第1の電極と、
第2の積層体部の外側に配置され、第2の積層体部に含まれる層間接続導体を介して第2の電極露出領域と導通する第2の電極と
を含む静電気放電保護構造体であって、
第1の積層体部および第2の積層体部の少なくとも一方において、電極露出領域が配置されるセラミック層とそのセラミック層に隣接するセラミック層との間に、平面視において電極露出領域の面積よりも大きい面積を有する放熱/接続パッドが配置され、放熱/接続パッドは、電極露出領域が配置されるセラミック層に含まれる層間接続導体と、電極露出領域が配置されるセラミック層に隣接するセラミック層に含まれる層間接続導体とを接続する、静電気放電保護構造体が提供される。
第1の積層体部および第2の積層体部に含まれる層間接続導体がテーパー形状を有し、第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが異なる方向である、静電気放電保護構造体であってよい。
第1の積層体部および第2の積層体部の両方において、層間接続導体は、放熱/接続パッドならびに存在する場合には対向部パッド電極および追加の放熱/接続パッドと同一の材料で構成され、
第1の積層体部および第2の積層体部に含まれる層間接続導体がテーパー形状を有し、第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが同一の方向である、静電気放電保護構造体であってよい。
第1の積層体部および第2の積層体部の一方において、層間接続導体は、放熱/接続パッドならびに存在する場合には対向部パッド電極および追加の放熱/接続パッドと同一の材料で構成され、
第1の積層体部および第2の積層体部の他方において、層間接続導体は、放熱/接続パッドならびに存在する場合には対向部パッド電極および追加の放熱/接続パッドと異なる材料で構成され、
第1の積層体部および第2の積層体部に含まれる層間接続導体がテーパー形状を有し、第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが異なる方向である、静電気放電保護構造体であってよい。
第1の未焼成の積層体部の上下を反転する工程、
上下が反転された第1の未焼成の積層体部の上に、空洞部形成用ペーストと、導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第2の未焼成の積層体部とを積層する工程であって、空洞部形成用ペーストは、上下が反転された第1の未焼成の積層体部の上面においてビアホールが露出している領域全体が空洞部形成用ペーストに覆われるように、かつ第2の未焼成の積層体部の下面においてビアホールが露出している領域全体が空洞部形成用ペーストに覆われるように配置される、工程、
第1の未焼成の積層体部の下面および第2の未焼成の積層体部の上面に各々、第1の未焼成の電極および第2の未焼成の電極を形成して、未焼成の静電気放電保護構造体を得る工程、ならびに
未焼成の静電気放電保護構造体を焼成して、静電気放電保護構造体を得る工程
を含む、静電気放電保護構造体の製造方法であって、
第1の未焼成の積層体部および第2の未焼成の積層体部の少なくとも一方において、空洞部形成用ペーストと接するセラミックグリーンシートと、これに隣接して配置されるセラミックグリーンシートとの間に未焼成の放熱/接続パッドが配置され、未焼成の放熱/接続パッドは、平面視において、セラミックグリーンシートの空洞部形成用ペーストと接する面において露出しているビアホールの面積よりも大きい面積を有する、方法が提供される。
第1の未焼成の積層体部の上に、空洞部形成用ペーストと、導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第2の未焼成の積層体部とを積層する工程であって、空洞部形成用ペーストは、第1の未焼成の積層体部の上面においてビアホールが露出している領域全体が空洞部形成用ペーストに覆われるように、かつ第2の未焼成の積層体部の下面においてビアホールが露出している領域全体が空洞部形成用ペーストに覆われるように配置される、工程、
第2の未焼成の積層体部の上面に第2の未焼成の電極を形成して、未焼成の静電気放電保護構造体を得る工程、ならびに
未焼成の静電気放電保護構造体を焼成して、静電気放電保護構造体を得る工程
を含む、静電気放電保護構造体の製造方法であって、
第1の未焼成の積層体部および第2の未焼成の積層体部の少なくとも一方において、空洞部形成用ペーストと接するセラミックグリーンシートと、これに隣接して配置されるセラミックグリーンシートとの間に未焼成の放熱/接続パッドが配置され、未焼成の放熱/接続パッドは、平面視において、セラミックグリーンシートの空洞部形成用ペーストと接する面において露出しているビアホールの面積よりも大きい面積を有する、方法が提供される。
キャリアフィルム上に形成されたセラミックグリーンシートに、キャリアフィルム側またはセラミックグリーンシート側からレーザー光を照射することにより、少なくともセラミックグリーンシートを貫通する1以上のビアホールを形成すること、ならびに
セラミックグリーンシートの表面に、1以上のビアホールを覆うように導電性ペーストを塗布することにより、1以上のビアホールに導電性ペーストを充填すると同時に未焼成の放熱/接続パッド、追加の未焼成の放熱/接続パッドまたは第1の未焼成の電極を形成すること
により提供されてよい。このとき、キャリアフィルム上に形成されたセラミックグリーンシートに、セラミックグリーンシート側からレーザー光を照射することにより、セラミックグリーンシートのみを貫通する1以上のビアホールを形成することが好ましい。
(第1の実施形態)
本発明の第1の実施形態に係るESD保護構造体について以下に説明する。図1に、本発明の第1の実施形態に係るESD保護構造体の概略断面図を示す。なお、本明細書において、図1に示すように、ESD保護構造体1の長手方向を長さ方向(L方向)、水平面内において長さ方向に対して垂直な方向を幅方向(W方向)、セラミック層(図1において21〜25で示す)の積層方向を厚さ方向(T方向)とよぶことがある。本実施形態に係るESD保護構造体1は、1以上の層間接続導体3を含むセラミック層(図1において21、22および25で示す)を1以上含む第1の積層体部11と、第1の積層体部11上に配置される第2の積層体部12であって、1以上の層間接続導体3を含むセラミック層(図1において23、24および25で示す)を1以上含む、第2の積層体部12と、第1の積層体部11と第2の積層体部12との間に配置される空洞部6と、空洞部6の内側において互いに対向して配置される第1の電極露出領域および第2の電極露出領域と、第1の積層体部11の外側に配置され、第1の積層体部11に含まれる層間接続導体3を介して第1の電極露出領域と導通する第1の電極71と、第2の積層体部12の外側に配置され、第2の積層体部12に含まれる層間接続導体3を介して第2の電極露出領域と導通する第2の電極72とを含む。なお、後述するように、図1に示す実施形態において、第1の電極露出領域は、空洞部6に接するセラミック層22の表面に配置される対向部パッド電極52の表面が空洞部6の内側に露出している領域を指し、第2の電極露出領域は、空洞部6に接するセラミック層23の表面に配置される対向部パッド電極52の表面が空洞部6の内側に露出している領域を指す。また、第1の電極露出領域および第2の電極露出領域を総称して「電極露出領域」ともよぶ。
次に、本発明の第2の実施形態に係るESD保護構造体について以下に説明する。なお、第2の実施形態では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については本実施形態においては逐次言及しない。図6に、本発明の第2の実施形態に係るESD保護構造体の概略断面図を示す。図6に示す実施形態において、第1の積層体部11に含まれるセラミック層22の表面に対向部パッド電極52が配置され、対向部パッド電極52の表面が空洞部6の内側に露出して第1の電極露出領域を形成する。同様に、第2の積層体部12に含まれるセラミック層23の表面に対向部パッド電極52が配置され、対向部パッド電極52の表面が空洞部6の内側に露出して第2の電極露出領域を形成する。図6に示すように、第1の積層体部11および第2の積層体部12の少なくとも一方において、層間接続導体3は、放熱/接続パッド51ならびに存在する場合には対向部パッド電極52および追加の放熱/接続パッド53と同一の材料で構成されてよい。また、第1の電極71および/または第2の電極72もまた、層間接続導体3と同一の材料で構成されてもよい。図6に示す第1の積層体部11および第2の積層体部12の両方において、層間接続導体3は、放熱/接続パッド51、対向部パッド電極52および追加の放熱/接続パッド53と同一の材料で構成される。この場合、層間接続導体3と、放熱/接続パッド51、対向部パッド電極52および追加の放熱/接続パッド53とを一体成形することができるので、層間接続導体3と、放熱/接続パッド51、対向部パッド電極52および追加の放熱/接続パッド53との間に生じ得る位置ずれを防止することができる。一のセラミック層に含まれる層間接続導体とその一のセラミック層に隣接するセラミック層に含まれる層間接続導体とを電気的に接続する放熱/接続パッドをセラミック層間に設ける場合、層間接続導体と放熱/接続パッドとの位置ずれが生じ得る。層間接続導体を小径化すると、この位置ずれの問題が起こりやすくなる。層間接続導体と放熱/接続パッドとを、同一工程において同一の材料を用いて一体成形することにより、層間接続導体と放熱/接続パッドとの位置ずれを防止することができる。同様に、対向部パッド電極、追加の放熱/接続パッド、第1および第2の電極についても、層間接続導体と一体成形することにより位置ずれを防止することができる。このことは、ESD保護構造体を小型化する場合においても有利である。更に、層間接続導体と放熱/接続パッド等とを一体成形することにより、放熱/接続パッド等の剥離を防止することができる。また、層間接続導体と放熱/接続パッド等とを一体成形することにより、製造工程における工数を削減することができ、また、材料コストを低減することもできる。図6に示すように、第1の積層体部11および第2の積層体部12に含まれる層間接続導体3はテーパー形状を有してよく、第1の積層体部11に含まれる層間接続導体3の大径側から小径側へと向かう方向と、第2の積層体部12に含まれる層間接続導体3の大径側から小径側へと向かう方向とは異なる方向であってよい。図6に示す変形例において、第1の積層体部11に含まれる層間接続導体3の大径側から小径側へと向かう方向は、第2の電極72から第1の電極71ヘと向かう方向と同一であり、第2の積層体部12に含まれる層間接続導体3の大径側から小径側へと向かう方向は、第1の電極71から第2の電極72ヘと向かう方向と同一である。
(第1の実施形態)
次に、本発明に係るESD保護構造体の製造方法の第1の実施形態について、図面を参照して以下に説明する。第1の実施形態に係るESD保護構造体の製造方法は、第1の未焼成の積層体部101を形成する工程、第1の未焼成の積層体部101の上下を反転する工程、上下が反転された第1の未焼成の積層体部101の上に空洞部形成用ペースト600と第2の未焼成の積層体部102とを積層する工程、第1の未焼成の電極701および第2の未焼成の電極702を形成して未焼成の静電気放電保護構造体を得る工程、ならびに未焼成の静電気放電保護構造体を焼成して静電気放電保護構造体を得る工程を含む。
方法1の手順について、図16を参照して以下に説明する。まず、図16(a)に示すように、キャリアフィルム800上にセラミックグリーンシート200を形成する。キャリアフィルム800は、レーザー光によってエッチング可能なものであれば特に限定されるものではなく、例えばポリエチレンテレフタレート(PET)やポリエチレンナフタレート等のポリエステルフィルムであってよい。キャリアフィルム800上に形成されたセラミックグリーンシート200において、キャリアフィルム800に近い側ではセラミック粒子の密度が大きく、遠い側ではセラミック粒子の密度が小さい傾向にある。
次に、方法2の手順について図17を参照して以下に説明する。方法2は、セラミックグリーンシート200側からレーザー光を照射する点で、上述の方法1と異なる。なお、方法2ならびに後述の方法3および4においては、方法1と異なる点について主に説明し、同様の構成による同様の作用効果については本実施形態においては逐次言及しない。まず、図17(a)に示すように、キャリアフィルム800上にセラミックグリーンシート200を形成する。
次に、方法3の手順について図18を参照して以下に説明する。方法3は、導電性ペーストおよびパッド形成用ペーストとして同一のペーストを使用し、ビアホール300への導電性ペーストの充填と未焼成のパッドの形成とを一段階で行う点で、上述の方法1および方法2と異なる。まず、図18(a)に示すように、キャリアフィルム800上にセラミックグリーンシート200を形成する。
次に、方法4の手順について図19を参照して以下に説明する。方法4は、キャリアフィルム800側からレーザー光を照射することにより、セラミックグリーンシート200およびキャリアフィルム800を貫通するビアホール300を形成する点で、上述の方法3と異なる。まず、図19(a)に示すように、キャリアフィルム800上にセラミックグリーンシート200を形成する。
次に、本発明に係るESD保護構造体の製造方法の第2の実施形態について以下に説明する。第2の実施形態に係る方法は、第1の未焼成の積層体部101を反転させる工程を含まない点で、第1の実施形態に係る方法と異なる。
実施例1のESD保護構造体として、図1に示す構成を有するESD保護素子を作製した。実施例1のESD保護構造体は、上述の方法1を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101を反転させ、その上に、方法1を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。
実施例2のESD保護構造体として、図3と同様の構成を有するESD保護素子を作製した。実施例2のESD保護構造体は、上述の方法1を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101の上に、方法1を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。実施例2のESD保護構造体は、図3に示すESD保護構造体1の上下を反対にした構成を有した。実施例2のESD保護構造体は、反転工程を行わずに作製した。
実施例3のESD保護構造体として、図5に示す構成を有するESD保護素子を作製した。実施例3のESD保護構造体は、上述の方法2を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101の上に、方法1を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。実施例3のESD保護構造体は、反転工程を行わずに作製した。
実施例4のESD保護構造体として、図6に示す構成を有するESD保護素子を作製した。実施例4のESD保護構造体は、上述の方法3を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101を反転させ、その上に、方法3を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。
実施例5のESD保護構造体として、図8と同様の構成を有するESD保護素子を作製した。実施例5のESD保護構造体は、上述の方法3を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101の上に、方法3を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。実施例5のESD保護構造体は、図8に示すESD保護構造体1の上下を反対にした構成を有した。実施例5のESD保護構造体は、反転工程を行わずに作製した。
実施例6のESD保護構造体として、図10に示す構成を有するESD保護素子を作製した。まず、上述の方法3を用いて第1の未焼成の積層体部101を形成した。これとは別に、上述の方法3を用いて第2の未焼成の積層体部102を形成した。この第2の未焼成の積層体部102を反転させた後、第1の未焼成の積層体部101の上に積層することにより、実施例6のESD保護構造体を作製した。
実施例7のESD保護構造体として、図12と同様の構成を有するESD保護素子を作製した。実施例7のESD保護構造体は、上述の方法3を用いて第1の未焼成の積層体部101を形成し、この第1の未焼成の積層体部101の上に、方法1を用いて形成した第2の未焼成の積層体部102を積層することにより作製した。実施例7のESD保護構造体は、図11に示すESD保護構造体1の上下を反対にした構成を有した。実施例7のESD保護構造体は、反転工程を行わずに作製した。
比較例1のESD保護構造体として、図21に示す構造を有するESD保護素子を作製した。比較例1のESD保護構造体(従来の静電気放電保護構造体)9は、素体91と、素体91の内部に配置される空洞部93と、素体91の内部に配置され空洞部93において対向して配置される放電電極92と、素体2の両端面に配置される外部電極94とを含む。比較例1のESD保護構造体の寸法は、1.0(長さ)×0.5(幅)×0.3(厚さ)mmであった。放電電極の寸法は長さ300μm×幅100μm×厚さ10μmであった。空洞部93の内側における放電電極の対向部の面積は100μm(幅)×10μm(厚さ)=1000μm2であった。
実施例1〜4および比較例1のESD保護構造体について、以下の手順でESD特性の評価を行い、動作率を求めた。ESD特性は、国際電気標準会議(IEC)が定める規格IEC61000−4−2に基づいて評価した。各実施例および比較例のESD保護構造体に、接触放電により印加電圧2kV、3kV、4kVおよび5kVの静電気放電を順番に印加した。各実施例および比較例ごとに100個のサンプルについて上述の静電気放電の印加を行い、各印加電圧において放電が開始したサンプルの数を求め、その割合を動作率とした。
11 第1の積層体部
12 第2の積層体部
101 第1の未焼成の積層体部
102 第2の未焼成の積層体部
21、22、23、24、25 セラミック層
200、201、202、203、204、205、206 セラミックグリーンシート
3 層間接続導体
300 ビアホール
51 放熱/接続パッド
52 対向部パッド電極
53 追加の放熱/接続パッド
501 未焼成の放熱/接続パッド
502 未焼成の対向部パッド電極
503 追加の未焼成の放熱/接続パッド
6 空洞部
600 空洞部形成用ペースト
71 第1の電極
72 第2の電極
701 第1の未焼成の電極
702 第2の未焼成の電極
800 キャリアフィルム
9 従来の静電気放電保護構造体
91 素体
92 放電電極
93 空洞部
94 外部電極
Claims (15)
- 1以上の層間接続導体を含むセラミック層を1以上含む第1の積層体部と、
前記第1の積層体部上に配置される第2の積層体部であって、1以上の層間接続導体を含むセラミック層を1以上含む、第2の積層体部と、
前記第1の積層体部と前記第2の積層体部との間に配置される空洞部と、
前記空洞部の内側において互いに積層方向に対向して配置される第1の電極露出領域および第2の電極露出領域と、
前記第1の積層体部の外側に配置され、前記第1の積層体部に含まれる前記層間接続導体を介して前記第1の電極露出領域と導通する第1の電極と、
前記第2の積層体部の外側に配置され、前記第2の積層体部に含まれる前記層間接続導体を介して前記第2の電極露出領域と導通する第2の電極と
を含む静電気放電保護構造体であって、
前記第1の積層体部および前記第2の積層体部の両方において、前記電極露出領域が配置されるセラミック層とそのセラミック層に隣接するセラミック層との間に、平面視において前記電極露出領域の面積よりも大きい面積を有する放熱/接続パッドが配置され、
前記放熱/接続パッドは、前記電極露出領域が配置されるセラミック層に含まれる層間接続導体と、前記電極露出領域が配置されるセラミック層に隣接するセラミック層に含まれる層間接続導体とを接続し、
前記第1の積層体部において、前記第1の電極露出領域が配置されるセラミック層に含まれる前記層間接続導体は、一端が前記第1の電極露出領域に接続し、他端は前記第1の積層体部に配置される前記放熱/接続パッドに接続され、
前記第2の積層体部において、前記第2の電極露出領域が配置されるセラミック層に含まれる前記層間接続導体は、一端が前記第2の電極露出領域に接続し、他端は前記第2の積層体部に配置される前記放熱/接続パッドに接続され、
前記空洞部は、前記第1の積層体部における前記第1の電極露出領域が配置されるセラミック層に含まれる前記層間接続導体と、前記第2の積層体部における前記第2の電極露出領域が配置されるセラミック層に含まれる前記層間接続導体とで積層方向に挟まれている、静電気放電保護構造体。 - 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記空洞部に接するセラミック層に含まれる層間接続導体が前記空洞部の内側に露出して前記電極露出領域を形成する、請求項1に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記空洞部に接するセラミック層の表面に、そのセラミック層に含まれる層間接続導体を覆うように対向部パッド電極が配置され、前記対向部パッド電極の表面が前記空洞部の内側に露出して前記電極露出領域を形成する、請求項1または2に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の少なくとも一方は、隣接するセラミック層間に配置される1以上の追加の放熱/接続パッドを更に含み、前記追加の放熱/接続パッドは、該追加の放熱/接続パッドに接する一方のセラミック層に含まれる層間接続導体と、該追加の放熱/接続パッドに接する他方のセラミック層に含まれる層間接続導体とを接続する、請求項1〜3のいずれか1項に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記層間接続導体は、前記放熱/接続パッドならびに存在する場合には前記対向部パッド電極および前記追加の放熱/接続パッドと同一の材料で構成される、請求項1〜4のいずれか1項に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記層間接続導体は、前記第2の電極に近い側の直径が前記第1の電極に近い側の直径より小さいテーパー形状を有する、請求項1〜5のいずれか1項に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記層間接続導体は、前記第1の電極に近い側の直径が前記第2の電極に近い側の直径より小さいテーパー形状を有する、請求項1〜6のいずれか1項に記載の静電気放電保護構造体。
- 前記第1の積層体部および前記第2の積層体部の両方において、前記層間接続導体は、前記放熱/接続パッドならびに存在する場合には前記対向部パッド電極および前記追加の放熱/接続パッドと同一の材料で構成され、
前記第1の積層体部および前記第2の積層体部に含まれる層間接続導体がテーパー形状を有し、前記第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、前記第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが異なる方向である、請求項1〜7のいずれか1項に記載の静電気放電保護構造体。 - 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記空洞部に接するセラミック層に含まれる層間接続導体が前記空洞部の内側に露出して前記電極露出領域を形成し、
前記第1の積層体部および前記第2の積層体部の両方において、前記層間接続導体は、前記放熱/接続パッドならびに存在する場合には前記対向部パッド電極および前記追加の放熱/接続パッドと同一の材料で構成され、
前記第1の積層体部および前記第2の積層体部に含まれる層間接続導体がテーパー形状を有し、前記第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、前記第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが同一の方向である、請求項1〜7のいずれか1項に記載の静電気放電保護構造体。 - 前記第1の積層体部および前記第2の積層体部の少なくとも一方において、前記空洞部に接するセラミック層に含まれる層間接続導体が前記空洞部の内側に露出して前記電極露出領域を形成し、
前記第1の積層体部および前記第2の積層体部の一方において、前記層間接続導体は、前記放熱/接続パッドならびに存在する場合には前記対向部パッド電極および前記追加の放熱/接続パッドと同一の材料で構成され、
前記第1の積層体部および前記第2の積層体部の他方において、前記層間接続導体は、前記放熱/接続パッドならびに存在する場合には前記対向部パッド電極および前記追加の放熱/接続パッドと異なる材料で構成され、
前記第1の積層体部および前記第2の積層体部に含まれる層間接続導体がテーパー形状を有し、前記第1の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向と、前記第2の積層体部に含まれる層間接続導体の大径側から小径側へと向かう方向とが異なる方向である、請求項1〜7のいずれか1項に記載の静電気放電保護構造体。 - 導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第1の未焼成の積層体部を形成する工程、
前記第1の未焼成の積層体部の上下を反転する工程、
上下が反転された前記第1の未焼成の積層体部の上に、空洞部形成用ペーストと、導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第2の未焼成の積層体部とを積層する工程であって、前記空洞部形成用ペーストは、上下が反転された前記第1の未焼成の積層体部の上面においてビアホールが露出している領域全体が前記空洞部形成用ペーストに覆われるように、かつ前記第2の未焼成の積層体部の下面においてビアホールが露出している領域全体が前記空洞部形成用ペーストに覆われるように配置される、工程、
前記第1の未焼成の積層体部の下面および前記第2の未焼成の積層体部の上面に各々、第1の未焼成の電極および第2の未焼成の電極を形成して、未焼成の静電気放電保護構造体を得る工程、ならびに
前記未焼成の静電気放電保護構造体を焼成して、静電気放電保護構造体を得る工程
を含む、静電気放電保護構造体の製造方法であって、
前記第1の未焼成の積層体部および前記第2の未焼成の積層体部の両方において、前記空洞部形成用ペーストと接するセラミックグリーンシートと、これに隣接して配置されるセラミックグリーンシートとの間に未焼成の放熱/接続パッドが配置され、該未焼成の放熱/接続パッドは、平面視において、セラミックグリーンシートの前記空洞部形成用ペーストと接する面において露出しているビアホールの面積よりも大きい面積を有し、前記第1の未焼成の積層体部が含む前記空洞部形成用ペーストと接する面において露出している前記ビアホールと、前記第2の未焼成の積層体部が含む前記空洞部形成用ペーストと接する面において露出している前記ビアホールとが、積層方向に前記空洞部形成用ペーストを挟む、方法。 - 導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第1の未焼成の積層体部を形成する工程であって、前記第1の未焼成の積層体部の下面に第1の未焼成の電極が配置される、工程、
前記第1の未焼成の積層体部の上に、空洞部形成用ペーストと、導電性ペーストが充填された1以上のビアホールを含むセラミックグリーンシートを1以上含む第2の未焼成の積層体部とを積層する工程であって、前記空洞部形成用ペーストは、前記第1の未焼成の積層体部の上面においてビアホールが露出している領域全体が前記空洞部形成用ペーストに覆われるように、かつ前記第2の未焼成の積層体部の下面においてビアホールが露出している領域全体が前記空洞部形成用ペーストに覆われるように配置される、工程、
前記第2の未焼成の積層体部の上面に第2の未焼成の電極を形成して、未焼成の静電気放電保護構造体を得る工程、ならびに
前記未焼成の静電気放電保護構造体を焼成して、静電気放電保護構造体を得る工程
を含む、静電気放電保護構造体の製造方法であって、
前記第1の未焼成の積層体部および前記第2の未焼成の積層体部の両方において、前記空洞部形成用ペーストと接するセラミックグリーンシートと、これに隣接して配置されるセラミックグリーンシートとの間に未焼成の放熱/接続パッドが配置され、該未焼成の放熱/接続パッドは、平面視において、セラミックグリーンシートの前記空洞部形成用ペーストと接する面において露出しているビアホールの面積よりも大きい面積を有し、前記第1の未焼成の積層体部が含む前記空洞部形成用ペーストと接する面において露出している前記ビアホールと、前記第2の未焼成の積層体部が含む前記空洞部形成用ペーストと接する面において露出している前記ビアホールとが、積層方向に前記空洞部形成用ペーストを挟む、方法。 - 前記第1の未焼成の積層体部および前記第2の未焼成の積層体部の少なくとも一方は、隣接するセラミックグリーンシート間に配置される1以上の追加の未焼成の放熱/接続パッドを更に含み、前記追加の未焼成の放熱/接続パッドは、該追加の未焼成の放熱/接続パッドに隣接するセラミックグリーンシートの該追加の未焼成の放熱/接続パッドと接する面において露出しているビアホールを覆うように配置される、請求項11または12に記載の方法。
- 前記第1の未焼成の積層体部および前記第2の積層体部の少なくとも一方において、未焼成の放熱/接続パッドならびに存在する場合には追加の未焼成の放熱/接続パッドは、
キャリアフィルム上に形成されたセラミックグリーンシートに、前記キャリアフィルム側または前記セラミックグリーンシート側からレーザー光を照射することにより、少なくとも前記セラミックグリーンシートを貫通する1以上のビアホールを形成すること、ならびに
前記セラミックグリーンシートの表面に、前記1以上のビアホールを覆うように導電性ペーストを塗布することにより、前記1以上のビアホールに前記導電性ペーストを充填すると同時に未焼成の放熱/接続パッド、追加の未焼成の放熱/接続パッドを形成すること
により提供される、請求項11〜13のいずれか1項に記載の方法。 - 前記キャリアフィルム上に形成された前記セラミックグリーンシートに、前記セラミックグリーンシート側からレーザー光を照射することにより、前記セラミックグリーンシートのみを貫通する1以上のビアホールを形成する、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024454 | 2015-02-10 | ||
JP2015024454 | 2015-02-10 | ||
PCT/JP2016/050812 WO2016129317A1 (ja) | 2015-02-10 | 2016-01-13 | 静電気放電保護構造体およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016129317A1 JPWO2016129317A1 (ja) | 2017-08-31 |
JP6358346B2 true JP6358346B2 (ja) | 2018-07-18 |
Family
ID=56614563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016574693A Active JP6358346B2 (ja) | 2015-02-10 | 2016-01-13 | 静電気放電保護構造体およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6358346B2 (ja) |
CN (1) | CN107112726B (ja) |
WO (1) | WO2016129317A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100254052A1 (en) * | 2007-11-27 | 2010-10-07 | Hidenori Katsumura | Static electricity countermeasure component and method for manufacturing the static electricity countermeasure component |
WO2013065672A1 (ja) * | 2011-11-01 | 2013-05-10 | 株式会社 村田製作所 | Esd保護デバイス |
CN104541418B (zh) * | 2012-08-13 | 2016-09-28 | 株式会社村田制作所 | Esd保护装置 |
JP5971416B2 (ja) * | 2013-06-24 | 2016-08-17 | 株式会社村田製作所 | Esd保護装置 |
-
2016
- 2016-01-13 JP JP2016574693A patent/JP6358346B2/ja active Active
- 2016-01-13 WO PCT/JP2016/050812 patent/WO2016129317A1/ja active Application Filing
- 2016-01-13 CN CN201680005573.0A patent/CN107112726B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107112726B (zh) | 2019-01-29 |
JPWO2016129317A1 (ja) | 2017-08-31 |
CN107112726A (zh) | 2017-08-29 |
WO2016129317A1 (ja) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101499717B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
WO2017170535A1 (ja) | 回路モジュール | |
WO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
JP2010146779A (ja) | 過電圧保護部品 | |
WO2014208215A1 (ja) | Esd保護装置 | |
KR20140081360A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 | |
US10187970B2 (en) | Multilayer substrate | |
JP2016149487A (ja) | 積層コンデンサ | |
KR20140136741A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
JP2017204547A (ja) | 積層バリスタ | |
CN113764170A (zh) | 层叠电感器部件 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP6358346B2 (ja) | 静電気放電保護構造体およびその製造方法 | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
KR20190116131A (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP2017216290A (ja) | 積層コイル部品 | |
JP5867136B2 (ja) | 静電気保護部品 | |
JP2014236134A (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP2016152300A (ja) | コンデンサモジュール | |
JP2006086274A (ja) | 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール | |
JP2008294206A (ja) | 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法 | |
JP2008205135A (ja) | 積層セラミックコンデンサ及びコンデンサ実装回路基板 | |
JP6497127B2 (ja) | 積層コンデンサ | |
JP2005093846A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
KR102078011B1 (ko) | 적층 세라믹 전자 부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6358346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |