JP7342802B2 - 半導体セラミック電子部品の実装構造 - Google Patents
半導体セラミック電子部品の実装構造 Download PDFInfo
- Publication number
- JP7342802B2 JP7342802B2 JP2020101854A JP2020101854A JP7342802B2 JP 7342802 B2 JP7342802 B2 JP 7342802B2 JP 2020101854 A JP2020101854 A JP 2020101854A JP 2020101854 A JP2020101854 A JP 2020101854A JP 7342802 B2 JP7342802 B2 JP 7342802B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrode
- element body
- mounting
- semiconductor ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
Claims (12)
- 半導体セラミック電子部品が実装基板の実装面上に実装された半導体セラミック電子部品の実装構造であって、
前記実装基板が、前記実装面側に、前記実装面に対して平行な第一方向に沿って並ぶ第一電極部および第二電極部と、前記第一電極部と前記第二電極部との間に位置する第三電極部とを備え、
前記半導体セラミック電子部品が、
前記第一方向において互いに対向する第一面および第二面と前記実装面に対向する第三面とを有し、かつ、前記実装基板の実装面に対して平行でかつ前記第一方向と直交する第二方向において半導体セラミック層が複数積層された積層構造を有する素体と、
前記素体の所定の層内おいて前記第一面から前記第一方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において前記第二面から前記第一方向に沿って延在し、前記第一導体と前記第二方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第三面から前記第一方向および前記第二方向と直交する第三方向に沿って延在し、前記重畳部と前記第一方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続されるとともに前記実装基板の前記第一電極部に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続されるとともに前記実装基板の前記第二電極部に接続された第二電極と、
前記素体の前記第三面側に設けられ、前記第三導体に接続されるとともに前記実装基板の前記第三電極部に接続された第三電極と
を備え、
前記第一方向に直交する断面において前記第一導体と前記第三面との距離と前記第二導体と前記第三面との距離とが同じであり、
前記第二方向に直交する断面において、前記第三電極が前記第三導体よりも幅広であり、前記第一導体の先端位置が、前記第三導体よりも前記第二面側にあり、かつ、前記第三電極の前記第二面側の端部より前記第一面側にある、半導体セラミック電子部品の実装構造。 - 半導体セラミック電子部品が実装基板の実装面上に実装された半導体セラミック電子部品の実装構造であって、
前記実装基板が、前記実装面側に、前記実装面に対して平行な第一方向に沿って並ぶ第一電極部および第二電極部と、前記第一電極部と前記第二電極部との間に位置する第三電極部とを備え、
前記半導体セラミック電子部品が、
前記第一方向において互いに対向する第一面および第二面と前記実装面に対向する第三面とを有し、かつ、前記実装基板の実装面に対して平行でかつ前記第一方向と直交する第二方向において半導体セラミック層が複数積層された積層構造を有する素体と、
前記素体の所定の層内おいて前記第一面から前記第一方向に沿って延在する第一導体と、
前記素体の前記第一導体とは異なる層内において前記第二面から前記第一方向に沿って延在し、前記第一導体と前記第二方向において重なる重畳部を形成する第二導体と、
前記素体の前記第一導体と前記第二導体との中間に位置する層内において、前記第三面から前記第一方向および前記第二方向と直交する第三方向に沿って延在し、前記重畳部と前記第一方向において重なる機能部を有し、前記機能部と前記第一導体との間に第一機能層を形成するとともに前記機能部と前記第二導体との間に第二機能層を形成する第三導体と、
前記素体の前記第一面側に設けられ、前記第一導体に接続されるとともに前記実装基板の前記第一電極部に接続された第一電極と、
前記素体の前記第二面側に設けられ、前記第二導体に接続されるとともに前記実装基板の前記第二電極部に接続された第二電極と、
前記素体の前記第三面側に設けられ、前記第三導体に接続されるとともに前記実装基板の前記第三電極部に接続された第三電極と
を備え、
前記第一方向に直交する断面において前記第一導体と前記第三面との距離と前記第二導体と前記第三面との距離とが同じであり、
前記第二方向に直交する断面において、前記第三電極が前記第三導体よりも幅広であり、前記第二導体の先端位置が、前記第三導体よりも前記第一面側にあり、かつ、前記第三電極の前記第一面側の端部より前記第二面側にある、半導体セラミック電子部品の実装構造。 - 前記第二方向に直交する断面において、前記第三電極が前記第三導体よりも幅広であり、前記第一導体の先端位置が、前記第三導体よりも前記第二面側にあり、かつ、前記第三電極の前記第二面側の端部より前記第一面側にある、請求項2に記載の半導体セラミック電子部品の実装構造。
- 前記素体が、前記第一方向に直交する断面において矩形断面を有し、該矩形断面の前記第二方向に関する寸法が前記第三方向に関する寸法より長い、請求項1~3のいずれか一項に記載の半導体セラミック電子部品の実装構造。
- 前記素体が前記第三方向において前記第三面と対向する第四面を有し、
前記第三面から延びる前記第三導体が前記第四面まで達しており、
前記半導体セラミック電子部品が、前記素体の前記第四面側に設けられ、前記第三導体に接続された第四電極をさらに備える、請求項1~4のいずれか一項に記載の半導体セラミック電子部品の実装構造。 - 前記素体が前記第三方向において前記第三面と対向する第四面を有し、
前記第三面から延びる前記第三導体が前記第四面まで達していない、請求項1~4のいずれか一項に記載の半導体セラミック電子部品の実装構造。 - 前記第一方向に直交する断面において前記第一導体と前記実装面との距離と前記第二導体と前記実装面との距離とが同じである、請求項1~6のいずれか一項に記載の半導体セラミック電子部品の実装構造。
- アルカリ金属を含有させることにより電気抵抗が高められた前記素体の部分であって、前記素体の表面を構成するとともに、前記第一導体、前記第二導体および前記第三導体と前記素体との界面に沿って前記素体の表面から内部に延びるアルカリ金属含有部をさらに備える、請求項1~7のいずれか一項に記載の半導体セラミック電子部品の実装構造。
- 前記第一導体と前記第三導体との距離は前記第一導体と前記第二方向に関する前記素体の端面との距離より短く、かつ、前記第二導体と前記第三導体との距離は前記第二導体と前記第二方向に関する前記素体の端面との距離より短い、請求項1~8のいずれか一項に記載の半導体セラミック電子部品の実装構造。
- 前記第三電極部が前記第二方向に沿って延びる1つの電極パターンで構成されている、請求項1~8のいずれか一項に記載の半導体セラミック電子部品の実装構造。
- 前記第三電極部が前記第二方向に沿って並ぶ複数の電極パターンで構成されており、
前記実装基板の前記実装面とは反対面に設けられ、前記複数の電極パターン同士を接続する接続配線をさらに備える、請求項1~8のいずれか一項に記載の半導体セラミック電子部品の実装構造。 - 前記第三電極部が前記第二方向に沿って並ぶ複数の電極パターンで構成されており、
前記実装基板の内部に設けられ、前記複数の電極パターン同士を接続する接続配線をさらに備える、請求項1~8のいずれか一項に記載の半導体セラミック電子部品の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020101854A JP7342802B2 (ja) | 2020-06-11 | 2020-06-11 | 半導体セラミック電子部品の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020101854A JP7342802B2 (ja) | 2020-06-11 | 2020-06-11 | 半導体セラミック電子部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021197417A JP2021197417A (ja) | 2021-12-27 |
JP7342802B2 true JP7342802B2 (ja) | 2023-09-12 |
Family
ID=79195942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020101854A Active JP7342802B2 (ja) | 2020-06-11 | 2020-06-11 | 半導体セラミック電子部品の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7342802B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252136A (ja) | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 積層電子部品 |
KR100522156B1 (ko) | 2004-12-31 | 2005-10-18 | 주식회사 이노칩테크놀로지 | 칩형 서지 어레스터 및 이의 제조 방법 |
JP2008193055A (ja) | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2013026447A (ja) | 2011-07-21 | 2013-02-04 | Tdk Corp | バリスタ及びバリスタの製造方法 |
JP2017139403A (ja) | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 積層貫通コンデンサ及び電子部品装置 |
JP2017204547A (ja) | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2550846Y2 (ja) * | 1991-07-12 | 1997-10-15 | 株式会社村田製作所 | サージアブソーバ |
JPH06176958A (ja) * | 1992-12-10 | 1994-06-24 | Tdk Corp | 貫通形積層セラミックコンデンサの実装構造 |
JPH10340825A (ja) * | 1997-06-06 | 1998-12-22 | Murata Mfg Co Ltd | 3端子電子部品アレイ |
-
2020
- 2020-06-11 JP JP2020101854A patent/JP7342802B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252136A (ja) | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 積層電子部品 |
KR100522156B1 (ko) | 2004-12-31 | 2005-10-18 | 주식회사 이노칩테크놀로지 | 칩형 서지 어레스터 및 이의 제조 방법 |
JP2008193055A (ja) | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2013026447A (ja) | 2011-07-21 | 2013-02-04 | Tdk Corp | バリスタ及びバリスタの製造方法 |
JP2017139403A (ja) | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 積層貫通コンデンサ及び電子部品装置 |
JP2017204547A (ja) | 2016-05-11 | 2017-11-16 | パナソニックIpマネジメント株式会社 | 積層バリスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2021197417A (ja) | 2021-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9111682B2 (en) | Multilayer ceramic electronic component | |
US9185785B2 (en) | Electrostatic protection component | |
US10121593B2 (en) | Composite electronic component | |
JP5483498B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP7235492B2 (ja) | チップバリスタ | |
JP2014103327A (ja) | 積層コンデンサ | |
JP2017085095A (ja) | キャパシタ及びその製造方法 | |
US20220208474A1 (en) | Electronic component | |
US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
JP6136507B2 (ja) | 積層コンデンサアレイ | |
JP7342802B2 (ja) | 半導体セラミック電子部品の実装構造 | |
JP5699800B2 (ja) | 静電気保護部品 | |
JP5867136B2 (ja) | 静電気保護部品 | |
JP6115276B2 (ja) | 積層コンデンサ | |
JP5747657B2 (ja) | 静電気保護部品 | |
JP5699801B2 (ja) | 静電気保護部品 | |
JP6984688B2 (ja) | 複合電子部品 | |
CN114207746B (zh) | Ntc热敏电阻元件 | |
JP6142651B2 (ja) | 積層コンデンサ | |
JP2012248327A (ja) | 静電気保護部品 | |
US20240242861A1 (en) | Electronic component and chip varistor | |
JP2010539721A (ja) | 電気的多層構成要素 | |
JP5776512B2 (ja) | 静電気保護部品 | |
JP2023159693A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7342802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |