JP2017157854A - 酸化物半導体膜の形成方法 - Google Patents

酸化物半導体膜の形成方法 Download PDF

Info

Publication number
JP2017157854A
JP2017157854A JP2017097864A JP2017097864A JP2017157854A JP 2017157854 A JP2017157854 A JP 2017157854A JP 2017097864 A JP2017097864 A JP 2017097864A JP 2017097864 A JP2017097864 A JP 2017097864A JP 2017157854 A JP2017157854 A JP 2017157854A
Authority
JP
Japan
Prior art keywords
transistor
film
oxide
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017097864A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
基 中島
Motoi Nakajima
基 中島
本田　達也
Tatsuya Honda
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017157854A publication Critical patent/JP2017157854A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。また、マザ
ーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことの
できる半導体装置を提供する。また、酸化物半導体膜と該酸化物半導体膜と接するゲート
絶縁膜との界面の電子状態が良好なトランジスタを有する半導体装置を提供する。また、
酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、信頼性
の高い半導体装置を作製する。
【解決手段】ｃ軸配向し、かつ表面または界面の方向から見て三角形状または六角形状の
原子配列を有し、ｃ軸を中心に回転した結晶を含む酸化物材料を用いた半導体装置。
【選択図】図１

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置およびその作製方法に関す
る。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、
イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、
発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。また、半導体
装置に用いられる酸化物に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置
である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタの多くはアモ
ルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコン
を用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応するこ
とができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラ
ス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表
示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示
されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供するこ
とを課題の一とする。
また、マザーガラスのような大きな基板を用いて、信頼性が高く大量生産を行うことので
きる半導体装置を提供することを課題の一とする。
トランジスタの電気的特性は、酸化物半導体膜と、該酸化物半導体膜と接するゲート絶縁
膜との界面の電子状態に影響されやすい。トランジスタの作製中または作製後において、
酸化物半導体膜とゲート絶縁膜との界面が非晶質状態であると、界面の欠陥密度が大きく
、トランジスタの電気的特性が不安定となりやすい。
また、酸化物半導体膜をチャネルに用いたトランジスタは、可視光や紫外光を照射するこ
とで電気的特性が変化する。
このような問題に鑑み、本発明の一態様は、酸化物半導体膜と該酸化物半導体膜と接する
ゲート絶縁膜との界面の電子状態が良好なトランジスタを有する半導体装置を提供するこ
とを課題の一とする。
また、酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、
信頼性の高い半導体装置を作製することを課題の一とする。
ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子
配列を有し、ａｂ面において、ａ軸またはｂ軸の向きが異なる結晶を含む酸化物材料を用
いる。
なお、前述の酸化物材料は亜鉛を含んでもよい。亜鉛を含むことにより、ｃ軸配向し、か
つａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ａ
ｂ面において、ａ軸またはｂ軸の向きが異なる結晶を含む酸化物材料を形成しやすくなる
。
または、前述の酸化物材料は、インジウム、ガリウム、亜鉛、錫、チタンおよびアルミニ
ウムから選ばれた二種以上の元素を含む材料からなる。
前述の酸化物材料は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパ
ルスレーザー蒸着法によって形成することができる。
前述の酸化物材料は、組成の異なる二種の膜を積層すること、または積層後に熱処理する
ことで結晶化させることにより、形成することができる。
本発明の一態様は、複数の金属酸化物層を有し、金属酸化物層同士は、４配位の酸素原子
（以下、４配位のＯ）を介して結合する酸化物材料である。また、一つの金属酸化物層は
、４配位の中心金属原子、５配位の中心金属原子、または５配位および６配位の両方をと
る中心金属原子、を有し、３配位の酸素原子（以下、３配位のＯ）または４配位のＯを介
して平面的に広がる層を形成する。
前述の酸化物材料が導電性を有する場合、トランジスタのゲート電極の材料に用いること
ができる。なお、ゲート電極は、前述の酸化物材料からなる膜および金属膜を積層して形
成してもよい。
または、酸化物材料が導電性を有する場合、トランジスタのソース電極およびドレイン電
極の材料に用いることができる。なお、ソース電極およびドレイン電極は、前述の酸化物
材料からなる膜および金属膜を積層して形成してもよい。
前述の酸化物材料が半導体性を有する場合、トランジスタの活性層に前述の酸化物材料か
らなる膜を用いることができる。その場合、例えば、トランジスタのソース電極およびド
レイン電極として機能する導電膜、および絶縁膜と接して設ける。なお、前述の絶縁膜は
、トランジスタのゲート絶縁膜、下地絶縁膜または層間絶縁膜として機能する。
本発明の一態様により、優れた電気特性を有する半導体装置を作製することができる。
また、マザーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を
行うことができる。
本発明の一態様である酸化物材料の構造を説明する図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様である半導体装置の一例を示す上面図および断面図。 本発明の一態様であるトランジスタを用いた液晶表示装置の一例を示す回路図。 本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図。 本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様であるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様である電子機器の一例を示す斜視図。 ＣＡＡＣを含む酸化物膜のＨＡＡＤＦ−ＳＴＥＭによる平面像および断面像。 ＣＡＡＣを含まない酸化物膜のＨＡＡＤＦ−ＳＴＥＭによる平面像および断面像。 ＣＡＡＣを含む酸化物膜のａｓ−ｄｅｐｏのＸＲＤスペクトル。 ＣＡＡＣを含む酸化物膜の熱処理後のＸＲＤスペクトル。 ＣＡＡＣを含む酸化物膜のａｓ−ｄｅｐｏのＸＲＤスペクトル。 ＣＡＡＣを含む酸化物膜の熱処理後のＸＲＤスペクトル。 ＣＡＡＣを含む酸化物膜のａｓ−ｄｅｐｏのＸＲＤスペクトル。 ＣＡＡＣを含む酸化物膜の熱処理後のＸＲＤスペクトル。 トランジスタのＶｇ−Ｉｄ曲線を示すグラフ。 ＋ＢＴ試験の結果およびーＢＴ試験の結果を示すグラフ。 トランジスタに光を照射しながら行った＋ＢＴ試験の結果およびーＢＴ試験の結果を示すグラフ。 各種ストレス条件におけるしきい値電圧Ｖｔｈの変化量（ΔＶｔｈ）の時間依存性を示すグラフ。 光負バイアス劣化のメカニズムを説明する模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、ト
ランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶ
とき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。従って
、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては
、物理的な接続部分がなく、配線が延在している場合だけのこともある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素
原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸また
はｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物膜の形成方法について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形、または正六角形の原子配列を有し、かつ、ｃ軸方向に垂
直な方向から見て、金属原子が層状、または、金属原子と酸素原子が層状に配列した相を
含む材料をいう。また、ＣＡＡＣを含む酸化物膜はグレインバウンダリーを有しうる新構
造の膜であり、ａｂ面に対しては必ずしも配列していない。
ＣＡＡＣは単結晶ではない。また、ＣＡＡＣを含む酸化物膜は非晶質のみから形成されて
いるものでもない。また、ＣＡＡＣを含む酸化物膜は結晶化した部分（結晶部分）を含む
が、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣを含む酸化物膜を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡ
Ｃを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面や
ＣＡＡＣを含む酸化物膜の表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡ
Ｃを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する
基板面やＣＡＡＣを含む酸化物膜の表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣを含む酸化物膜は、その組成等に応じて、導体であったり、半導体であったり、
絶縁体であったりする。また、その組成等に応じて、可視光に対して透明であったり不透
明であったりする。
このようなＣＡＡＣを含む酸化物の例として、膜状に形成され、膜表面、基板面、または
界面に垂直な方向から観察すると三角形状または六角形状の原子配列が認められ、かつそ
の膜断面を観察すると金属原子または金属原子と酸素原子（または窒素原子）との層状配
列が認められる材料を挙げることもできる。
ＣＡＡＣについて図１を用いて詳細に説明する。なお、特に断りがない限り、図１は上方
向をｃ軸方向とし、図１を示す平面と直交する面をａｂ面とする。なお、単に上半分、下
半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。
図１（Ａ）に、１個の６配位の金属原子Ｍ＿１と、金属原子Ｍ＿１に近接の６個の４配位
のＯと、を有する構造を示す。このような金属原子１個に対して、近接の酸素原子のみ示
した構造を、ここではサブユニットと呼ぶ。図１（Ａ）の構造は、八面体構造をとるが、
簡単のため平面構造で示している。なお、図１（Ａ）の上側半分および下半分にはそれぞ
れ３個ずつ４配位のＯがある。サブユニットは、代表的に一つの金属原子のみを示してい
るが、実際には複数のサブユニット同士が３配位のＯまたは４配位のＯを介して平面的に
広がった金属酸化物層を形成する。
図１（Ｂ）は、１個の５配位の金属原子Ｍ＿２と、金属原子Ｍ＿２に近接の３個の３配位
のＯと、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ
面に存在する。図１（Ｂ）の上側半分および下半分にはそれぞれ１個ずつ４配位のＯがあ
る。
図１（Ｃ）は、１個の４配位の金属原子Ｍ＿３と、金属原子Ｍ＿３に近接の４個の４配位
のＯと、による構造を示す。図１（Ｃ）の上側半分には１個の４配位のＯがあり、下側半
分には３個の４配位のＯがある。
これらの配位数を有する金属原子は、４配位のＯを介して結合する。具体的には、４配位
のＯが足して４個のときに結合する。例えば、６配位の金属原子Ｍ＿１が上側半分の４配
位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子Ｍ＿２の
上側半分の４配位のＯ、５配位の金属原子Ｍ＿２の下側半分の４配位のＯまたは４配位の
金属原子Ｍ＿３の上側半分の４配位のＯのいずれかと結合することになる。
また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合する
。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｇａ（５配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、
＋３、＋４であるため、Ｉｎからなるサブユニット、ＺｎからなるサブユニットおよびＧ
ａからなるサブユニットは、電荷が０となる。そのため、これらの組み合わせであれば層
構造の合計の電荷は常に０となる。一方、Ｓｎからなるサブユニットは電荷が＋１となる
。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要
となる。電荷−１をとる構造として、Ｚｎのサブユニットが二つ結合した構造が挙げられ
る。例えば、Ｓｎからなるサブユニットが１個に対し、Ｚｎのサブユニットが二つ結合し
た構造が１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることがで
きる。
図１（Ｄ）にＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を示す。簡単のため、３配位のＯは省略し
、４配位のＯは個数のみ示した。Ｉｎは５配位および６配位のいずれもとることができる
ものとする。図１（Ｄ）に示した１周期分を繰り返す構造とすることで、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする
組成式で表すことができる。このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の
材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系の材料や、Ｉｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ
系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料
、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料
などを用いた場合も同様である。
次に、ＣＡＡＣを含む酸化物膜の形成方法について説明する。
まず、基板に第１の酸化物膜をスパッタリング法、分子線エピタキシー法、原子層堆積法
またはパルスレーザー蒸着法によって成膜する。なお、成膜時に基板を加熱することで、
非晶質領域に対する結晶領域の割合の多い酸化物膜とすることができる。例えば、基板温
度が１５０℃以上４５０℃以下とすればよい。好ましくは、基板温度が２００℃以上３５
０℃以下とする。
基板温度を高めることによって、ＣＡＡＣを含む酸化物膜をより結晶化させることができ
る。
次に、基板に第１の熱処理を行ってもよい。第１の熱処理を行うことによって、より非晶
質領域に対して結晶領域の割合の多い酸化物膜とすることができる。第１の熱処理は、例
えば２００℃以上基板の歪み点未満で行えばよい。好ましくは、２５０℃以上４５０℃以
下とする。雰囲気は限定されないが、酸化性雰囲気、不活性雰囲気または減圧雰囲気で行
う。処理時間は３分〜２４時間とする。処理時間を長くするほど非晶質領域に対して結晶
領域の割合の多い酸化物膜を形成することができるが、２４時間を超える熱処理は生産性
の低下を招くため好ましくない。
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは
亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装
置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、
好ましくは９Ｎ（９９．９９９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好
ましくは０．１ｐｐｍ未満）とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合し
て用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする
。
ここで、不活性雰囲気とは、窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、
キセノン）などの不活性ガスを主成分とする雰囲気である。具体的には、酸化性ガスなど
の反応性ガスが１０ｐｐｍ未満とする。
第１の熱処理はＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いること
ができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行
うことができる。そのため、非晶質領域に対して結晶領域の割合の多い酸化物膜を形成す
るための時間を短縮することができる。
酸化物として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよ
い。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を
示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏ
などを用いてもよい。
また、窒素を５×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ
／ｃｍ３以上７原子％未満含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料はｃ軸配向した六方晶の結
晶構造を含む酸化物となり、Ｉｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）とＩｎ
−Ｏの結晶面（インジウムと酸素を含む結晶面）との間に、一層のＧａおよびＺｎを有す
る層を備える。または、上述の範囲で窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物材料に
おいて、Ｉｎ−Ｏの結晶面とＩｎ−Ｏの結晶面との間に、複数層のＧａおよびＺｎを有す
る層を備えても構わない。
次に、第１の酸化物膜上に第２の酸化物膜を成膜し、酸化物積層体を形成してもよい。第
１の酸化物膜と第２の酸化物膜は、同様の方法で成膜することができる。
第２の酸化物膜を成膜する際、基板加熱しながら成膜することで、第１の酸化物膜を種結
晶に、第２の酸化物膜を結晶化させることができる。このとき、第１の酸化物膜と第２の
酸化物膜が同一の元素から構成されることをホモ成長という。または、第１の酸化物膜と
第２の酸化物膜とが、少なくとも一種以上異なる元素から構成されることをヘテロ成長と
いう。
なお、第２の酸化物膜を成膜した後、第２の熱処理を行ってもよい。第２の熱処理は、第
１の熱処理と同様の方法で行えばよい。第２の熱処理を行うことによって、非晶質領域に
対して結晶領域の割合の多い酸化物積層体とすることができる。または、第２の熱処理を
行うことによって、第１の酸化物膜を種結晶に、第２の酸化物膜を結晶化させることがで
きる。このとき、第１の酸化物膜と第２の酸化物膜が同一の元素から構成されるホモ成長
としても構わない。または、第１の酸化物膜と第２の酸化物膜とが、少なくとも一種以上
異なる元素から構成されるヘテロ成長としても構わない。
以上の方法で、ＣＡＡＣを含む酸化物膜を形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示したＣＡＡＣを含む酸化物膜を用いた、トランジス
タの一例について図２を用いて説明する。
図２（Ａ）はトランジスタの上面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一
点鎖線Ｃ−Ｄは、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断
面に対応する。
ここでは、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲ
ート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１
０４上にある半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する
一対の電極１１６と、ゲート絶縁膜１１２、半導体膜１０６および一対の電極１１６を覆
う層間絶縁膜１１８と、を有するトランジスタの断面である。
ゲート電極１０４は、単層または積層構造とすればよく、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金か
ら一以上選択して用いればよい。また、ゲート電極１０４は、実施の形態１に示したＣＡ
ＡＣを含む酸化物膜からなる導電膜（酸化物導電膜）を有する構成とすることができる。
酸化物導電膜の組成によって仕事関数を制御することができる。
酸化物導電膜をゲート電極１０４に用いる場合、酸化物導電膜は金属膜と比べて抵抗が高
いため、ゲート電極１０４の抵抗を低減するためにシート抵抗が１０Ω／ｓｑ以下となる
よう前述の材料から選ばれた低抵抗膜と積層して用いると好ましい。ただし、酸化物導電
膜がゲート絶縁膜１１２側になるように積層構造を選択する。
なお、図２ではゲート電極１０４が半導体膜１０６よりも、上面図において縦および横と
もに大きい形状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制している
が、これに限定されるものではない。半導体膜１０６がゲート電極１０４よりも、上面図
において縦および横ともに大きい形状としても構わない。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、こ
れらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接
トランジスタを作製することとなる。なお、可撓性基板上にトランジスタを設けるには、
基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、トラン
ジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とトラン
ジスタとの間に剥離層を設けるとよい。
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコ
ン膜もしくは窒化ガリウム膜、または実施の形態１で示したＣＡＡＣを含む酸化物膜から
なる半導体膜（酸化物半導体膜）を用いればよい。酸化物半導体膜は、成膜が容易で、か
つレーザービーム処理等行わなくても高い電界効果移動度を有するため、半導体膜１０６
に用いる材料として好ましい。また、酸化物半導体膜と該酸化物半導体膜と接するゲート
絶縁膜との界面の界面準位の少ないトランジスタを得ることができる。
ゲート絶縁膜１１２および層間絶縁膜１１８は、例えば酸化シリコン、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリ
ウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱
酸化法、ＣＶＤ法、スパッタリング法などで形成すればよい。ゲート絶縁膜１１２および
層間絶縁膜１１８は、加熱により酸素放出する膜を用いてもよい。加熱により酸素放出す
る膜を用いることで、半導体膜１０６に生じる欠陥を修復することができ、トランジスタ
の電気特性の劣化を抑制できる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いもの
を示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、珪素が２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の
範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素より
も窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が
２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子
％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後
方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。
また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
ゲート絶縁膜１１２および層間絶縁膜１１８は、一対の電極１１６の材料が半導体膜１０
６に拡散し、トランジスタ特性に悪影響を与えることがある場合、一対の電極１１６の材
料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜１１８は、半導体膜１０６の保
護膜として機能する。
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の
放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏ
ｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定
したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算すること
ができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する
原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全
てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在
する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数
１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における
存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱により酸素放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ
（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、
シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当
たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値で
ある。
ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に
酸素が供給されることで、半導体膜１０６とゲート絶縁膜１１２との界面準位密度、また
は半導体膜１０６と層間絶縁膜１１８との界面準位密度を低減できる。この結果、トラン
ジスタの動作などに起因して、半導体膜１０６とゲート絶縁膜１１２との界面、または半
導体膜１０６と層間絶縁膜１１８との界面にキャリアが捕獲されることを抑制することが
でき、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半
導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、ト
ランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜１１２また
は層間絶縁膜１１８から酸化物半導体膜である半導体膜１０６に酸素が十分に供給される
ことにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸
素欠損密度を低減することができる。
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱により酸素放出する膜を設け
ることで、半導体膜１０６とゲート絶縁膜１１２との界面の界面準位密度、または半導体
膜１０６と層間絶縁膜１１８との界面の界面準位密度、ならびに酸化物半導体膜である半
導体膜１０６の酸素欠損密度を低減し、酸化物半導体膜である半導体膜１０６とゲート絶
縁膜１１２または層間絶縁膜１１８との界面におけるキャリア捕獲の影響を小さくするこ
とができる。
一対の電極１１６は、ゲート電極１０４で示した金属、金属窒化物、金属酸化物または合
金などを適宜用いればよい。
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置など
でも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、
基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積
層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎま
たはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
以上のように、しきい値電圧の制御された、優れた電気特性を有するトランジスタを得る
ことができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装
置を生産性高く作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタとは異なる構造のトランジスタに
ついて説明する。
図３は本発明の一態様であるトランジスタの上面図および断面図である。図３（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図３（Ｂ）に示すＡ−Ｂ断面およ
び図３（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、基板１００およびゲ
ート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極１１６
と、ゲート絶縁膜１１２を介してゲート電極１０４上にある一対の電極１１６と一部が接
する半導体膜１０６と、ゲート絶縁膜１１２、一対の電極１１６および半導体膜１０６を
覆う層間絶縁膜１１８と、を有するトランジスタの断面である。
本実施の形態においても、ゲート電極１０４および半導体膜１０６は実施の形態２と同様
の構成とする。実施の形態１に示したＣＡＡＣを含む酸化物膜を有するゲート電極を用い
ることで、仕事関数が制御され、トランジスタのしきい値電圧を制御することができる。
また、半導体膜１０６に実施の形態１で示した酸化物半導体膜を用いることで、酸化物半
導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の界面準位密度の低いトランジ
スタを得ることができる。
図４は本発明の一態様であるトランジスタの上面図および断面図である。図４（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図４（Ｂ）に示すＡ−Ｂ断面およ
び図４（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の半導体膜１０６と、半導体膜１０６上にあり半導体膜１０６と一部が接する一対の電極
１１６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲート
絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトランジス
タの断面である。
下地絶縁膜１０２は、ゲート絶縁膜１１２および層間絶縁膜１１８と同様の構成とするこ
とができる。
図５は本発明の一態様であるトランジスタの上面図および断面図である。図５（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図５（Ｂ）に示すＡ−Ｂ断面およ
び図５（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の一対の電極１１６と、一対の電極１１６上にあり一対の電極１１６と一部が接する半導
体膜１０６と、半導体膜１０６および一対の電極１１６を覆うゲート絶縁膜１１２と、ゲ
ート絶縁膜１１２を介して半導体膜１０６上にあるゲート電極１０４と、を有するトラン
ジスタの断面である。
なお、図３乃至図５ではゲート電極１０４が半導体膜１０６よりも縦、横ともに大きい形
状にすることで半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限
定されるものではない。半導体膜１０６がゲート電極１０４よりも、上面図において縦お
よび横ともに大きい形状としても構わない。
図６は本発明の一態様であるトランジスタの上面図および断面図である。図６（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図６（Ｂ）に示すＡ−Ｂ断面およ
び図６（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上
の領域１２６および領域１２１を有する半導体膜と、領域１２１上のゲート絶縁膜１１２
と、ゲート絶縁膜１１２上のゲート電極１０４と、下地絶縁膜１０２、領域１２６、ゲー
ト絶縁膜１１２およびゲート電極１０４を覆う層間絶縁膜１１８と、層間絶縁膜１１８に
設けられた領域１２６を露出する開口部を介して領域１２６と接する一対の電極１１６と
、を有するトランジスタの断面である。
ここで、ゲート絶縁膜１１２およびゲート電極１０４は概略同一の上面形状としてもよい
。この形状は、ゲート電極１０４およびゲート絶縁膜１１２を同一のマスクを用いて加工
することで得られる。なお、ゲート電極１０４およびゲート絶縁膜１１２を形成後、プラ
ズマ処理または薬液処理によってゲート電極１０４の幅を細くしても構わない。
領域１２１は、ゲート絶縁膜１１２またはゲート電極１０４と概略同一の上面形状として
もよい。この形状は、ゲート絶縁膜１１２またはゲート電極１０４をマスクに半導体膜の
領域１２６を形成することで得られる。例えば、ゲート絶縁膜１１２またはゲート電極１
０４をマスクに、半導体膜に不純物（ホウ素、リン、水素、希ガス、窒素など）を導入し
、低抵抗化された領域を領域１２６とすることができる。なお、領域１２１は、領域１２
６が形成されていない半導体膜の領域である。
領域１２１は、トランジスタのチャネル領域としての機能を有する。また、領域１２６は
、トランジスタのソース領域およびドレイン領域としての機能を有する。
図７は本発明の一態様であるトランジスタの上面図および断面図である。図７（Ａ）に示
した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄは、それぞれ図７（Ｂ）に示すＡ−Ｂ断面およ
び図７（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図７（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
Ａ−Ｂ断面は、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４上
のゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある領域１
２６および領域１２１を有する半導体膜と、該半導体膜およびゲート絶縁膜１１２を覆う
層間絶縁膜１１８と、層間絶縁膜１１８に設けられた領域１２６を露出する開口部を介し
て領域１２６と接する一対の電極１１６と、を有するトランジスタの断面である。
図７は、ゲート絶縁膜１１２およびゲート電極１０４と領域１２１が概略同一の上面形状
として図示されているが、これに限定されない。ゲート絶縁膜１１２およびゲート電極１
０４と領域１２１の形状が異なっていても構わない。
以上のように、しきい値電圧の制御された、優れた電気特性を有するトランジスタを得る
ことができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装
置を生産性高く作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて作製
した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一
形態を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（
Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも
、当業者であれば容易に想到しうるものである。
図８にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、
ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２００
を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０
と、を含む。こうした画素２００が複数配列して液晶表示装置の画素部を構成する。なお
、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載
する。
トランジスタ２３０は、実施の形態２または実施の形態３で示したトランジスタを用いる
。本発明の一態様であるトランジスタを用いることで、消費電力が小さく、電気特性が良
好かつ信頼性の高い表示装置を得ることができる。
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３
０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の一方の容量
電極および液晶素子２１０の一方の画素電極と接続する。キャパシタ２２０の他方の容量
電極および液晶素子２１０の他方の画素電極は、共通電極と接続する。なお、共通電極は
ゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２
または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電
圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくするこ
とができる。そのため、消費電力を低減することができる。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２
または実施の形態３に示したトランジスタを含んでもよい。該トランジスタはしきい値電
圧が制御されているため、オフ電流を小さくでき、またオンのための電圧を小さくするこ
とができる。そのため、消費電力を低減することができる。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基
板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続しても
よい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、
ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシ
タ２２０に電荷が蓄積される。１列分の充電後、該列にあるトランジスタ２３０はオフ状
態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２０に蓄積された電
荷によって必要な電圧を維持することができる。その後、次の列のキャパシタ２２０の充
電に移る。このようにして、１列〜ａ列の充電を行う。
なお、トランジスタ２３０はしきい値電圧が制御されたトランジスタであるため、キャパ
シタ２２０に保持された電荷が抜けにくく、キャパシタ２２０の容量を小さくすることが
可能となるため、充電に必要な消費電力を低減することができる。
また、トランジスタ２３０にオフ電流の小さなトランジスタ（酸化物半導体膜を用いたト
ランジスタなど）を用いる場合、電圧を維持する期間を長くすることができる。この効果
によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき
、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さく
することが可能となるため、充電に必要な消費電力を低減することができる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい液晶表示装置
を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態２または実施の形態３に示したトランジスタを用いて、半
導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択し
てキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内
容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領
域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持するこ
とで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２または実施の形態
３で示したトランジスタを適用することができる。
まずは、実施の形態２または実施の形態３で示したトランジスタを適用した揮発性メモリ
について図９を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジス
タＴｒと、キャパシタＣと、を有する（図９（Ａ）参照。）。
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図９
（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電
された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。
この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間に
リフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態２または実施の形態３で示したトランジスタを適
用すると、しきい値電圧が制御されているため、保持期間Ｔ＿１を長くすることができる
。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減するこ
とができる。
トランジスタＴｒにオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間を
さらに長くすることが可能となるため、さらに消費電力を低減することができる。例えば
、高純度化されオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下とな
った酸化物半導体膜を用いたトランジスタでＤＲＡＭを構成すると、電力を供給せずに数
日間〜数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい揮発性メモリ
を得ることができる。
次に、実施の形態２または実施の形態３で示したトランジスタを適用した不揮発性メモリ
について図１０を用いて説明する。
図１０（Ａ）は、不揮発性メモリの回路図である。不揮発性メモリは、トランジスタＴｒ
＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴ
ｒ＿１のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジス
タＴｒ＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレイン
と接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容
量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジス
タＴｒ＿２のゲートと接続するフローティングゲートＦＧと、を有する。
なお、本実施の形態に示す不揮発性メモリは、フローティングゲートＦＧの電位に応じて
、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、
図１０（Ｂ）は容量配線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電
流ＩＤ＿２との関係を説明する図である。
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電圧を調整する
ことができる。例えば、ソース配線ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線
ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上
とすることで、フローティングゲートＦＧの電位をＨＩＧＨにすることができる。また、
ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで
、フローティングゲートＦＧの電位をＬＯＷにすることができる。
そのため、ＦＧ＝ＬＯＷで示したＶＣＬ−ＩＤ＿２カーブと、ＦＧ＝ＨＩＧＨで示したＶ
ＣＬ−ＩＤ＿２カーブのいずれかを得ることができる。即ち、ＦＧ＝ＬＯＷでは、ＶＣＬ
＝０Ｖにてドレイン電流ＩＤ＿２が小さいため、データ０となる。また、ＦＧ＝ＨＩＧＨ
では、ＶＣＬ＝０Ｖにてドレイン電流ＩＤ＿２が大きいため、データ１となる。このよう
にして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に実施の形態２または実施の形態３で示したトランジスタ
を適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、フロー
ティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間
を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持する
ことができる。また、本発明の一態様を用いることでトランジスタＴｒ＿１のしきい値電
圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメ
モリなどと比較して消費電力を低減することができる。
なお、トランジスタＴｒ＿２に、実施の形態２または実施の形態３で示したトランジスタ
を適用しても構わない。
次に、図１０に示した不揮発性メモリにおいて、キャパシタを含まない構成について図１
１を用いて説明する。
図１１は、不揮発性メモリの回路図である。不揮発性メモリは、トランジスタＴｒ＿１と
、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１
のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ
＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続
するドレイン配線ＤＬ＿２と、トランジスタＴｒ＿１のドレインと接続するトランジスタ
Ｔｒ＿２のゲートと、を有する。
トランジスタＴｒ＿１にオフ電流の小さなトランジスタを用いる場合、キャパシタを設け
なくてもＴｒ＿１のドレインとＴｒ＿２のゲートの間に電荷を保持できる。キャパシタを
設けない構成であるため、小面積化が可能となり、キャパシタを設けた場合と比べ集積化
することができる。
また、本実施の形態では、配線を４本または５本用いる不揮発性メモリを示したが、これ
に限定されるものではない。例えば、ソース配線ＳＬ＿１とドレイン配線ＤＬ＿２を共通
にする構成としても構わない。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導
体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態２または実施の形態３を適用した電子機器の例について説
明する。
図１２（Ａ）は携帯情報端末である。筐体３００と、ボタン３０１と、マイクロフォン３
０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機
としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用する
ことができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路
に本発明の一態様を適用することもできる。
図１２（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本
発明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで
、表示部３１１のサイズを大きくしたときにも表示品位の高いディスプレイとすることが
できる。
図１２（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイク
ロフォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適
用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一
態様を適用することもできる。
本発明の一態様を用いることで、電子機器のコストを小さくすることができる。また表示
品位の高い表示装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
ＣＡＡＣを含む酸化物の高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥ
Ｍ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）で得られた平
面像および断面像を、それぞれ図１３（Ａ）および図１３（Ｂ）に示す。同様に、非晶質
の酸化物のＨＡＡＤＦ−ＳＴＥＭで得られた平面像および断面像を、それぞれ図１４（Ａ
）および図１４（Ｂ）に示す。
サンプルはＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜で、ＤＣスパッタリング法によって石英基
板上に成膜した。その他の成膜条件は、電力を０．５ｋＷ、成膜圧力を０．４Ｐａ、成膜
ガスとしてＡｒが３５ｓｃｃｍ、Ｏ２が１５ｓｃｃｍ、ターゲット−基板間距離を６０ｍ
ｍとした。ターゲットは、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：
Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いた。なお、厚さは１００ｎｍである。
ここで、サンプル１は基板温度を４００℃、サンプル２は基板温度を室温としており、成
膜後に熱処理は行っていない。
図１３（Ａ）の領域１００１および領域１００２に示す平面像から、ａｂ面、表面または
界面の方向から見て三角形状または六角形状の原子配列を有することがわかった。また、
図１３（Ｂ）に示す断面像から、矢印に示す方向に金属原子が並んでいることがわかった
。即ち、金属原子、または金属原子と酸素原子とがｃ軸方向に層状に配列していることが
わかった。即ち、サンプル１はＣＡＡＣを含む酸化物膜であることがわかる。
図１４（Ａ）に示す平面像から、表面または界面の方向から見て三角形状または六角形状
の原子配列は確認できなかった。また、図１４（Ｂ）に示す断面像から、金属原子、また
は金属原子と酸素原子とが層状に配列していないことがわかった。即ち、サンプル２はＣ
ＡＡＣを含む酸化物膜ではないことがわかる。
以上のように、ＣＡＡＣを含む酸化物膜を得ることができた。
本実施例では、ＣＡＡＣを含む酸化物膜の結晶状態を、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ
Ｄｉｆｆｒａｃｔｉｏｎ）法によって評価した例について説明する。
サンプルのＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜で、ＤＣスパッタリング法によって石英基
板上に成膜した。その他の成膜条件は、電力を０．５ｋＷ、成膜圧力を０．４Ｐａ、ター
ゲット−基板間距離を６０ｍｍ、基板温度を４００℃とした。ターゲットは、Ｉｎ−Ｇａ
−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を
用いた。なお、厚さは３００ｎｍである。
ここで、サンプル３は、成膜ガスがＯ２＝４０ｓｃｃｍであり、サンプル４は成膜ガスが
Ｎ２＝４０ｓｃｃｍである。
図１５および図１６はｏｕｔ ｏｆ ｐｌａｎｅ法で測定したＸＲＤのスペクトルであり
、図１５が成膜後（ａｓ−ｄｅｐｏ）、図１６が成膜後Ｎ２雰囲気にて４５０℃１時間の
熱処理後を示す。ここで、実線１１０１および実線１１０３はサンプル３を、実線１１０
２および実線１１０４はサンプル４のＸＲＤスペクトルを示す。
図１５および図１６より、いずれの条件でも（００９）に相当するピークを有し、ｃ軸に
強く配向していることがわかった。即ち、サンプル３およびサンプル４はｃ軸配向である
ことがわかった。特に、サンプル４で（００９）に相当するピーク強度が大きい傾向が見
られた。また、サンプル３は、（００９）に相当するピーク位置が低角度側にシフトして
いることがわかった。
図１７および図１８はｉｎ ｐｌａｎｅ法で測定したＸＲＤのスペクトルであり、図１７
が成膜後（ａｓ−ｄｅｐｏ）、図１８が成膜後Ｎ２雰囲気にて４５０℃１時間の熱処理後
を示す。ここで、実線１１１１および実線１１１３はサンプル３を、実線１１１２および
実線１１１４はサンプル４のＸＲＤスペクトルを示す。
図１７および図１８より、いずれの条件でも（００９）に相当するピークを有し、ｃ軸に
強く配向していることがわかった。また、（１１０）に相当するピークおよび（１１９）
に相当するピークも有することがわかった。
次に、図１９および図２０は、ｉｎ ｐｌａｎｅ法によって得られた（１１０）のピーク
位置（２θ）で光学系を固定し、試料面法線を軸として試料を回転させて得たＸＲＤスペ
クトルである。ここで、実線１１２１および実線１１２３はサンプル３を、実線１１２２
および実線１１２４はサンプル４のＸＲＤスペクトルを示す。
図１９および図２０より、いずれの条件でもピークは見られなかった。
図１５乃至図２０より、測定したサンプルが非単結晶であり、かつ多結晶とも異なる性質
を有するＣＡＡＣの特徴を示すことがわかった。なお、本実施例ではＩｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物膜について説明しているが、特にこの材料に限定されず、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の酸化物膜においてもＣＡＡＣを含む酸化物膜が得られる。
６００ｍｍ×７２０ｍｍのガラス基板上に、ＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸
化物膜（膜厚３５ｎｍ）を用いてトランジスタを作製し、その初期特性を図２１に示す。
作製したトランジスタのチャネル長Ｌは３μｍ、チャネル幅Ｗは５０μｍであり、図２に
示した構造のボトムゲート型トランジスタである。また、トランジスタのゲート絶縁膜の
膜厚は１００ｎｍである。
図２１は基板内の２０ポイントを測定したＶｇ−Ｉｄ曲線データ（Ｖｄ＝１Ｖ、Ｖｄ＝１
０Ｖ）であるが、ほぼ同じ値がプロットされて重なっているため、この結果からＣＡＡＣ
を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜を用いたトランジスタは良好な均一性を有して
いる。図２１中の上側のＶｇ−Ｉｄ曲線がＶｄ＝１０Ｖの時の値であり、図２１中の下側
のＶｇ−Ｉｄ曲線がＶｄ＝１Ｖの時の値である。
なお、これらのトランジスタのしきい値電圧Ｖｔｈの平均値は、１．３４Ｖ、電界効果移
動度の平均値は、１０．７ｃｍ２／Ｖｓであった。なお、このしきい値電圧Ｖｔｈは、Ｖ
ｄを１０Ｖとして測定したＶｇ−Ｉｄ曲線のＩｄを、その平方根で表した曲線（以下、√
Ｉｄ曲線ともいう）を用いて算出した値である。
また、トランジスタの信頼性を評価するため、新たにＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物膜（膜厚３５ｎｍ）を用いて５インチ基板上に複数のトランジスタを作製し
、それらのトランジスタに対してＢＴ試験を行った。作製したトランジスタのチャネル長
Ｌは６μｍ、チャネル幅Ｗは５０μｍであり、図２に示した構造のボトムゲート型トラン
ジスタである。また、トランジスタのゲート絶縁膜の膜厚は１００ｎｍである。
ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化
を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい
値電圧Ｖｔｈの変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後におい
て、しきい値電圧Ｖｔｈの変化量（ΔＶｔｈ）が少ないほど、信頼性が高いトランジスタ
であるといえる。
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、ト
ランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異
なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また
、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験とい
い、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験と
いう。
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間に
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースお
よびドレインの電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００
ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖ
とすればよい。
なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
ＢＴ試験は、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を３ＭＶ／ｃｍ、印加
時間（ストレス時間とも呼ぶ。）を１００秒、２００秒、５００秒、１０００秒、１５０
０秒、２０００秒とし、＋ＢＴ試験および−ＢＴ試験を行った。
２０００秒後の＋ＢＴ試験の結果を図２２（Ａ）に示し、２０００秒後の−ＢＴ試験の結
果を図２２（Ｂ）に示す。
図２２（Ａ）においては、初期特性に比べて＋ＢＴ試験後のしきい値電圧Ｖｔｈがプラス
方向に０．６３Ｖ変化しており、図２２（Ｂ）において、初期特性に比べて−ＢＴ試験後
のしきい値電圧Ｖｔｈがプラス方向に０．０２Ｖ変化している。どちらのＢＴ試験におい
ても、しきい値電圧Ｖｔｈの変化量ΔＶｔｈは１Ｖ以下であり、ＣＡＡＣを含むＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系の酸化物膜を用いて作製したトランジスタの信頼性が高いことが確認でき
た。
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試
験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて−Ｂ
Ｔ試験を行うと、先に行った＋ＢＴ試験の影響により、−ＢＴ試験結果を正しく評価する
ことができない。また、一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験
を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り
返す場合はこの限りではない。
また、ＬＥＤ光源（照度１００００ルクスの白色光）を用い、光を照射しながら行った＋
ＢＴ試験の結果（光正バイアス劣化ともいう。）を図２３（Ａ）、ＬＥＤ光源を用い、光
を照射しながら行った−ＢＴ試験の結果（光負バイアス劣化ともいう。）を図２３（Ｂ）
に示す。図２３（Ａ）においては、初期特性に比べて＋ＢＴ試験後のしきい値電圧Ｖｔｈ
がプラス方向に０．２７Ｖ変化しており、図２３（Ｂ）において、初期特性に比べて−Ｂ
Ｔ試験後のしきい値電圧Ｖｔｈがマイナス方向に０．２３Ｖ変化している。光照射時のど
ちらのＢＴ試験においても、しきい値電圧Ｖｔｈの変化量ΔＶｔｈは１Ｖ以下であり、Ｃ
ＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物膜を用いて作製したトランジスタの信頼性
が高いことが確認できた。
また、図２４に各種ストレス条件におけるしきい値電圧Ｖｔｈの変化量ΔＶｔｈの時間依
存性を示す。縦軸は、しきい値電圧Ｖｔｈの変化量ΔＶｔｈをリニアスケールで示してお
り、横軸はストレス時間をログスケールで示している。
図２５（Ａ）および図２５（Ｂ）に光負バイアス劣化のメカニズムを説明する模式図を示
す。図２５（Ａ）および図２５（Ｂ）は酸化物半導体とゲート絶縁膜の界面を表している
。図２５（Ａ）に示すようにトランジスタに光が当たると、ホールができる。このホール
がトラップ、デトラップされる。そのホールは図２５（Ｂ）に示すように、ゲート絶縁膜
に引き寄せられることで、固定電荷となり、しきい値電圧Ｖｔｈをマイナスシフトさせる
。よって、酸素欠損準位が無いことが、光負バイアス劣化を無くすために重要である。即
ち、酸素欠損を低減することが、光負バイアス劣化を無くすことに有効である。非晶質表
面よりも結晶表面のほうが酸素が抜けにくいため、ＣＡＡＣを含むＩｎ−Ｇａ−Ｚｎ−Ｏ
系の酸化物膜を用いたトランジスタは高い信頼性を有する。また、酸素欠損を低減するた
め、ゲート絶縁膜および層間絶縁膜として、加熱により酸素放出する膜を用いることや、
酸化性雰囲気下で加熱処理を行うことは信頼性を高める上で有効である。
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 半導体膜
１１２ ゲート絶縁膜
１１６ 電極
１１８ 層間絶縁膜
１２１ 領域
１２６ 領域
２００ 画素
２１０ 液晶素子
２２０ キャパシタ
２３０ トランジスタ
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部
１００１ 領域
１００２ 領域
１１０１ 実線
１１０２ 実線
１１０３ 実線
１１０４ 実線
１１１１ 実線
１１１２ 実線
１１１３ 実線
１１１４ 実線
１１２１ 実線
１１２２ 実線
１１２３ 実線
１１２４ 実線

Claims (5)

  1. 絶縁膜上に接して、ＩｎとＳｎとＺｎとを有する酸化物半導体膜をスパッタリング法により形成する方法であって、
    前記酸化物半導体膜は、非単結晶であり、
    前記酸化物半導体膜は、結晶を有し、
    前記結晶は、ｃ軸配向していることを特徴とする酸化物半導体膜の形成方法。
  2. 絶縁膜上に接して、ＩｎとＳｎとＺｎとを有する酸化物半導体膜をスパッタリング法により形成する方法であって、
    前記酸化物半導体膜は、非単結晶であり、
    前記酸化物半導体膜は、第１の結晶部分と第２の結晶部分とを有し、
    前記第１の結晶部分のｃ軸と前記第２の結晶部分のｃ軸とは、向きが揃っていることを特徴とする酸化物半導体膜の形成方法。
  3. 絶縁膜上に接して、ＩｎとＳｎとＺｎとを有する酸化物半導体膜をスパッタリング法により形成する方法であって、
    前記酸化物半導体膜は、非単結晶であり、
    前記酸化物半導体膜は、複数の結晶を有し、
    前記複数の結晶は、前記酸化物半導体膜の表面に垂直な方向に沿うｃ軸を有することを特徴とする酸化物半導体膜の形成方法。
  4. 絶縁膜上に接して、ＩｎとＳｎとＺｎとを有する酸化物半導体膜をスパッタリング法により形成する方法であって、
    前記酸化物半導体膜は、非単結晶であり、
    前記酸化物半導体膜は、第１の結晶部分と第２の結晶部分とを有し、
    前記第１の結晶部分のｃ軸と前記第２の結晶部分のｃ軸とは、前記酸化物半導体膜表面に垂直な方向に沿うように揃っていることを特徴とする酸化物半導体膜の形成方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記絶縁膜は基板上に設けられ、
    前記酸化物半導体膜のスパッタリング法による形成は、前記基板の温度を１５０℃以上として行われることを特徴とする酸化物半導体膜の形成方法。
JP2017097864A 2010-12-17 2017-05-17 酸化物半導体膜の形成方法 Withdrawn JP2017157854A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010282135 2010-12-17
JP2010282135 2010-12-17
JP2011151859 2011-07-08
JP2011151859 2011-07-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015212571A Division JP2016028451A (ja) 2010-12-17 2015-10-29 酸化物半導体膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018238722A Division JP6676742B2 (ja) 2010-12-17 2018-12-20 トランジスタの作製方法

Publications (1)

Publication Number Publication Date
JP2017157854A true JP2017157854A (ja) 2017-09-07

Family

ID=46233247

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011274833A Active JP5833423B2 (ja) 2010-12-17 2011-12-15 半導体装置
JP2015212571A Withdrawn JP2016028451A (ja) 2010-12-17 2015-10-29 酸化物半導体膜
JP2017097864A Withdrawn JP2017157854A (ja) 2010-12-17 2017-05-17 酸化物半導体膜の形成方法
JP2018238722A Active JP6676742B2 (ja) 2010-12-17 2018-12-20 トランジスタの作製方法
JP2019121643A Active JP6877490B2 (ja) 2010-12-17 2019-06-28 トランジスタ及び表示装置
JP2021074824A Active JP7228620B2 (ja) 2010-12-17 2021-04-27 トランジスタ
JP2022172114A Withdrawn JP2023001202A (ja) 2010-12-17 2022-10-27 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP2023019663A Active JP7478863B2 (ja) 2010-12-17 2023-02-13 トランジスタ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011274833A Active JP5833423B2 (ja) 2010-12-17 2011-12-15 半導体装置
JP2015212571A Withdrawn JP2016028451A (ja) 2010-12-17 2015-10-29 酸化物半導体膜

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018238722A Active JP6676742B2 (ja) 2010-12-17 2018-12-20 トランジスタの作製方法
JP2019121643A Active JP6877490B2 (ja) 2010-12-17 2019-06-28 トランジスタ及び表示装置
JP2021074824A Active JP7228620B2 (ja) 2010-12-17 2021-04-27 トランジスタ
JP2022172114A Withdrawn JP2023001202A (ja) 2010-12-17 2022-10-27 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP2023019663A Active JP7478863B2 (ja) 2010-12-17 2023-02-13 トランジスタ

Country Status (6)

Country Link
US (6) US9368633B2 (ja)
JP (8) JP5833423B2 (ja)
KR (5) KR102368949B1 (ja)
CN (2) CN106960866B (ja)
TW (7) TWI634657B (ja)
WO (1) WO2012081591A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102368949B1 (ko) 2010-12-17 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
WO2014002916A1 (en) * 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for manufacturing oxide film
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
JP6125017B2 (ja) * 2013-08-07 2017-05-10 シャープ株式会社 Ｘ線イメージセンサー用基板
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
JPWO2018070169A1 (ja) * 2016-10-11 2019-07-04 日立オートモティブシステムズ株式会社 モーター制御装置
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
CN108365013B (zh) * 2018-02-27 2021-03-02 武汉华星光电技术有限公司 薄膜晶体管、阵列基板、显示面板及其制备方法、终端

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1045496A (ja) * 1996-07-31 1998-02-17 Hoya Corp 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2008098637A (ja) * 2006-10-12 2008-04-24 Xerox Corp 薄膜トランジスタ
JP2008533693A (ja) * 2006-02-15 2008-08-21 財団法人高知県産業振興センター 半導体素子及びその製法
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
JP2009057605A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
JP2010171404A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH08330103A (ja) 1995-06-01 1996-12-13 Hoya Corp 電気抵抗膜
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법
JP2005150635A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd 薄膜トランジスタ
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
CN101032027B (zh) 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4906550B2 (ja) 2007-03-19 2012-03-28 三菱マテリアル株式会社 酸化亜鉛機能膜の製造方法及び該方法により得られる酸化亜鉛機能膜
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
JP5088792B2 (ja) 2008-04-02 2012-12-05 富士フイルム株式会社 Ｚｎ含有複合酸化物膜の成膜方法
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
KR101260147B1 (ko) 2008-08-15 2013-05-02 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010165961A (ja) 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US20100320456A1 (en) 2009-06-19 2010-12-23 Epv Solar, Inc. Method for Fabricating a Doped and/or Alloyed Semiconductor
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102066532B1 (ko) 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102223595B1 (ko) 2009-11-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101370301B1 (ko) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR101995082B1 (ko) * 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102368949B1 (ko) 2010-12-17 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1045496A (ja) * 1996-07-31 1998-02-17 Hoya Corp 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2008533693A (ja) * 2006-02-15 2008-08-21 財団法人高知県産業振興センター 半導体素子及びその製法
JP2008098637A (ja) * 2006-10-12 2008-04-24 Xerox Corp 薄膜トランジスタ
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
JP2009057605A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
JP2010171404A (ja) * 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
KR20130129403A (ko) 2013-11-28
US20190013407A1 (en) 2019-01-10
CN103250256A (zh) 2013-08-14
TWI595647B (zh) 2017-08-11
KR102424181B1 (ko) 2022-07-21
JP2019054287A (ja) 2019-04-04
JP6676742B2 (ja) 2020-04-08
TW202109876A (zh) 2021-03-01
US11217702B2 (en) 2022-01-04
CN106960866B (zh) 2021-03-12
TWI634657B (zh) 2018-09-01
JP7478863B2 (ja) 2024-05-07
KR102181898B1 (ko) 2020-11-23
KR20190085189A (ko) 2019-07-17
TW202322199A (zh) 2023-06-01
JP2023001202A (ja) 2023-01-04
TW201941423A (zh) 2019-10-16
KR102001577B1 (ko) 2019-07-18
JP2021132213A (ja) 2021-09-09
US20120153364A1 (en) 2012-06-21
JP7228620B2 (ja) 2023-02-24
US9368633B2 (en) 2016-06-14
JP2016028451A (ja) 2016-02-25
US20220165883A1 (en) 2022-05-26
TW201639147A (zh) 2016-11-01
US10079309B2 (en) 2018-09-18
CN103250256B (zh) 2017-04-19
KR101895325B1 (ko) 2018-09-05
US20200243686A1 (en) 2020-07-30
KR20180098706A (ko) 2018-09-04
KR20220029766A (ko) 2022-03-08
JP2023053237A (ja) 2023-04-12
CN106960866A (zh) 2017-07-18
US20230335647A1 (en) 2023-10-19
TW201735351A (zh) 2017-10-01
JP5833423B2 (ja) 2015-12-16
JP6877490B2 (ja) 2021-05-26
JP2019179933A (ja) 2019-10-17
TW201906154A (zh) 2019-02-01
US20160284861A1 (en) 2016-09-29
TWI574400B (zh) 2017-03-11
WO2012081591A1 (en) 2012-06-21
KR20200131356A (ko) 2020-11-23
TW201240079A (en) 2012-10-01
US11688810B2 (en) 2023-06-27
US11049977B2 (en) 2021-06-29
KR102368949B1 (ko) 2022-02-28
JP2013035740A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
JP7478863B2 (ja) トランジスタ
JP6215430B2 (ja) 酸化物膜、半導体装置
TW202422658A (zh) 氧化物材料及半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181227

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200508