JP2005150635A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2005150635A JP2005150635A JP2003389846A JP2003389846A JP2005150635A JP 2005150635 A JP2005150635 A JP 2005150635A JP 2003389846 A JP2003389846 A JP 2003389846A JP 2003389846 A JP2003389846 A JP 2003389846A JP 2005150635 A JP2005150635 A JP 2005150635A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- zinc oxide
- film transistor
- channel layer
- oxide thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 92
- 239000011787 zinc oxide Substances 0.000 claims abstract description 46
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- -1 ScAlMgO 4 Chemical compound 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタにおいて、オン/オフ比及び電界効果移動度を高める。
【解決手段】 酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタにおいて、酸化亜鉛薄膜からなるチャネル層の結晶面(002)の面間隔d(002)が、2.6130(Å)≦d(002)≦2.6180(Å)の範囲であることを特徴としており、好ましくは、ドレイン電流Isdの流れる方向(キャリアの移動方向)と前記チャネル層の結晶面(002)とが実質的に平行であることを特徴としている。
【選択図】 図1
【解決手段】 酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタにおいて、酸化亜鉛薄膜からなるチャネル層の結晶面(002)の面間隔d(002)が、2.6130(Å)≦d(002)≦2.6180(Å)の範囲であることを特徴としており、好ましくは、ドレイン電流Isdの流れる方向(キャリアの移動方向)と前記チャネル層の結晶面(002)とが実質的に平行であることを特徴としている。
【選択図】 図1
Description
本発明は、酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタに関するものである。
酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタは、酸化亜鉛薄膜が透明導電性を有することから、透明トランジスタを形成できるため、近年注目されている。
特許文献1においては、バルク単結晶に匹敵する高品質の酸化亜鉛薄膜を形成し、薄膜トランジスタの特性を向上させるため、ScAlMgO4等の酸化亜鉛と格子整合の良い基板を用いて、高品質のチャネル層を形成することが提案されている。
また、特許文献2においては、酸化亜鉛薄膜からなるチャネル層に、Ni及びLiなどの不純物をドープし、チャネル層の抵抗を高くすることにより、オフ電流を下げて、良好なオン/オフ比を有する薄膜トランジスタを形成することが提案されている。
しかしながら、特許文献1において提案されているように、ScAlMgO4等のような酸化亜鉛と格子整合の良い特殊な基板を用いる場合、材料コストが高くなり、また大面積の基板を準備することができない。従って、低コストで薄膜トランジスタを作製する場合や、大面積の薄膜トランジスタを作製する場合には問題となる。
また、特許文献2において提案されているように、NiやLi等をドープした酸化亜鉛薄膜を形成する場合、これらの不純物源を別途準備する必要があり、製造コストが高くなるという問題を生じる。また、不純物を含む酸化亜鉛薄膜を形成する場合、形成室内の壁面に不純物を含む酸化亜鉛薄膜が付着し、絶縁層など他の層を同一の形成室内で形成すると、壁面からの不純物が膜中に取り込まれ、デバイス特性が低下するおそれがある。
特開2000−277534号公報
特開2002−76356号公報
本発明は、酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタであり、酸化亜鉛薄膜からなるチャネル層の結晶面(002)の面間隔d(002)が、2.6130(Å)≦d(002)≦2.6180(Å)の範囲であることを特徴としている。
本発明に従い、酸化亜鉛薄膜からなるチャネル層の結晶面(002)の面間隔d(002)を、2.6130(Å)≦d(002)≦2.6180(Å)の範囲とすることにより、オン/オフ比が高く、かつ電界効果移動度が高い酸化亜鉛チャネル層を形成することができる。
このような面間隔d(002)は、酸化亜鉛薄膜を形成する際の酸素分圧を変化させることにより調整することができる。
また、本発明における薄膜トランジスタは、チャネル層中のドレイン電流Isdの流れる方向(キャリアの移動方向)が、チャネル層の結晶面(002)と実質的に平行になるように形成されていることが好ましい。このように構成することにより、オン/オフ比が高く、かつ電界効果移動度が高いという本発明の効果をより得やすくなる。
本発明に従えば、オン/オフ比が高く、かつ電界効果移動度が高い酸化亜鉛薄膜からなるチャネル層を有する薄膜トランジスタを得ることができる。
以下、本発明を実施例により説明するが、本発明は以下の実施例に限定されるものではない。
〔酸化亜鉛薄膜の形成〕
ガラス基板の上に、RFマグネトロンスパッタリング法により酸化亜鉛薄膜を形成した。スパッタガスであるArガス中における酸素分圧を変化させた7種類の異なる条件A〜G下で酸化亜鉛薄膜を厚み200nmとなるように形成した。
ガラス基板の上に、RFマグネトロンスパッタリング法により酸化亜鉛薄膜を形成した。スパッタガスであるArガス中における酸素分圧を変化させた7種類の異なる条件A〜G下で酸化亜鉛薄膜を厚み200nmとなるように形成した。
得られた酸化亜鉛薄膜の結晶性をX線回折測定により評価した。測定にはCuKαを用い、管電圧40KV、管電流40mAとした。XRDパターンの測定にはディフラクトメータ法を用い、2θの1ステップあたりのスキャン幅を0.05度、速度を2度/分とした。
いずれの酸化亜鉛薄膜も、(002)回折ピーク及び(004)回折ピークの2つの回折ピークのみが観察され、c軸方向に1軸配向していることが確認された。また、より詳細に(002)回折ピーク角度を調べた結果、いずれの膜もバルク酸化亜鉛の(002)回折ピーク位置である34.42(度)から低角度側にシフトしており、そのシフト量はスパッタガス中の酸素分圧を大きくするにつれて大きくなっていることが確認された。このような回折ピーク位置の低角度側へのシフトはc軸方向に伸張歪み、すなわちc面に圧縮歪みが存在していることを示している。このような圧縮歪みは、ガラス基板と酸化亜鉛薄膜との格子不整合により生じているものと考えられ、(002)回折ピーク位置がより低角度側にシフトしているもの程、圧縮歪みがより大きいことを示す。
表1に、それぞれの酸化亜鉛薄膜のX線回折測定の(002)回折ピーク位置及びバルク酸化亜鉛の(002)回折ピーク位置34.42度からの低角度側へのシフト量Δ2θ(度)、(002)面の面間隔d(002)(Å)、c軸方向にかかる応力f(Pa)を示す。
なお、面間隔d(002)及び応力f(Pa)は、以下の式により計算した。
(1)ブラッグの式2dsinθ=λより、(002)面の面間隔d(002)は、
d(002)=λ/2sin(θ×π/180)
λ:X線の波長(ここではCuKα1の波長=1.5405981(Å)を用
いた)
θ:ブラッグ角(rad)
(2)応力f(Pa)=E×e=7750(kg/mm2)×9.8×106×(d(
002)−2.6035)/2.6035
E:ヤング率(ここでは酸化亜鉛のヤング率が求められていないことから、亜
鉛の値7750(kg/mm2)を用いた)
e:伸び歪み=伸びた長さ/元の長さ
(ここでは元の長さをバルク酸化亜鉛の(002)面の面間隔2.603
5(Å)とし、伸びた長さは各条件でのd(002)から2.6035
(Å)を差し引いた値を用いて計算した)
d(002)=λ/2sin(θ×π/180)
λ:X線の波長(ここではCuKα1の波長=1.5405981(Å)を用
いた)
θ:ブラッグ角(rad)
(2)応力f(Pa)=E×e=7750(kg/mm2)×9.8×106×(d(
002)−2.6035)/2.6035
E:ヤング率(ここでは酸化亜鉛のヤング率が求められていないことから、亜
鉛の値7750(kg/mm2)を用いた)
e:伸び歪み=伸びた長さ/元の長さ
(ここでは元の長さをバルク酸化亜鉛の(002)面の面間隔2.603
5(Å)とし、伸びた長さは各条件でのd(002)から2.6035
(Å)を差し引いた値を用いて計算した)
図4を参照して、ガラス基板1の上にゲート電極2として、RFマグネトロンスパッタ法によりITO膜(厚み100nm)を形成した。ゲート電極2の上に、絶縁膜3として、LP−CVD法によりSiN膜(厚み100nm)を形成した。
絶縁膜3の上に、上記の条件A〜Gで酸化亜鉛薄膜からなるチャネル層4を、厚み200nmとなるように形成した。
チャネル層4の上に、ソース電極5及びドレイン電極6として、真空蒸着法によりAl電極(厚み200nm)を形成した。
以上のようにして、酸化亜鉛薄膜をチャネル層に用いたボトムゲート型薄膜トランジスタを作製した。
〔薄膜トランジスタの特性評価〕
上記のようにして作製したボトムゲート型薄膜トランジスタについて、オン電流及びオフ電流を測定し、オン/オフ比を算出するとともに、電界効果移動度を測定した。測定結果を表2に示す。
上記のようにして作製したボトムゲート型薄膜トランジスタについて、オン電流及びオフ電流を測定し、オン/オフ比を算出するとともに、電界効果移動度を測定した。測定結果を表2に示す。
また、TFT特性(オン/オフ比及び電界効果移動度)と酸化亜鉛薄膜の(002)回折ピーク位置2θとの関係を図1に、TFT特性と(002)面の面間隔d(002)との関係を図2に、TFT特性とc軸方向にかかる応力fとの関係を図3に示す。
図1、図2及び図3から明らかなように、2θ>34.295(度)、d(002)<2.6130(Å)、またはf<2.80×108(Pa)の場合、電界効果移動度は約4(cm2/Vs)以上の高い値を示すが、オン/オフ比は1×103未満となり、十分なオン/オフ比が得られない。この原因として、酸化亜鉛薄膜中に多くの欠陥(酸素欠損)が存在し、それによって圧縮歪みが緩和されているためであると考えられる。すなわち、多くの欠陥が存在することにより、導電率が高くなり、オン電流が高くなるため、電界効果移動度は高くなるが、オフ状態におけるリーク電流も大きくなるため、十分なオン/オフ比が得られないと考えられる。
また、2θ<34.225(度)、d(002)>2.6180(Å)、またはf>4.20×108(Pa)の場合、電界効果移動度は0.3(cm2/Vs)未満となり、オン/オフ比は1×10-3未満となり、共に低い値となる。この原因は、酸化亜鉛薄膜中における欠陥(酸素欠損)が少なくなり、オフ状態におけるリーク電流は低くなるが、c面における大きな圧縮歪みにより、キャリア(電子)の移動方向の格子間隔が短くなっているため、格子によるキャリアの散乱が起こり、電界効果移動度の低下並びにオン電流の低下(すなわち低いオン/オフ比)が生じるためであると考えられる。
一方、34.225(度)≦2θ≦34.295(度)、2.6130(Å)≦d(002)≦2.6180(Å)、または2.80×108(Pa)≦f≦4.20×108(Pa)の場合、電界効果移動度は0.3(cm2/Vs)以上であり、オン/オフ比は1×103以上であり、良好な薄膜トランジスタ特性が得られている。これは、酸化亜鉛薄膜中における欠陥(酸素欠損)が比較的少なく、c面における大きな圧縮歪みが適度であり、かつキャリア(電子)の移動方向の格子間隔もそれほど短くなっていないため、良好な電界効果移動度及びオン/オフ比が得られると考えられる。
以上のように、ドレイン電流Isdの流れる方向(キャリアの移動方向)と、酸化亜鉛チャネル層の結晶面(002)面とが実質的に平行である薄膜トランジスタ(TFT)において、TFT特性は、酸化亜鉛チャネル層の(002)面の回折ピーク位置、すなわち(002)面の面間隔d(002)に大きく依存することがわかる。
上記の実施例においては、スパッタガスとしてArを用いているが、スパッタガスとしてHe、Ne、Kr等の不活性ガスを用いた場合にも、本発明に従う酸化亜鉛薄膜を形成することができる。
また、上記実施例においては、酸化亜鉛薄膜の形成方法として、RFマグネトロンスパッタ法を用いたが、本発明はこれに限定されるものではなく、例えば、DCスパッタ法、ECRスパッタ法、ヘリコン波プラズマスパッタ法、MOCVD法、PLD法、MBE法等を用いて酸化亜鉛薄膜を作製してもよい。
また、基板としては、ガラス基板に限定されるものではなく、サファイア基板、プラスチック基板等にゲート電極を形成したものを用いてもよい。
なお、本出願中に用いた結晶面(002)または面間隔d(002)は、ICDD(JCPDS)カードNO.36−1451に記載されている表記に従った。通常の結晶学に基づく表記方法としては、結晶面(002)は結晶面(0002)に相当し、面間隔d(002)は面間隔d(0002)と表記される。
1…基板
2…ゲート電極
3…絶縁膜
4…チャネル層
5…ソース電極
6…ドレイン電極
2…ゲート電極
3…絶縁膜
4…チャネル層
5…ソース電極
6…ドレイン電極
Claims (2)
- 酸化亜鉛薄膜をチャネル層に用いた薄膜トランジスタにおいて、
前記酸化亜鉛薄膜からなるチャネル層の結晶面(002)の面間隔d(002)が、2.6130(Å)≦d(002)≦2.6180(Å)の範囲であることを特徴とする薄膜トランジスタ。 - ドレイン電流Isdの流れる方向(キャリアの移動方向)と前記チャネル層の結晶面(002)とが実質的に平行であることを特徴とする請求項1に記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389846A JP2005150635A (ja) | 2003-11-19 | 2003-11-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389846A JP2005150635A (ja) | 2003-11-19 | 2003-11-19 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150635A true JP2005150635A (ja) | 2005-06-09 |
Family
ID=34696456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389846A Pending JP2005150635A (ja) | 2003-11-19 | 2003-11-19 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150635A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007142167A1 (en) * | 2006-06-02 | 2007-12-13 | Kochi Industrial Promotion Center | Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof |
JP2008311342A (ja) * | 2007-06-13 | 2008-12-25 | Idemitsu Kosan Co Ltd | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ |
JP2011086962A (ja) * | 2011-01-26 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2012081591A1 (en) * | 2010-12-17 | 2012-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US8232551B2 (en) | 2008-07-14 | 2012-07-31 | Samsung Electronics Co., Ltd. | Channel layers and semiconductor devices including the same |
JP2013153178A (ja) * | 2013-03-01 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2003
- 2003-11-19 JP JP2003389846A patent/JP2005150635A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7598520B2 (en) | 2006-06-02 | 2009-10-06 | Kochi Industrial Promotion Center | Semiconductor device including active layer of zinc oxide with controlled crystal lattice spacing and manufacturing method thereof |
WO2007142167A1 (en) * | 2006-06-02 | 2007-12-13 | Kochi Industrial Promotion Center | Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof |
US7993964B2 (en) | 2006-06-02 | 2011-08-09 | Kochi Industrial Promotion Center | Manufacturing method of semiconductor device including active layer of zinc oxide with controlled crystal lattice spacing |
JP2008311342A (ja) * | 2007-06-13 | 2008-12-25 | Idemitsu Kosan Co Ltd | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ |
US8232551B2 (en) | 2008-07-14 | 2012-07-31 | Samsung Electronics Co., Ltd. | Channel layers and semiconductor devices including the same |
US10079309B2 (en) | 2010-12-17 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
WO2012081591A1 (en) * | 2010-12-17 | 2012-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US9368633B2 (en) | 2010-12-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US11049977B2 (en) | 2010-12-17 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US11217702B2 (en) | 2010-12-17 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US11688810B2 (en) | 2010-12-17 | 2023-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
JP2011086962A (ja) * | 2011-01-26 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2013153178A (ja) * | 2013-03-01 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102582722B1 (ko) | 반도체 장치 | |
US10475819B2 (en) | Semiconductor device | |
JP7329575B2 (ja) | 半導体装置 | |
EP2346082B1 (en) | Transistors, Methods of Manufacturing a Transistor, and Electronic Devices Including a Transistor | |
JP3423896B2 (ja) | 半導体デバイス | |
US20070272922A1 (en) | ZnO thin film transistor and method of forming the same | |
US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
JP2007220820A (ja) | 薄膜トランジスタアレイ及びその製法 | |
US8884297B2 (en) | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof | |
JP2009141221A (ja) | ZnO半導体膜の製造方法、ZnO半導体膜及びこれを用いた半導体装置 | |
US9748399B2 (en) | Semiconductor device and display device comprising an oxide semiconductor channel region having a different crystal orientation than source/drain regions | |
JP2005150635A (ja) | 薄膜トランジスタ | |
KR102436433B1 (ko) | 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 | |
JP6087668B2 (ja) | 半導体装置の作製方法 |