JP2016152294A - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
JP2016152294A
JP2016152294A JP2015028480A JP2015028480A JP2016152294A JP 2016152294 A JP2016152294 A JP 2016152294A JP 2015028480 A JP2015028480 A JP 2015028480A JP 2015028480 A JP2015028480 A JP 2015028480A JP 2016152294 A JP2016152294 A JP 2016152294A
Authority
JP
Japan
Prior art keywords
filler
electronic component
hole
package
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015028480A
Other languages
English (en)
Other versions
JP6454927B2 (ja
Inventor
均 竹内
Hitoshi Takeuchi
均 竹内
大輔 寺田
Daisuke Terada
大輔 寺田
順弥 堰合
Junya Sekiai
順弥 堰合
紀幸 木村
Noriyuki Kimura
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015028480A priority Critical patent/JP6454927B2/ja
Publication of JP2016152294A publication Critical patent/JP2016152294A/ja
Application granted granted Critical
Publication of JP6454927B2 publication Critical patent/JP6454927B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】気密性が確保されるとともに放熱性が向上する電子部品を提供する。
【解決手段】電子部品1は、素子30を収容するキャビティCと、キャビティCの内外を連通する貫通孔16と、を有するパッケージ10と、素子30とパッケージ10のリッド基板12との間に充填されるとともに貫通孔16を閉塞する充填剤40と、を備える。素子30は、実装面31を有し、充填剤40は、素子30における実装面31以外の部分に接している。
【選択図】図2

Description

本発明は、電子部品および電子部品の製造方法に関するものである。
従来、電子部品として、IC(Integrated Circuit)等の素子をパッケージに収容したものがある。パッケージは、例えばキャビティ構造を有する中空パッケージ等がある。この種のパッケージは、ベース基板およびリッド基板により素子を収容する収容部を形成し、ベース基板とリッド基板とを接合することで、収容部を気密封止している(例えば、特許文献1参照)。
特表平10−501102号公報
しかしながら、上述したパッケージにおいては、ベース基板とリッド基板とを接合する際に、収容部内のガスが接合部の加熱により膨張して収容部から外部へリークすることで、接合部にパッケージの内外を連通する隙間(以下、「エアパス」という。)が形成されるおそれがある。通常、このようなエアパスは微小であることが多いため発見が困難であり、収容部の気密性が低下することで素子の特性が悪化する可能性がある。
また、中空パッケージに素子を収容した場合、素子の周囲は真空状態またはガスが充填された状態となる。このため、中空パッケージを備える電子部品においては、素子の発熱に対する放熱性が低く、素子の特性の悪化を引き起こす可能性がある。
したがって、従来の中空パッケージを備える電子部品にあっては、収容部の気密性の確保、および素子の放熱性の向上を両立するという点で、改善の余地がある。
そこで本発明は、気密性が確保されるとともに放熱性が向上する電子部品およびこの電子部品の製造方法を提供するものである。
本発明の電子部品は、素子を収容する収容部と、前記収容部の内外を連通する少なくとも1つの貫通孔と、を有するパッケージと、前記素子と前記パッケージとの間に充填されるとともに前記貫通孔を閉塞する充填剤と、を備えることを特徴とする。
例えば、パッケージの収容部がベース基板とリッド基板とを接合することで形成される場合には、ベース基板とリッド基板とを加熱して接合する際に、収容部内のガスが加熱されて膨張することがある。本発明によれば、パッケージが貫通孔を有するため、収容部を形成するにあたってパッケージを加熱する際に、収容部内のガスが加熱されて膨張しても、膨張したガスを貫通孔から放出することができる。このため、収容部の形成に際して設けられるパッケージの接合部に、収容部内のガスの膨張に伴ってエアパスが形成されることを防止できる。また、貫通孔は、充填剤により閉塞されるため、接合部を気密に接合した状態で収容部を封止できる。しかも、充填剤は、素子とパッケージとの間に充填されるため、素子において生じた熱を素子からパッケージの外部へ充填剤を介して逃がすことができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品が得られる。
上記の電子部品において、前記素子は、実装面を有し、前記充填剤は、前記素子における前記実装面以外の部分に接する、ことが望ましい。
本発明によれば、充填剤が素子における実装面以外の部分に接するため、充填剤が素子の実装面に接触することで、素子の実装面に作用させる応力や樹脂剥離等により素子の特性の悪化させることを防止できる。
上記の電子部品において、前記パッケージは、複数の前記貫通孔を有する、ことが望ましい。
本発明によれば、パッケージが複数の貫通孔を有するため、一の貫通孔から充填剤を充填する際に、充填剤が収容部内で濡れ広がることで圧縮された収容部内の空気を、他の貫通孔から放出することができる。したがって、充填剤の充填を効率よく行うことができる。
また、素子に対する放熱性を高めるために充填剤の充填量を増やして充填剤と素子との接触面積を増加させる場合に、貫通孔が1個の場合では充填剤が素子とパッケージとの間で不意に濡れ広がるおそれがある。本発明によれば、パッケージが複数の貫通孔を有することで、充填剤の充填量を増やす際に、各貫通孔から充填剤を少量ずつ充填できる。このため、充填剤が素子とパッケージとの間で不意に濡れ広がることを抑制しつつ、充填剤の充填量を増やすことができる。したがって、電子部品の放熱性を高めることができる。
上記の電子部品において、前記充填剤は、少なくとも前記素子と前記パッケージとの間に充填される第1充填剤と、少なくとも前記貫通孔を閉塞する第2充填剤と、を有する、ことが望ましい。
本発明によれば、充填剤は、少なくとも素子とパッケージとの間に充填される第1充填剤と、少なくとも貫通孔を閉塞する第2充填剤と、を有するため、第2充填剤により貫通孔を確実に閉塞でき、高い気密性を確保できる。
上記の電子部品において、前記第1充填剤は、前記第2充填剤よりも熱伝導率が高い、ことが望ましい。
本発明によれば、第1充填剤は、第2充填剤よりも熱伝導率が高いため、貫通孔を閉塞する第2充填剤により気密性を確保しつつ、素子とパッケージとの間に充填される第1充填剤により素子に対する放熱性を向上させることができる。
上記の電子部品において、前記第2充填剤は、前記第1充填剤よりも粘度が低い、ことが望ましい。
本発明によれば、第2充填剤は、第1充填剤よりも粘度が低いため、流動性の高い第2充填剤により貫通孔を確実に閉塞でき、高い気密性を確保できる。
上記の電子部品において、前記第2充填剤は、前記第1充填剤よりも気体透過性が低い、ことが望ましい。
本発明によれば、第2充填剤は、第1充填剤よりも気体透過性が低いため、第2充填剤により貫通孔を閉塞することで高い気密性を長期に亘って確保できる。
上記の電子部品において、前記素子は、発熱部を備え、前記貫通孔は、平面視で前記発熱部と重なる位置に形成されている、ことが望ましい。
本発明によれば、貫通孔が平面視で発熱部と重なる位置に形成されているため、充填剤を貫通孔から充填する際に、充填剤を発熱部に確実に接触させることができる。したがって、素子に対する放熱性を向上させることができる。
本発明の電子部品の製造方法は、ベース基板およびリッド基板を備えるパッケージに素子が収容された電子部品の製造方法であって、前記ベース基板および前記リッド基板のうち少なくとも一方に貫通孔を形成する貫通孔形成工程と、前記ベース基板に前記素子を実装する実装工程と、前記ベース基板と前記リッド基板とを接合する接合工程と、前記貫通孔から充填剤を充填する充填工程と、を有し、前記充填工程では、前記接合工程後に、前記充填剤を前記素子と前記パッケージとの間に充填するとともに、前記充填剤により前記貫通孔を閉塞する、ことを特徴とする。
本発明によれば、貫通孔形成工程においてパッケージに貫通孔が形成されているため、接合工程においてパッケージを加熱する際に、ベース基板とリッド基板との間の空間内のガスが加熱されて膨張しても、膨張したガスを貫通孔から放出することができる。このため、接合工程においてベース基板とリッド基板との接合部にエアパスが形成されることを防止できる。また、充填工程では、充填剤により貫通孔を閉塞するため、ベース基板とリッド基板との接合部を気密に接合した状態で収容部を封止できる。しかも、充填工程では、充填剤を素子とパッケージとの間に充填するため、素子において生じた熱を素子からパッケージの外部へ充填剤を介して逃がしやすくすることができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品の製造方法を提供できる。
上記の電子部品の製造方法において、前記充填工程は、前記充填剤を前記素子と前記パッケージとの間に充填する第1充填工程と、前記充填剤により前記貫通孔を閉塞する第2充填工程と、を有する、ことが望ましい。
本発明によれば、充填工程が、充填剤を素子とパッケージとの間に充填する第1充填工程と、充填剤により貫通孔を閉塞する第2充填工程と、を有するため、第2充填工程において貫通孔を確実に閉塞でき、高い気密性を確保できる。
上記の電子部品の製造方法において、前記第1充填工程では、前記充填剤として第1充填剤を充填し、前記第2充填工程では、前記充填剤として前記第1充填剤とは異なる第2充填剤を充填する、ことが望ましい。
本発明によれば、第1充填工程で充填される第1充填剤と、第2充填工程で充填される第2充填剤と、が異なるため、例えば第1充填工程において熱伝導性の優れた第1充填剤を充填し、第2充填工程において高い気密性を確保できる第2充填剤を充填する等、第1充填工程および第2充填工程において、要求される電子部品の性能に応じて異なる特性を有する充填剤を使い分けることができる。したがって、所望の性能を有する電子部品を製造できる。
本発明の電子部品によれば、パッケージが貫通孔を有するため、収容部を形成するにあたってパッケージを加熱する際に、収容部内のガスが加熱されて膨張しても、膨張したガスを貫通孔から放出することができる。このため、収容部の形成に際して設けられるパッケージの接合部に、収容部内のガスの膨張に伴ってエアパスが形成されることを防止できる。また、貫通孔は、充填剤により閉塞されるため、接合部を気密に接合した状態で収容部を封止できる。しかも、充填剤は、素子とパッケージとの間に充填されるため、素子において生じた熱を素子からパッケージの外部へ充填剤を介して逃がすことができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品が得られる。
本発明の電子部品の製造方法によれば、貫通孔形成工程においてパッケージに貫通孔が形成されているため、接合工程においてパッケージを加熱する際に、ベース基板とリッド基板との間の空間内のガスが加熱されて膨張しても、膨張したガスを貫通孔から放出することができる。このため、接合工程においてベース基板とリッド基板との接合部にエアパスが形成されることを防止できる。また、充填工程では、充填剤により貫通孔を閉塞するため、ベース基板とリッド基板との接合部を気密に接合した状態で収容部を封止できる。しかも、充填工程では、充填剤を素子とパッケージとの間に充填するため、素子において生じた熱を素子からパッケージの外部へ充填剤を介して逃がしやすくすることができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品の製造方法を提供できる。
第1実施形態に係る電子部品の外観斜視図である。 第1実施形態に係る電子部品の縦断面図である。 第1実施形態に係る電子部品の製造方法を示すフローチャートである。 第1実施形態に係る電子部品の製造方法の工程図である。 第1実施形態に係る電子部品の製造方法の工程図である。 第1実施形態に係る電子部品の製造方法の工程図である。 第1実施形態に係る電子部品の製造方法の工程図である。 第1実施形態の変形例に係る電子部品の縦断面図である。 第2実施形態に係る電子部品の縦断面図である。 第3実施形態に係る電子部品の縦断面図である。 第3実施形態に係る電子部品の製造方法を示すフローチャートである。 第3実施形態に係る電子部品の製造方法の工程図である。 第3実施形態に係る電子部品の製造方法の工程図である。 第3実施形態に係る電子部品の製造方法の工程図である。
以下、本発明の実施形態を図面に基づいて説明する。
[第1実施形態]
(電子部品)
最初に、第1実施形態の電子部品1の構成について説明する。
図1は、第1実施形態に係る電子部品の外観斜視図である。図2は、第1実施形態に係る電子部品の縦断面図である。
図1および図2に示すように、電子部品1は、素子30と、素子30を収容するキャビティC(請求項の「収容部」に相当。)とキャビティCの内外を連通する貫通孔16とを有するパッケージ10と、素子30とパッケージ10との間に充填された充填剤40と、を備えている。
図2に示すように、パッケージ10は、ベース基板11と、リッド基板12と、を重ね合わせて形成されている。なお、以下の説明では、パッケージ10の厚さ方向におけるベース基板11側を下方といい、リッド基板12側を上方という。
ベース基板11は、例えばアルミナや窒化アルミ、窒化ケイ素、ガラスセラミックス等の焼成材料や、樹脂、ガラス、シリコン等により形成された矩形状の板材である。ベース基板11の上面には、不図示の内部電極が形成されている。ベース基板11の下面には、不図示の外部電極が形成されている。内部電極と外部電極とは、ベース基板11を厚さ方向に貫通する不図示の貫通電極により接続されている。
リッド基板12は、線膨張率がベース基板11を形成する材料に近い材料により形成されることが好ましく、例えば鉄−ニッケル合金や、鉄−ニッケル−コバルト合金、ステンレス鋼等の金属材料が好適である。リッド基板12は、下面が上方に凹となるように凹み形成された平面視矩形状の板材であり、例えばプレス加工やエッチング加工等により形成されている。リッド基板12の厚さは、例えば0.04mm〜1mm程度となっている。リッド基板12の外形形状は、平面視においてベース基板11の外形形状と略一致している。リッド基板12は、外周に沿って形成された平面視矩形枠状の周縁部12aと、周縁部12aに囲まれるとともに上方に向かって凹む凹部12bと、凹部12bの底部の中央部においてリッド基板12を厚み方向に貫通する貫通孔16と、を有する。貫通孔16の内径は、例えば0.05mm以上となっている。貫通孔16は、例えばプレス加工やドリル加工、レーザー加工、サンドブラスト加工等により形成されている。貫通孔16は、平面視において後述する素子30の発熱部35と重なる位置に形成されている。
リッド基板12の周縁部12aの下面は、接合材18を介してベース基板11の周縁部11aの上面に接合されている。接合材18は、気密性が高く、かつ高い耐熱性を有する材料が好ましく、例えば高融点はんだや低融点ガラス、低温焼成用の金属ペースト、接着剤等が好適である。接合材18は、平面視でリッド基板12の周縁部12aに沿うように配置されている。これにより、ベース基板11の上面とリッド基板12の凹部12bとに囲まれた領域に、キャビティCが形成されている。なお、ベース基板11の周縁部11aの上面やリッド基板12の下面には、ベース基板11およびリッド基板12と接合材18との接合性を高めるために、下地膜として金や銀、パラジウム等の金属膜をめっきにより形成してもよい。
素子30は、例えばCMOS−ICであって、より詳細には例えばボルテージレギュレータ等である。素子30の外形は、例えば0.5mm×0.5mm以上となっている。素子30の厚さは、例えば0.05mm以上となっている。素子30の上面には、実装面31に設けられた発熱回路で発生した熱が伝搬することで局所的に高温となる発熱部35が存在している。なお、素子30の上面には、後述する充填剤40との接合強度を向上させるために、金属膜を形成してもよいし、プラズマ洗浄やカップリング材の塗布等を施してもよい。
素子30は、フリップチップボンディングによりパッケージ10に接続されている。すなわち素子30は、電子回路およびバンプ33が形成された実装面31がベース基板11に対向するようにベース基板11に配置され、バンプ33がベース基板11に形成された内部電極(不図示)に接合している。このとき、実装面31は、リッド基板12から離間した状態となっている。
充填剤40は、素子30とリッド基板12の凹部12bとの間に充填されている。充填剤40は、熱伝導性に優れた部材が好ましく、例えば接着剤や低温焼成用の金属ペースト、はんだ材料等が好適である。充填剤40は、素子30の上面(実装面31の裏面)の中央部およびリッド基板12の凹部12bの下面に接するとともに、凹部12bに形成された貫通孔16を閉塞するように配置されている。
(電子部品の製造方法)
次に、第1実施形態の電子部品1の製造方法について説明する。
図3は、第1実施形態に係る電子部品の製造方法を示すフローチャートである。図4から図7は、第1実施形態に係る電子部品の製造方法の工程図であり、電子部品の縦断面図である。
図3に示すように、本実施形態の電子部品1の製造方法は、リッド基板12に貫通孔16を形成する貫通孔形成工程S10と、ベース基板11に素子30を実装する実装工程S20と、ベース基板11とリッド基板12とを接合する接合工程S30と、貫通孔16から充填剤40を充填する充填工程S40と、を有する。
最初に貫通孔形成工程S10を行う。
図4に示すように、貫通孔形成工程S10では、リッド基板12の凹部12bに対して、例えばプレス加工やドリル加工、レーザー加工、サンドブラスト加工等を行い、貫通孔16を形成する。なお、貫通孔16は、予めプレス加工等により凹形状に加工されたリッド基板に形成されてもよいし、凹形状に加工される前のリッド基板に形成されてもよい。また、貫通孔16は、リッド基板をプレス加工等により凹形状に加工する際に形成されてもよい。
次に、実装工程S20を行う。
図5に示すように、実装工程S20では、予め内部電極や外部電極、貫通電極等が形成されたベース基板11に対して、素子30をフリップチップボンディングにより接続させる。具体的には、ベース基板11の上面に素子30を載置する。このとき、素子30は、電子回路およびバンプ33が形成された実装面31がベース基板11に対向するように、かつバンプ33がベース基板11の上面に形成された内部電極と接触するように載置される。次いで、素子30に荷重をかけるとともに超音波振動を印加してバンプ33を溶融させ、バンプ33とベース基板11の内部電極とを超音波接合する。これにより、ベース基板11への素子30の実装が完了する。なお、バンプ33とベース基板11との接合は、超音波溶着に限定されず、例えば熱圧着やペーストを介した接合等であってもよい。
次に、接合工程S30を行う。
図6に示すように、接合工程S30では、ベース基板11とリッド基板12とを接合材18を挟んだ状態で接合する。具体的には、まずベース基板11の周縁部11aの上面に、例えば高融点はんだ等の接合材18をベース基板11の外周に沿って配置する。接合材18は、後述する充填工程S40において行われる充填剤40の加熱硬化時の熱への耐熱性を有している。次いで、ベース基板11の上面に、リッド基板12を位置合わせした状態で接合材18を挟んで重ね合わせる。この際、接合材18をリッド基板12の周縁部12aに接触させる。次いで、熱圧着や加熱炉を用いた加熱により接合材18を溶融させた後、接合材18を硬化させることで、ベース基板11とリッド基板12とが接合され、ベース基板11とリッド基板12との接合部が気密封止される。この際、キャビティC内のガスが加熱されて膨張しても、膨張したガスは貫通孔16から放出されるため、ベース基板11とリッド基板12との接合部においてエアパスが形成されることを防止できる。
なお、接合材18は、印刷等により予めベース基板11またはリッド基板12に配置されていてもよい。
次に、充填工程S40を行う。
図7に示すように、充填工程S40では、充填剤40を素子30とリッド基板12との間に充填するとともに、充填剤40により貫通孔16を閉塞する。具体的には、まず貫通孔16からディスペンサーノズル50の先端をキャビティC内に挿入する。次いで、ディスペンサーノズル50から充填剤40を注入する。すると、充填剤40は、リッド基板12の凹部12bの下面と素子30の上面との間を濡れ広がるとともに貫通孔16内を埋めながら充填される。次いで、注入された充填剤40が貫通孔16を埋めた時点で充填剤40の注入を停止し、ディスペンサーノズル50を貫通孔16から引き抜く。
続いて、充填剤40を硬化させて、貫通孔16を気密封止する。充填剤40が熱硬化性材料である場合には、加熱炉を用いた加熱により充填剤40を加熱硬化させる。この際、リッド基板12(貫通孔16の内周面)と充填剤40との密着性を向上させるために、加熱炉内を真空雰囲気または窒素等の不活性ガス雰囲気としてもよい。なお、充填剤40の加熱硬化は、リッド基板12の上面における貫通孔16の周囲にヒーターを押し当てたり、レーザー光を照射したりする等して、貫通孔16の近傍を局所的に加熱して充填剤40を加熱硬化させてもよい。充填剤40が光硬化性材料である場合には、貫通孔16に充填された充填剤40に対して、所定の波長の光を照射して、充填剤40を硬化させる。
なお、パッケージ10を真空封止する場合には、充填工程S40を真空雰囲気下で行う。
以上により、内部が気密封止された電子部品1の製造が完了する。
このように、本実施形態の電子部品1は、素子30を収容するキャビティCと、キャビティCの内外を連通する貫通孔16と、を有するパッケージ10と、素子30とリッド基板12との間に充填されるとともに貫通孔16を閉塞する充填剤40と、を備える。
この構成によれば、パッケージ10が貫通孔16を有するため、ベース基板11とリッド基板12とを接合するにあたってパッケージ10を加熱する際に、キャビティC内のガスが加熱されて膨張しても、膨張したガスを貫通孔16から放出することができる。このため、ベース基板11とリッド基板12との接合部に、キャビティC内のガスの膨張に伴ってエアパスが形成されることを防止できる。また、貫通孔16は、充填剤40により閉塞されるため、ベース基板11とリッド基板12と接合部を気密に接合した状態でキャビティCを封止できる。しかも、充填剤40は、素子30とリッド基板12との間に充填されるため、素子30において生じた熱を素子30からパッケージ10の外部へ充填剤40を介して逃がすことができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品1が得られる。
また、充填剤40が、素子30とリッド基板12との間に充填されるため、電子部品1に衝撃等が加わった際に、素子30とベース基板11との接合が破断して素子30がベース基板11から剥がれることを防止できる。
また、充填剤40が素子30における実装面31以外の部分に接するため、充填剤40が素子30の実装面31に接触することで、素子30の実装面31に作用させる応力や樹脂剥離等により素子30の特性の悪化させることを防止できる。
また、貫通孔16が平面視で発熱部35と重なる位置に形成されているため、充填剤40を貫通孔16から充填する際に、充填剤40を発熱部35に確実に接触させることができる。したがって、素子に対する放熱性を向上させることができる。
また、本実施形態の電子部品1の製造方法によれば、貫通孔形成工程S10においてリッド基板12に貫通孔16が形成されているため、接合工程S30においてパッケージ10を加熱する際に、キャビティC内のガスが加熱されて膨張しても、膨張したガスを貫通孔16から放出することができる。このため、接合工程S30においてベース基板11とリッド基板12との接合部にエアパスが形成されることを防止できる。また、充填工程S40では、充填剤40により貫通孔16を閉塞するため、ベース基板11とリッド基板12との接合部を気密に接合した状態でキャビティCを封止できる。しかも、充填工程S40では、充填剤40を素子30とリッド基板12との間に充填するため、素子30において生じた熱を素子30からパッケージ10の外部へ充填剤40を介して逃がしやすくすることができる。したがって、気密性が確保されるとともに放熱性が向上する電子部品1の製造方法を提供できる。
なお、本実施形態のパッケージ10は、平板状のベース基板11と凹状のリッド基板12とを接合して形成されているが、これに限定されるものではない。また、本実施形態の接合材18は、素子30の上面のうち中央部に接しているが、これに限定されるものではない。
図8は、第1実施形態の変形例に係る電子部品の縦断面図である。
図8に示すように、電子部品101のパッケージ110は、凹状のベース基板111と平板状のリッド基板112とを接合して形成されている。この場合であっても、リッド基板112に貫通孔16を形成し、充填剤40を素子30の上面およびリッド基板112の下面に接するとともに貫通孔16を閉塞するように配置することで、上述の作用効果を奏功させることができる。
また、電子部品101の充填剤40は、素子30の上面全体に接している。これにより、素子30の熱を充填剤40に効率よく伝熱させて冷却することができる。また、キャビティC内における充填剤40の露出面から貫通孔16に至る経路の距離が長くなるため、パッケージ110を確実に封止することができる。
[第2実施形態]
(電子部品)
次に、第2実施形態の電子部品201の構成について説明する。
図9は、第2実施形態に係る電子部品の縦断面図である。
図2に示す第1実施形態では、リッド基板12に貫通孔16が1個形成されていた。これに対して、図9に示す第2実施形態では、リッド基板212に貫通孔16が複数形成されている点で、第1実施形態と異なっている。なお、図2に示す第1実施形態と同様の構成については、同一符号を付して詳細な説明を省略する。
図9に示すように、電子部品201は、複数(本実施形態では2個)の貫通孔16が形成されたリッド基板212を有するパッケージ210と、複数の貫通孔16に対応して各別に充填された充填剤40と、を有する。
各貫通孔16は、平面視で素子30と重なる位置に形成されている。
充填剤40は、素子30の上面およびリッド基板212の凹部212bの下面に接するとともに、凹部212bに形成された複数の貫通孔16を各別に閉塞するように配置されている。充填剤40は、複数の貫通孔16から各別に充填されている。各貫通孔16から充填された各充填剤40は、素子30とリッド基板212との間で、互いに離間して配置されている。なお、各貫通孔16から充填された各充填剤40は、素子30とリッド基板212との間で一体となっていてもよい。
このように、リッド基板212が複数の貫通孔16を有するため、一の貫通孔16から充填剤40を充填する際に、充填剤40がキャビティC内で濡れ広がることで圧縮されたキャビティC内の空気を、他の貫通孔16から放出することができる。したがって、充填剤40の充填を効率よく行うことができる。
また、素子30に対する放熱性を高めるために充填剤40の充填量を増やして充填剤40と素子30との接触面積を増加させる場合に、貫通孔16が1個の場合では素子30とリッド基板12との間で充填剤40が不意に濡れ広がるおそれがある。これに対して、リッド基板12が複数の貫通孔16を有することで、充填剤40の充填量を増やす際に、各貫通孔16から充填剤40を少量ずつ充填できる。このため、充填剤40が素子30とリッド基板12との間で不意に濡れ広がって実装面31に接触することを防止しつつ、充填剤40の充填量を増やすことができる。したがって、電子部品1の放熱性を高めることができる。
[第3実施形態]
(電子部品)
次に、第3実施形態の電子部品301の構成について説明する。
図10は、第3実施形態に係る電子部品の縦断面図である。
図2に示す第1実施形態では、充填剤40が同一材料により一様に充填されていた。これに対して、図10に示す第3実施形態では、充填剤340が第1充填剤341と第2充填剤342とを有する点で、第1実施形態と異なっている。なお、図2に示す第1実施形態と同様の構成については、同一符号を付して詳細な説明を省略する。
図10に示すように、電子部品301は、充填剤340を有する。充填剤340は、素子30の上面の中央部およびリッド基板12の凹部12bの下面に接するとともに貫通孔16内の下部に充填された第1充填剤341を有する。また、充填剤340は、貫通孔16内において第1充填剤341に対して重ねて充填された第2充填剤342を有する。第1充填剤341は、第2充填剤342よりも熱伝導率が高い材料により形成されている。第2充填剤342は、硬化前の流動性を有する状態において第1充填剤341よりも粘度が低い材料により形成されている。また、第2充填剤342は、第1充填剤341よりも気体透過性が低い材料により形成されている。
(電子部品の製造方法)
次に、第3実施形態の電子部品301の製造方法について説明する。
図11は、第3実施形態に係る電子部品の製造方法を示すフローチャートである。図12から図14は、第3実施形態に係る電子部品の製造方法の工程図であり、電子部品の縦断面図である。
図11に示すように、第3実施形態の電子部品301の製造方法は、充填工程S140が第1充填工程S141と第2充填工程S142とを有する点で、図3に示す第1実施形態と異なっている。なお、第1実施形態と同様の構成については、同一符号を付して詳細な説明を省略する。
まず、図4から図6に示す第1実施形態と同様に、貫通孔形成工程S10、実装工程S20および接合工程S30を行う。
次に、充填工程S140を行う。充填工程S140は、第1充填剤341を素子30の上面とリッド基板12の凹部12bの下面との間に充填する第1充填工程S141と、第2充填剤342により貫通孔16を閉塞する第2充填工程S142と、を有する。
充填工程S140では、まず第1充填工程S141を行う。図12に示すように、第1充填工程S141では、まず貫通孔16からディスペンサーノズル50の先端をキャビティC内に挿入する。次いで、ディスペンサーノズル50から第1充填剤341を注入する。すると、第1充填剤341は、素子30の上面とリッド基板12の凹部12bの下面との間を濡れ広がるとともに貫通孔16内を埋めながら充填される。次いで、図13に示すように、注入された第1充填剤341が貫通孔16内の下部を埋めた時点で第1充填剤341の注入を停止し、ディスペンサーノズル50を貫通孔16から一旦引き抜く。
続いて、第1充填剤341の硬化を行う。第1充填剤341の硬化は、第1実施形態の充填工程S40における充填剤40の硬化と同様に行う。
次に、第2充填工程S142を行う。図14に示すように、第2充填工程S142では、まず貫通孔16の上部にディスペンサーノズル50の先端を挿入する。次いで、ディスペンサーノズル50から第2充填剤342を注入して、貫通孔16内の上部を第2充填剤342で埋める。ここで、第2充填剤342は、第1充填剤341よりも粘度が小さく流動性の高い材料により形成されている。このため、貫通孔16は第2充填剤342により確実に閉塞される。次いで、貫通孔16内の上部が第2充填剤342で埋まった時点で第2充填剤342の注入を停止し、ディスペンサーノズル50を貫通孔16から引き抜く。
続いて、第2充填剤342の硬化を行う。第2充填剤342の硬化は、第1充填剤341の硬化と同様に行う。なお、第2充填剤342が熱硬化性材料やはんだ材料である場合には、第2充填剤342の硬化時や充填時の加熱温度を、例えば第1充填工程S141における加熱温度よりも低温にする等して、第2充填剤342の硬化や充填を十分に低温で行うことが望ましい。これにより、キャビティC内の加熱を抑制でき、キャビティC内でのガスの膨張や、接合材18や充填剤340等に含まれる揮発成分のキャビティC内への揮発を低減できる。
以上により、内部が気密封止された電子部品301の製造が完了する。
なお、第1充填剤341の硬化は、第2充填工程S142において第2充填剤342が充填された後に、第2充填剤342の硬化と同時に行ってもよい。
このように、充填剤340が、素子30とリッド基板12との間に充填される第1充填剤341と、貫通孔16を閉塞する第2充填剤342と、を有するため、貫通孔を確実に閉塞でき、高い気密性を確保できる。
また、第1充填剤341は、第2充填剤342よりも熱伝導率が高い。このため、貫通孔16を閉塞する第2充填剤342により気密性を確保しつつ、素子30とリッド基板12との間に充填される第1充填剤341により素子30に対する放熱性を向上させることができる。
また、第2充填剤342は、第1充填剤341よりも粘度が低いため、流動性の高い第2充填剤342により貫通孔16を確実に閉塞でき、高い気密性を確保できる。
また、第2充填剤342は、第1充填剤341よりも気体透過性が低いため、第2充填剤342により貫通孔16を閉塞することで高い気密性を長期に亘って確保できる。
また、本実施形態の電子部品301の製造方法は、充填工程S140が、充填剤40を素子30とリッド基板12との間に充填する第1充填工程S141と、充填剤40により貫通孔16を閉塞する第2充填工程S142と、を有するため、第2充填工程S142において貫通孔16を確実に閉塞でき、高い気密性を確保できる。
また、第1充填工程S141で充填される第1充填剤341と、第2充填工程S142で充填される第2充填剤342と、が異なるため、例えば上述のように第1充填工程S141において熱伝導性の優れた第1充填剤341を充填し、第2充填工程S142において高い気密性を確保できる第2充填剤342を充填する等、第1充填工程S141および第2充填工程S142において、要求される電子部品の性能に応じて異なる特性を有する充填剤を使い分けることができる。したがって、所望の性能を有する電子部品301を製造できる。
なお、本発明は、図面を参照して説明した上述の実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、上記実施形態においては、充填剤40,340の充填を、ディスペンサーノズルを用いて行ったが、これに限定されず、例えば、ジェットディスペンスや、インクジェット、スクリーン印刷等により行ってもよい。
また、上記実施形態においては、貫通孔16は、リッド基板12の凹部12bの底部に形成されていたが、これに限定されず、貫通孔16は、例えばリッド基板の凹部の側壁に形成されてもよいし、ベース基板に形成されてもよい。
また、上記実施形態においては、素子30の実装面31をベース基板11に対向させて、フリップチップボンディングにより素子30とパッケージ10とを接合していたが、これに限定されるものではない。例えば、素子30の実装面31をリッド基板に対向させた状態でベース基板に載置し、ワイヤーボンディングにより素子30とパッケージとを接合してもよい。この場合には、貫通孔をベース基板に形成することで、充填剤を素子30の実装面31の裏面の接触させることができる。
また、上記実施形態においては、リッド基板12は、金属材料により形成されていたが、これに限定されず、セラミックやガラス等により形成されてもよい。
また、上記実施形態においては、素子30としてボルテージレギュレータを例に挙げて説明したが、これに限定されず、例えば素子30はセンサや、センサおよびセンサ制御用回路を含む素子等であってもよい。
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能である。
1,101,201,301…電子部品 10,110,210…パッケージ 11,111…ベース基板 12,112,212…リッド基板 16…貫通孔 30…素子 31…実装面 35…発熱部 40,340…充填剤 341…第1充填剤 342…第2充填剤 C…キャビティ(収容部) S10…貫通孔形成工程 S20…実装工程 S30…接合工程 S40,S140…充填工程 S141…第1充填工程 S142…第2充填工程

Claims (11)

  1. 素子を収容する収容部と、前記収容部の内外を連通する少なくとも1つの貫通孔と、を有するパッケージと、
    前記素子と前記パッケージとの間に充填されるとともに前記貫通孔を閉塞する充填剤と、
    を備えることを特徴とする電子部品。
  2. 前記素子は、実装面を有し、
    前記充填剤は、前記素子における前記実装面以外の部分に接する、
    ことを特徴とする請求項1に記載の電子部品。
  3. 前記パッケージは、複数の前記貫通孔を有する、
    ことを特徴とする請求項1または2に記載の電子部品。
  4. 前記充填剤は、
    少なくとも前記素子と前記パッケージとの間に充填される第1充填剤と、
    少なくとも前記貫通孔を閉塞する第2充填剤と、
    を有する、
    ことを特徴とする請求項1から3のいずれか1項に記載の電子部品。
  5. 前記第1充填剤は、前記第2充填剤よりも熱伝導率が高い、
    ことを特徴とする請求項4に記載の電子部品。
  6. 前記第2充填剤は、前記第1充填剤よりも粘度が低い、
    ことを特徴とする請求項4または5に記載の電子部品。
  7. 前記第2充填剤は、前記第1充填剤よりも気体透過性が低い、
    ことを特徴とする請求項4から6のいずれか1項に記載の電子部品。
  8. 前記素子は、発熱部を備え、
    前記貫通孔は、平面視で前記発熱部と重なる位置に形成されている、
    ことを特徴とする請求項1から7のいずれか1項に記載の電子部品。
  9. ベース基板およびリッド基板を備えるパッケージに素子が収容された電子部品の製造方法であって、
    前記ベース基板および前記リッド基板のうち少なくとも一方に貫通孔を形成する貫通孔形成工程と、
    前記ベース基板に前記素子を実装する実装工程と、
    前記ベース基板と前記リッド基板とを接合する接合工程と、
    前記貫通孔から充填剤を充填する充填工程と、
    を有し、
    前記充填工程では、前記接合工程後に、前記充填剤を前記素子と前記パッケージとの間に充填するとともに、前記充填剤により前記貫通孔を閉塞する、
    ことを特徴とする電子部品の製造方法。
  10. 前記充填工程は、
    前記充填剤を前記素子と前記パッケージとの間に充填する第1充填工程と、
    前記充填剤により前記貫通孔を閉塞する第2充填工程と、
    を有する、
    ことを特徴とする請求項9に記載の電子部品の製造方法。
  11. 前記第1充填工程では、前記充填剤として第1充填剤を充填し、
    前記第2充填工程では、前記充填剤として前記第1充填剤とは異なる第2充填剤を充填する、
    ことを特徴とする請求項10に記載の電子部品の製造方法。
JP2015028480A 2015-02-17 2015-02-17 電子部品および電子部品の製造方法 Expired - Fee Related JP6454927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015028480A JP6454927B2 (ja) 2015-02-17 2015-02-17 電子部品および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015028480A JP6454927B2 (ja) 2015-02-17 2015-02-17 電子部品および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2016152294A true JP2016152294A (ja) 2016-08-22
JP6454927B2 JP6454927B2 (ja) 2019-01-23

Family

ID=56696756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015028480A Expired - Fee Related JP6454927B2 (ja) 2015-02-17 2015-02-17 電子部品および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6454927B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138749A1 (ja) * 2018-01-15 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子、実装基板、半導体装置および半導体装置の製造方法
CN110574156A (zh) * 2017-05-02 2019-12-13 西门子股份公司 具有安装在两个基体之间的构件的电子组件及其制造方法
CN111725078A (zh) * 2019-03-20 2020-09-29 株式会社电装 具有排出路径的半导体装置及其制造方法
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298753A (ja) * 1988-05-27 1989-12-01 Nec Corp ヒートシンク付ピングリッドアレイicパッケージ
JP2000091457A (ja) * 1998-09-16 2000-03-31 Toshiba Corp 半導体装置
JP2000243767A (ja) * 1999-02-19 2000-09-08 Nec Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298753A (ja) * 1988-05-27 1989-12-01 Nec Corp ヒートシンク付ピングリッドアレイicパッケージ
JP2000091457A (ja) * 1998-09-16 2000-03-31 Toshiba Corp 半導体装置
JP2000243767A (ja) * 1999-02-19 2000-09-08 Nec Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574156A (zh) * 2017-05-02 2019-12-13 西门子股份公司 具有安装在两个基体之间的构件的电子组件及其制造方法
JP2020520553A (ja) * 2017-05-02 2020-07-09 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 2つの基板間に挿入されたデバイスを有する電子アセンブリおよびその製造方法
WO2019138749A1 (ja) * 2018-01-15 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子、実装基板、半導体装置および半導体装置の製造方法
CN111725078A (zh) * 2019-03-20 2020-09-29 株式会社电装 具有排出路径的半导体装置及其制造方法
CN111725078B (zh) * 2019-03-20 2024-03-22 株式会社电装 具有排出路径的半导体装置及其制造方法
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6454927B2 (ja) 2019-01-23

Similar Documents

Publication Publication Date Title
JP6454927B2 (ja) 電子部品および電子部品の製造方法
JP2014067849A (ja) 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子機器及び移動体機器
JP2005167129A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
CN108074875A (zh) 半导体器件封装及制造其之方法
JP2008124161A (ja) 電子装置収納パッケージ、および電子装置収納パッケージの製造方法
JP6388274B2 (ja) 電子部品装置の製造方法、及び電子部品装置
JP2014175567A (ja) セラミックパッケージ
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JP4893578B2 (ja) 電子部品の封止方法
JP2007281292A (ja) 半導体デバイスの実装構造
JP6129491B2 (ja) 多数個取り配線基板
JP4550369B2 (ja) 通気孔を設けた空洞の気密はんだ封止法
JP5225824B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP6618745B2 (ja) 電子部品
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2006147726A (ja) 回路モジュール体及びその製造方法
KR101898122B1 (ko) 진공 소자 및 진공 브레이징을 포함하는 그 제조 방법
JP5005371B2 (ja) 圧電発振器の製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2017126647A (ja) 電子部品パッケージおよび電子モジュール
JP5053058B2 (ja) 圧電振動子の製造方法及び圧電発振器の製造方法
JP2008177610A (ja) 電子素子パッケージ
JP2009267867A (ja) 圧電デバイスの製造方法
KR100593887B1 (ko) 세라믹패키지의 ic칩 실링구조
JP2010183136A (ja) 圧電デバイス及び圧電デバイスの封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181129

R150 Certificate of patent or registration of utility model

Ref document number: 6454927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees