JP2006147726A - 回路モジュール体及びその製造方法 - Google Patents

Abstract

【課題】 廉価な材料と簡易な構成とによって層内に形成した機能素子収納空間部内に機能素子体を気密状態を保持して封装する。
【解決手段】 第１配線基板２と第２配線基板３との積層体の内部に機能素子体収納空間部４を形成して機能素子体５を封装するとともに、機能素子体５の直下で機能素子体収納空間部５に連通するビアホール１３に樹脂１５を充填しかつ金属めっき層１６、１７で蓋閉めしたビア１２を形成する。
【選択図】 図１

Description

本発明は、実装基板の内層に形成した機能素子体収納空間部内に、可動部を有する機能素子体、例えば微小電子機械部品（ＭＥＭＳ：Micro Electro Mechanical Systems）や圧電薄膜共振素子（ＦＢＡＲ：Film Bulk Acoustic Resonator）或いは表面弾性波フィルタ素子（ＳＡＷ：Surface Acoustic Wave Device）、バルク弾性波フィルタ素子（ＢＡＷ：Bulk Acoustic Wave Device）等の機能素子体を封装してなる回路モジュール体及びその製造方法に関する。

パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化或いは高速処理化等が図られている。モバイル電子機器等においては、このために微細な配線パターンを有する配線層を多層に形成して高密度配線化を図った実装用基板を用い、この実装用基板に小型で多機能化等が図られた集積回路部品や電子部品或いは各種の半導体ディバイス部品をフリップチップ実装法等の表面実装法によって実装した回路モジュール体が備えられている。

回路モジュール体としては、例えば半導体ディバイスが、樹脂モールドやセラミックパッケージから突出された端子片を介する実装方法から、非パッケージ状態のいわゆるベアチップを実装用基板に対して直接実装することによってチップサイズ化を図った実装法も採用されている。回路モジュール体は、実装用基板に形成した多数個の素子実装用電極上に予め半田バンプ等の接続子を設け、この実装用基板に対して位置決めして組み合わされたベアチップをリフロー半田等によって半田付けして実装する。

回路モジュール体は、実装用基板が素子実装領域をチップサイズとほぼ同等にして実装面積の狭域化や多ピン化の対応を図ることによって電子部品や半導体ディバイス等の高密度実装を可能とする。また、回路モジュール体は、ロスの発生が小さい配線長の短縮化によって、信号伝達の高速化や高周波化等も実現している。回路モジュール体においては、実装用基板に実装したベアチップを絶縁樹脂により封止することによって、他の実装部品との絶縁や機械的保護が図られるようにする。

ところで、可動子や振動子が設けられた機能面を有するＭＥＭＳやＦＢＡＲ或いはＳＡＷ等の機能阻止ディバイスにおいては、上述した半導体ディバイスのように機能素子を実装用基板に対して表面実装して絶縁樹脂で封止する構造を採用すると、可動子や振動子が固定されて動作不能となり機能することができないといった問題がある。機能素子ディバイスにおいては、機能素子体の微細な可動部が露出した状態にあると、パッケージ化工程や回路モジュール体の製造工程時に負荷される温度変化やエッチング液等の影響を受けて特性変化が生じる虞がある。

回路モジュール体においては、パッケージ基板や実装用基板の内層に適宜の構成によって機能素子を実装する中空部を形成する種々の実装方法が検討されている。例えば、特許文献１には、チップのアクティブ面を囲んで接着層を構成する絶縁樹脂枠と接続用バンプとを設け、アクティブ面を対向面としてチップを実装用基板に対してフェースダウン実装（表面実装）するマイクロパッケージ構造が開示されている。かかるマイクロパッケージ構造においては、チップのアクティブ面と実装用基板の主面との間に絶縁樹脂枠によって囲まれた中空部が構成される。かかるマイクロパッケージ構造によれば、実装用基板に対してアクティブ面を有するチップを、他の電子部品やベアチップ等と同様にフェースダウン実装することが可能である。したがって、かかるマイクロパッケージ構造によれば、モジュールの薄型化や実装工程の効率が向上されるようになる。

一方、機能素子パッケージにおいては、ＭＥＭＳ素子等に備えられる微細な可動部が、外部環境の影響を受けやすく、また酸化や静電気による帯電等によって電気的特性や機能特性が大きく変化する。したがって、かかる機能素子パッケージにおいては、一連のディバイス製作工程におけるパッケージ工程及びモジュール工程が一般に低温プロセスによって行われる。また、かかる機能素子パッケージにおいては、機能素子体を、上述した様々な外部要因からの影響を抑制する真空或いは還元雰囲気下で気密状態に保持して安定した動作が行われるように構成する必要がある。

特許文献２には、中空部（キャビティ）に実装した機能素子と実装基板の表面層に形成した外部出力端子とをビアで接続するが、キャビティの気密性を保持した回路基板が開示されている。回路基板においては、ガラス−セラミック成分を含む絶縁層に回路パターンを多層に形成するとともに、めっき液によって溶解されないように金属成分からなる中間層を設けている。回路基板においては、表面配線層を形成するめっき工程により絶縁層のポーラス化が生じても中間層によってキャビティの気密状態が保持されるようにする。

特許第３５１４３４９号公報 特開２００３−２８２７６３号公報

ところで、上述した特許文献１に開示されるマイクロパッケージにおいては、薄型化では有効であるが、チップに接続バンプを形成する領域と枠状の絶縁樹脂層を形成する領域とを設けることからチップ自体が大型化する。マイクロパッケージにおいては、実装用基板に対して、外形寸法とほぼ同等の領域にチップを実装することが可能ではあるが、このチップの大型化により、モジュール全体の小型化にさほど貢献度し得ないといった問題があった。また、マイクロパッケージにおいては、チップが開放状態で実装されることで、水分や酸化の影響により信頼性が低下するといった問題もある。

一方、特許文献２に開示される回路基板においては、実装基板のキャビティ内に機能素子を気密状態に実装することで、信頼性の向上が図られるようになる。しかしながら、かかる回路基板においては、ガラス−セラミック成分を含む基板を用いることから、セラミック焼成時に機能素子がダメージを受けてしまう。また、回路基板においては、基板も高価であるとともに、ビアホールの気密性を保持するためにＡｕ、Ａｇ、Ｐｔ、Ｒｈ等の貴金属が用いられることでコストが高いといった問題がある。また、回路基板においては、キャビティを閉塞する蓋体が設けられことから、全体として厚みが大きくなり小型化が図れないといった問題もある。

したがって、本発明は、廉価な材料と簡易な構成とによって層内に形成した機能素子収納部内に機能素子体を気密状態を保持して封装することにより信頼性の向上を図った小型で廉価な回路モジュール体及びその製造方法を提供することを目的とする。

上述した目的を達成する本発明にかかる回路モジュール体は、第１配線基板と機能素子体と第２配線基板とから構成される。回路モジュール体は、第１配線基板が、第１主面に所定の配線パターンと多数個の素子実装用電極とが形成され、これら素子実装用電極の形成領域を機能素子体実装領域として構成するとともに、この機能素子体実装領域内に位置して第２主面に形成した配線パターンとの層間接続を行うビアが設けられて構成される。回路モジュール体は、機能素子体が、多数個の入出力電極を有し、これら各入出力電極が相対する各素子実装用電極と接続されることにより第１配線基板の機能素子体実装領域上に実装される。回路モジュール体は、第２配線基板が、第１主面側に第１配線基板の機能素子体実装領域と略対応する大きさの機能素子体収納凹部が形成され、この機能素子体収納凹部の外周部位を全周に亘って第１配線基板の第１主面に接合されることにより機能素子体実装領域に実装された機能素子体を封装する機能素子体収納空間部を構成する。回路モジュール体は、第１配線基板に設けたビアが、内部に充填された樹脂材と第１主面側の開口部を蓋閉めする金属めっき層とにより封止される。

回路モジュール体においては、第１配線基板と第２配線基板との積層体の内部に構成された機能素子体収納空間部内に気密状態を保持して封装される機能素子体が、外部環境の影響を排除して安定した動作が行われるようになる。回路モジュール体においては、機能素子体収納空間部内の機能素子体実装領域にいわゆるフェースダウン実装される機能素子体が直下に形成されたビアを介して第１配線基板の第２主面に形成された配線パターンと接続されることで、実装の効率化と線路長の短縮化が図られて信号伝達の高速化や高周波化が図られるようになる。回路モジュール体においては、機能素子体収納空間部に連通するビアホールを廉価な樹脂で充填するとともにその表面に金属めっき層を形成して蓋閉めすることによってビアを構成することから、ビアホールからの気体漏れが確実に防止される。回路モジュール体においては、コスト低減を図りながら機能素子体収納空間部の気密性を確実に保持して信頼性の向上が図られるようになる。

また、上述した本発明にかかる回路モジュール体の製造方法は、第１主面に構成した機能素子体実装領域に機能素子を実装した第１配線基板に対して、第１主面に機能素子体実装領域と略等しい開口形状を有する機能素子体収納凹部が形成された第２配線基板を、機能素子体収納凹部の外周部位を全周に亘って第１配線基板の第１主面上に接合することによって機能素子体収納空間部を構成し、この機能素子体収納空間部内に機能素子体実装領域に実装された機能素子体を封装する回路モジュール体を製造する。

回路モジュール体の製造方法は、第１配線基板の製作工程が、有機絶縁基板を基材とする両面基板や多層配線基板が用いられ、この基板の上記機能素子体実装領域に第１主面と第２主面とに貫通する複数のビアホールを形成するビアホール形成工程と、これら各ビアホールに対して第１主面側の導体部と第２主面側の導体部とを導通させる金属めっき層を形成する金属めっき層形成工程と、第１主面の導体部と第２主面の導体部とに所定の配線パターンを形成する配線パターン形成工程と、各ビアホールに樹脂材を充填する樹脂材充填工程と、各ビアホールの第１主面及び第２主面の開口部位において各樹脂材を被覆して蓋閉めする金属めっき層を形成する金属めっき層形成工程とを有する。

回路モジュール体の製造方法は、第２配線基板の製作工程が、有機絶縁基板を基材とした両面基板や多層配線基板が用いられ、第１主面に上記機能素子体収納凹部を形成する機能素子体収納凹部形成工程と、機能素子体収納凹部の内壁面に金属シールド層を形成する金属シールド層形成工程とを有する。

回路モジュール体の製造方法は、第１配線基板の機能素子体実装領域に多数個の入出力電極を有する機能素子体を配置した後にこの機能素子体を各入出力電極と相対する各素子実装用電極とを接続させて実装する機能素子体実装工程と、第１配線基板の第１主面上に第２配線基板の第１主面を機能素子体実装領域に機能素子体収納凹部を対向させて接合する第２配線基板接合工程とを経て回路モジュール体を製造する。

回路モジュール体の製造方法によれば、第１配線基板と第２配線基板との積層体の内部に構成された機能素子体収納空間部内に気密状態を保持して機能素子体を封装することから、機能素子体が外部環境の影響を排除して安定した動作を行い信頼性の向上を図った回路モジュール体を製造する。回路モジュール体の製造方法によれば、機能素子体収納空間部内の機能素子体実装領域に機能素子体をいわゆるフェースダウン実装し、直下に形成したビアを介して機能素子体と第１配線基板の第２主面に形成された配線パターンとの接続を行う。回路モジュール体の製造方法によれば、機能素子体の実装効率化と小型化及び接続線路長を短縮化して信号伝達の高速化や高周波化が図られた回路モジュール体を製造する。回路モジュール体の製造方法によれば、機能素子体収納空間部に連通するビアホールを廉価な樹脂で充填するとともにその表面に金属めっき層を形成して蓋閉めすることによってビアを構成する。回路モジュール体の製造方法によれば、コスト低減を図りながらビアホールからの気体漏れを防止して機能素子体収納空間部の気密性を確実に保持して信頼性の向上を図った回路モジュール体を製造する。

本発明によれば、第１配線基板と第２配線基板との積層体の内部に機能素子体収納空間部を形成して機能素子体を封装するとともに機能素子体収納空間部に連通するビアホールに廉価な樹脂を充填しかつ金属めっき層で蓋閉めしてビアを形成したことから、機能素子体収納空間部の気密性が確実に保持されて機能素子体が安定した動作を行う高精度の回路モジュール体が得られる。本発明によれば、機能素子体がその外形寸法とほぼ同等の実装領域にフェースダウン実装されるとともに直下に形成したビアを介して信号伝達が行われることで、実装効率や小型化或いは高速化や高周波化を図った廉価な回路モジュール体が得られる。

以下、本発明の実施の形態として示す回路モジュール体１及びその製造方法について図面を参照して詳細に説明する。回路モジュール体１は、例えば携帯電話機やパーソナルコンピュータ等に搭載される高周波回路モジュール体であり、図１に示すようにモジュール基板２（第１配線基板）と、このモジュール基板２に積層されるキャップ基板３（第２配線基板）との積層基板の内部に機能素子体収納空間部４が構成される。回路モジュール体１は、機能素子体収納空間部４内に、機能面５ａに可動部５ｂを有する例えばＳＡＷ素子（表面弾性波素子）やＢＡＷ素子（バルク弾性波素子）或いはＭＥＭＳ素子（微小電子機械部品）やＦＢＡＲ素子（圧電薄膜共振素子）等の機能素子体５を封装する。なお、回路モジュール体１は、機能素子体収納空間部４内に、複数個の機能素子体５を封装するようにしてもよいことは勿論である。

回路モジュール体１は、詳細を後述するようにモジュール基板２の第１主面２ａ上に構成された機能素子体実装領域６に機能素子体５がフリップチップ実装法によって実装されるとともに、この機能素子体５を覆うようにしてキャップ基板３が第１主面３ａを重ね合わせて積層される。回路モジュール体１は、モジュール基板２の第１主面２ａ上に、機能素子体５の入出力回路部や整合回路部等を構成する図示しない集積回路素子や電子部品が例えばフリップチップ実装法等によって適宜実装される。回路モジュール体１は、キャップ基板３が機能素子体５よりもやや大きなサイズとしたが、モジュール基板２とほぼ同等の大型サイズとして第２主面３ｂ上に集積回路素子や電子部品等を実装するようにしてもよい。

回路モジュール体１は、モジュール基板２が、耐熱性や耐薬品性或いは加工性に優れた基板材、例えば液晶ポリマー、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン或いは高周波対応を図るブタジエン樹脂等の有機絶縁基板を基材として多層配線基板技術によって製作された多層配線基板によって構成される。モジュール基板２には、内層に高周波送受信回路部や電源回路部等を構成する適宜の配線層が形成されている。モジュール基板２には、機能素子体実装領域６が、第１主面２ａに機能素子体５の外形よりもやや大きな開口寸法を以って形成した凹陥部７内に構成される。凹陥部７は、後述するように機能素子体５を実装する際の樹脂流れ止め作用を奏する部位であり、底面部７ａに機能面５ａを対向させかつ可動部５ｂが動作可能な間隔を保持されるようにして後述する接合構造を介して機能素子実装領域６に実装される。

モジュール基板２は、第１主面２ａから段落ちされた凹陥部７内に機能素子体５を実装することで、第１主面２ａ上に機能素子体５を実装した回路モジュール体との比較において回路モジュール体１の厚みを小さくして小型化が図られるようにする。モジュール基板２は、凹陥部７によって各回路部等と機能素子体５とに深さ分のギャップが得られるようになることから、寄生容量が低減されるようになる。なお、凹陥部７は、もっぱら樹脂流れ止めの機能を主体とすることから、その深さを１０μｍ程度に形成される。

モジュール基板２には、凹陥部７の底面部７ａを含む第１主面２ａ上に、所定パターンを有する第１配線パターン８が形成されている。モジュール基板２には、凹陥部７の底面部７ａに、第１主面２ａと段差を構成する立上り内周壁部７ｂに沿って配列された多数個の素子実装用電極９が形成されている。モジュール基板２には、詳細を省略するが第１配線パターン８に、凹陥部７を縁取る枠状部位に沿ってキャップ基板３との電気的接続を行うための多数の接続用電極が形成されている。

モジュール基板２には、第２主面２ｂに外部接続用電極１０や所定パターンを有する第２配線パターン１１が形成されており、外部接続用電極１０が図示しない例えばマザー基板やパッケージ基板側の相対する接続用電極と接続されて電気信号の入出力が行われる。モジュール基板２には、機能素子実装領域６に位置して多数個のビア１２が形成されている。各ビア１２は、第１主面２ａ側の第１配線パターン８と第２主面２ｂ側の第２配線パターン１１とを層間接続する。

各ビア１２は、詳細を後述する工程によってモジュール基板２に形成される。各ビア１２は、モジュール基板２を貫通して形成したビアホール１３と、このビアホール１３の内周壁に全域に亘って形成されて第１配線パターン８と第２配線パターン１１とを導通する金属導電層１４と、ビアホール１３に絶縁樹脂を充填して形成された充填樹脂層１５と、凹陥部７の底面部７ａ及び第２主面２ｂにおいて露出する充填樹脂層１５の表面をそれぞれ被覆してビアホール１３の開口部を閉塞する第１金属めっき層１６と第２金属メッキ層１７とから構成される。

各ビア１２は、第１金属めっき層１６が凹陥部７内において第１配線パターン８の一部を構成するとともに、第２金属メッキ層１７が第２主面２ａにおいて第２配線パターン１１の一部を構成する。各ビア１２は、第１金属めっき層１６が密閉空間部として構成された機能素子体収納空間部４内に形成されるとともに第２金属メッキ層１７が第２主面２ａに形成される。したがって、各ビア１２は、機能素子体収納空間部４内に実装される機能素子体５から生じる熱を、機能素子体収納空間部４内から効率的に放熱するサーマルビアホールとしても機能する。

キャップ基板３も、詳細を後述するようにガラスエポキシ樹脂等の有機絶縁基板を基材として多層配線基板技術によって製作された多層配線基板によって構成される。キャップ基板３は、モジュール基板２と一体化されることからそれぞれ熱膨張率が同一の基材によって形成することが好ましいが、さほど大きな差の無い基材を用いるようにしてもよい。キャップ基板３は、全体で３００μｍ乃至８００μｍ程度の厚みを有しており、例えば内部に機能素子体５の整合回路や制御回路等を構成する適宜の配線層１８が多層に形成されている。

キャップ基板３には、第１主面３ａに開口して機能素子体収納凹部１９が形成されている。キャップ基板３には、詳細を省略するが第１主面３ａに、機能素子体収納凹部１９を縁取る枠状部位に沿って上述したモジュール基板２側の各接続用電極と対向する多数個の接続用電極を有する第１配線パターン２０が形成されている。

機能素子体収納凹部１９は、上述したモジュール基板２側の凹陥部７とほぼ同等の開口寸法を有するとともに、機能素子体５の厚みよりも大きな深さを有して形成されている。機能素子体収納凹部１９は、キャップ基板３の厚みによって制限されるが、１００μｍ乃至６００μｍ程度の深さを有している。なお、機能素子体収納凹部１９は、モジュール基板２やキャップ基板３の平坦度及び凹陥部の７の深さと機能素子体５の厚みの条件等により例えば１００μｍよりも浅い凹部であってもよい。機能素子体収納凹部１９には、底面部や内周壁部の全体に亘って金属シールド層２１が形成されている。

キャップ基板３には、第２主面３ｂに適宜の実装用電極を有する第２配線パターン２２が形成され、上述したように集積回路素子や電子部品が実装される。なお、キャップ基板３においては、第２配線パターン２２をベタパターンとして形成することにより、内層の金属シールド層２１と共同して機能素子体収納凹部１９の気密状態をより確実に保持し、防湿層や電磁的シールド層として作用するように構成してもよい。

キャップ基板３は、詳細を後述するように、機能素子体実装領域６に機能素子体５を実装したモジュール基板２に対して積層され、凹陥部７や機能素子体収納凹部１９によって層内に密閉空間部を構成する。キャップ基板３は、モジュール基板２に対して、それぞれの第１主面３ａ、２ａを対向させて機能素子体収納凹部１９を凹陥部７に位置合わせさせて組み合わされる。キャップ基板３は、機能素子体収納凹部１９を縁取る第１主面３ａの部位を凹陥部７を縁取る第１主面２ａの部位に対して接着剤層２３を介してフリップチップ実装することによって、モジュール基板２と一体化される。

機能素子体５は、素子が絶縁樹脂により封止されていないいわゆるベアチップ状態で用いられ、上述したように機能面５ａを下向きにしてモジュール基板２の機能素子体実装領域６上に実装される。機能素子体５には、詳細を省略するが機能面５ａに、モジュール基板２の機能素子体実装領域６に形成した各素子実装用電極９とそれぞれ相対する多数個の入出力電極２４が形成されている。機能素子体５は、これら入出力電極２４上にＡｕ等からなるスタッドバンプ２５がそれぞれ形成される。

機能素子体５は、相対する各入出力電極２４と各素子実装用電極９とを位置決めして機能素子体実装領域６上に載置され、加熱・押圧することによって各スタッドバンプ２５が各素子実装用電極９に接合するフリップチップ実装法によってモジュール基板２に実装される。各スタッドバンプ２５は、上述したように機能素子体５が機能素子体実装領域６に実装された状態で、機能面５ａと凹陥部７の底面部７ａとを可動部５ｂの動作を可能とさせる間隔に保持されることから、所定の高さを以って形成される。

回路モジュール体１においては、機能素子体５の接合強度を保持するために、各接合部位にアンダフィル２６が塗布される。アンダフィル２６は、スタッドバンプ２５と素子実装用電極９との接合部位に回り込んで硬化することによって接合強度を向上させることから、流動性とチクソ性（thixotropy）を有する例えばフィラー入り液状エポキシ系樹脂材が用いられる。アンダフィル２６は、スタッドバンプ２５と素子実装用電極９との接合部位に塗布されると凹陥部７の底面部７ａ上を濡れ拡がるが、立上り内周壁部７ｂで堰き止められてモジュール基板２の第１主面２ａ上まで拡がることは無い。

回路モジュール体１においては、上述したようにモジュール基板２とキャップ基板３とが、第１主面２ａの凹陥部７を縁取る部位と第１主面３ａの機能素子体収納凹部１９を縁取る部位とにおいて接着剤層２３によって接合される。回路モジュール体１においては、凹陥部７の立上り内周壁部７ｂに沿って機能素子体５の各入出力電極２４が接合される各素子実装用電極９が形成される。回路モジュール体１においては、モジュール基板２とキャップ基板３との接合部位とモジュール基板２と機能素子体５との接続部位とが凹陥部７の立上り内周壁部７ｂを介してごく近接して構成されることで小型化が図られている。

回路モジュール体１においては、モジュール基板２と機能素子体５との接続部位を補強するアンダフィル２６がモジュール基板２とキャップ基板３とを接合する接着剤層２３の塗布領域に流れ込んだ場合に、接合強度を劣化させるとともに機能素子体収納空間部４の気密性を低下させる。回路モジュール体１においては、上述したようにモジュール基板２に凹陥部７を形成してその立上り内周壁部７ｂによってアンダフィル２６の第１主面２ａ上への拡がりを防止することで小型化を保持してモジュール基板２とキャップ基板３とが強固に固定されるようにする。

回路モジュール体１においては、上述したように機能素子体５を実装する機能素子体実装領域６の直下に多数個のビア１２を形成してモジュール基板２との電気的接続を最短で行うように構成したことから、線路損失やノイズの低減或いは高速処理化等が図られるようになる。回路モジュール体１においては、機能素子体収納空間部４内に機能素子体５を封装したことにより、機能素子体５が一連の工程中で露出された状態の微細な可動部５ｂに不用意な力を加えられて損傷するといった不都合の発生が防止される。回路モジュール体１においては、機能素子体５の可動部５ｂに対して製造工程中で負荷される温度変化やエッチング液等の影響或いは静電気の影響による帯電で生じる可動部５ｂの貼り付き等が防止されて電気的特性が保持され、安定した動作が行われるようになる。

回路モジュール体１においては、後述するようにモジュール基板２に対する機能素子体５の実装工程やキャップ基板３の接合工程が真空チャンバーや不活性気体雰囲気中で行われることによって、機能素子体収納空間部４が真空雰囲気或いは不活性ガス雰囲気で構成される。回路モジュール体１においては、機能素子体５との導通を図る多数個のビア１２が機能素子体収納空間部４に設けられている。回路モジュール体１においては、各ビア１２を介して機能素子体収納空間部４の気密性が損なわれる虞がある。

回路モジュール体１においては、上述したように各ビア１２が、ビアホール１３内に充填樹脂層１５を形成するとともにビアホール１３の開口部を第１金属めっき層１６と第２金属めっき層１７とによって蓋閉めして構成される。回路モジュール体１においては、第１金属めっき層１６と第２金属めっき層１７とによって各配線パターンを形成するめっき工程やエッチング工程に際して充填樹脂層１５に気泡やクラック等が発生することを防止し、機能素子体収納空間部４が高精度の気密状態に保持されるようになる。したがって、回路モジュール体１においては、可動部５ｂ等の酸化や劣化が抑制され、長寿命化が図られる。

回路モジュール体１においては、モジュール基板２に対して機能素子体５が実装されるとともに、この機能素子体５を封装してキャップ基板３が積層される。回路モジュール体１においては、モジュール基板２に凹陥部７を形成してその立上り内周壁部７ｂによって近接して構成される機能素子体５の接合部位とキャップ基板３の接合部位との間でアンダフィル２６の流れ止めが図られる。したがって、回路モジュール体１においては、機能素子体収納空間部４を構成する凹陥部７や機能素子体収納凹部１９の開口寸法を機能素子体５の外形寸法とほぼ同等として小型化が図られる。回路モジュール体１においては、凹陥部７を有しないモジュール基板の第１主面上に機能素子体５を実装した回路モジュール体との比較において、実装面積比で約８０％程度、体積比で約９０程度の小型化が図られ、また電子部品等の実装密度の向上が図られる。

上述した回路モジュール体１は、モジュール基板２の製作工程と、キャップ基板３の製作工程と、モジュール基板２に対する機能素子体５の実装工程及びキャップ基板３の接合工程とを経て製造される。なお、以下に説明するモジュール基板製作工程においては、説明の便宜上モジュール基板２を両面基板３０を基材として製作するが、上述したように絶縁層と配線層を多層に形成した多層基板を基材としてもよいことは勿論である。両面基板３０は、図２に示すように耐熱性や耐薬品性或いは加工性に優れた上述した素材からなる有機絶縁基材３１の第１主面３１ａ及び第２主面３１ｂに第１金属層３２ａ及び第２金属層３２ｂが形成される。両面基板３０は、セラミック基板やガラス基板と比較して廉価であり、ビアホール１３の加工性にも優れている。

モジュール基板製作工程においては、図３に示すように上述した両面基板３０に対して、所定の位置に第１主面３１ａと第２主面３１ｂとに貫通する多数個のビアホール１３を形成する。各ビアホール１３は、レーザ照射やプラズマ照射或いはこれらを同時に照射するいわゆるドライエッチング加工やドリル加工によって形成され、５０μｍ乃至２ｍｍ程度の孔径に形成される。モジュール基板製作工程においては、各ビアホール１３に対して例えば銅めっきによるスルーホールめっき処理を施して、その内周壁の全域に亘って金属導電層１４を形成する。金属導電層１４は、各ビアホール１３の内周壁に数μｍ乃至３０μｍの厚みを以って形成され、図４に示すように第１金属層３２ａと第２金属層３２ｂとを導通させる。

モジュール基板製作工程においては、充填樹脂層形成工程によって各ビアホール１３の内部に絶縁樹脂を充填して図５に示すように充填樹脂層１５を形成する。充填樹脂層形成工程は、例えばエポキシ系樹脂２０重量％乃至４０重量％にグリコール系溶剤や芳香族系溶剤を混合した充填樹脂材が用いられ、この充填樹脂材を例えば第２主面３１ｂ側に蓋をした状態で第１主面３１ａと略同一面を構成するようにして各ビアホール１３に充填する。充填樹脂層形成工程は、紫外線照射或いは加熱処理を施して各ビアホール１３内に充填した充填樹脂材を硬化させて充填樹脂層１５を形成する。

モジュール基板製作工程においては、凹陥部形成工程によって図６に示すように両面基板３０の第１主面３１ａ側に凹陥部７を形成する。凹陥部形成工程は、凹陥部７が機能素子体５とほぼ同等の開口寸法を有するとともに１０μｍ程度の深さであることから、例えばルータ等を用いる簡易な作業によって凹陥部７を形成することが可能である。凹陥部形成工程は、各ビアホール１３を囲む所定の領域を第１金属層３２ａとともに掘削して、底面部７ａに充填樹脂層１５を露出させて凹陥部７を形成する。

モジュール基板製作工程においては、金属めっき層形成工程によって図７に示すように凹陥部７の内部に全域に亘って金属めっき層３３を形成するとともに第２主面３１ｂ側の第２金属層３２ｂに金属めっき層３４を形成する。金属めっき層形成工程は、めっき処理によって底面部７ａに露出された充填樹脂層１５を被覆するようにして金属めっき層３３を形成しビアホール１３を蓋閉めする。金属めっき層形成工程は、第２主面３１ｂに露出された充填樹脂層１５を被覆するようにして金属めっき層３４を形成されることによってビアホール１３を蓋閉めする。金属めっき層形成工程は、金属めっき層３３や金属めっき層３４が配線パターンの一部を構成することから、銅めっきやアルミめっきが施される。

モジュール基板製作工程においては、金属めっき層３３をシードメタル層として所定の厚みの金属めっき層を形成し、この金属めっき層と第１主面３１ａ上の第１金属層３２ａとに所定のパターニング処理を施す。モジュール基板製作工程においては、このパターニング処理によって、図８に示すように凹陥部７の底面部７ａにビアホール１３を蓋閉めする第１金属めっき層１６と素子実装用電極９とを形成するとともに第主面３１ａに第１配線パターン８が形成されたモジュール基板２を製作する。

なお、モジュール基板製作工程は、上述した工程に限定されるものでは無いことは勿論である。モジュール基板製作工程においては、両面基板３０に対してビアホール１３の形成工程を施した後に凹陥部７の形成工程を施すようにしたが、これらの工程を入れ替えて行うようにしてもよいことは勿論である。

回路モジュール体製造工程は、キャップ基板３の製作工程にも、モジュール基板製作工程と同様に耐熱性や耐薬品性或いは加工性に優れた上述した素材からなる有機絶縁基材３６の第１主面３６ａ及び第２主面３６ｂに第１金属層３７ａ及び第２金属層３７ｂが形成された図９に示す両面基板３５が用いられる。両面基板３５は、特に限定されないが、有機絶縁基材３６がモジュール基板２に用いられる両面基板３０と同一素材であることが好ましい。

キャップ基板製作工程においては、第１金属層３７ａ及び第２金属層３７ｂに対して所定のパターニングを施し、図１０に示すように配線層１８ａ、１８ｂを有する両面基板３５を形成する。キャップ基板製作工程においては、両面基板３５の第１主面３６ａと第２主面３６ｂに対して、それぞれ銅箔層３８ａを有する第１プリプレグ３８と銅箔層３９ａを有する第２プリプレグ３９とが重ね合わされる。キャップ基板製作工程においては、両面基板３５に対して第１プリプレグ３８と第２プリプレグ３９とに加熱・加圧処理を施すことにより、図１１に示す多層配線基板体４０を形成する。

キャップ基板製作工程においては、多層配線基板体４０に対して第１プリプレグ３８側から機能素子体収納凹部１９の形成加工が施される。形成加工は、例えばルータ等を用いる座ぐり加工によって、図１２に示すように上述した形状を有する機能素子体収納凹部１９を形成する。なお、形成加工は、多層配線基板体４０に対して例えばレーザ加工を施して機能素子体収納凹部１９を形成することも可能である。なお、キャップ基板製作工程においては、多層配線基板体４０に対して第１プリプレグ３８の銅箔層３８ａや第２プリプレグ３９の銅箔層３９ａに対して所定のパターニングを施して第１配線パターン２０や第２配線パターン２２を形成する。キャップ基板製作工程においては、機能素子体収納空間部４の内周壁部に対してめっき処理を施し、図１３に示すように全体に亘って金属シールド層２１を形成してキャップ基板３を製作する。

回路モジュール体製造工程は、上述した工程を経て製作したモジュール基板２に対して機能素子体実装工程によって機能素子体５を実装する。機能素子体実装工程においては、機能素子体５の各入出力電極２４上に例えば金ワイヤを用いるボールバンプ形成法やめっき法或いは印刷法等のアディティブ法によって所定の高さに形成したスタッド状を呈するスタッドバンプ２５を形成する。機能素子体実装工程においては、図１４に示すようにモジュール基板２に対して機能素子体５が、凹陥部７に機能面５ａを対向させて組み合わされる。機能素子体実装工程においては、モジュール基板２に対して機能素子体５が、図１５に示すように各素子実装用電極９に相対する各入出力電極２４を対向させるように位置決めする。

機能素子体実装工程においては、接合工程において各スタッドバンプ２５と各素子実装用電極９との接合が行われる。接合工程は、加熱押圧装置によりモジュール基板２に対して機能素子体５が、例えば温度２５０℃乃至３００℃、荷重５０ｇｆ／ｂｕｍｐ乃至１５０ｇｆ／ｂｕｍｐの条件で加熱・押圧操作が施されることによってスタッドバンプ２５を各素子実装用電極９に接合する。接合工程においては、加熱・押圧条件がスタッドバンプ２５の種類によって適宜設定されるが、機能素子体５の特性を損なわないように比較的低温領域で行うことが好ましい。接合工程においては、例えば接合部位に超音波を印加する操作を併用することによって、常温乃至２００℃程度の低温で接合を行うことが可能である。

機能素子体実装工程においては、各素子実装用電極９と各入出力電極２４との接合部位にアンダフィル２６を充填する工程が施される。アンダフィル充填工程においては、上述したようにフィラー入り液状エポキシ系樹脂材をディスペンサ等によって各素子実装用電極９と各入出力電極２４との接合部位に供給する。アンダフィル２６は、上述したようにスタッドバンプ２５と素子実装用電極９との接合部位に供給されることによって凹陥部７の底面部７ａ上を濡れ拡がるが、立上り内周壁部７ｂで堰き止められる。

機能素子体実装工程においては、各素子実装用電極９と各入出力電極２４との接合部位に加熱処理や紫外線照射処理を行って液状のアンダフィル２６を硬化させる。アンダフィル２６は、図１６に示すようにスタッドバンプ２５と素子実装用電極９との接合部位に回り込んで接合強度を向上させ、モジュール基板２に対して機能素子体５をしっかりと実装させる。なお、アンダフィル２６には、例えばカルボン酸無水物３０重量％乃至５０重量％、エポキシ配合樹脂２０重量％乃至３０重量％、エポキシプロパン重合物１０重量％乃至２０重量％からなるアンダフィルも好適に用いられる。

機能素子体実装工程においては、モジュール基板２の第１主面２ａに接着剤が塗布されて接着剤層２３が形成される。接着剤層形成工程には、接着剤として例えばベンゾシクロブテン樹脂３８重量％乃至５５重量％、メシチレン２５重量％乃至６０重量％の紫外線硬化型封止材が用いられ、凹陥部７を構成する枠状の第１主面２ａ上に全面に亘って塗布される。接着剤層形成工程においては、凹陥部７の開口縁に沿った領域を除く部位を開口するマスキングを施して紫外線照射を行うとともにグリコールエーテルで現像処理を行うことによって、図１７に示すように第１主面２ａの所定部位に半硬化状態の接着剤層２３を形成する。

なお、接着剤層形成工程については、上述した機能素子体実装工程に先行して実施するようにしてもよい。接着剤層形成工程については、接着剤層２３の形成領域を開口部としたマスクを用いて接着剤を塗布するようにしてもよい。接着剤層形成工程については、接着剤層２３として、例えばベンゾシクロブテン樹脂ばかりでなく、例えばエポキシ樹脂、アクリル樹脂或いはシリコン樹脂系接着樹脂を用いてもよい。また、接着剤層２３は、例えば所定の枠状に形成された未硬化状態で接着性が保持された樹脂フィルム材を用いるようにしてもよい。樹脂フィルム材には、例えば半導体チップの製造工程等に用いられている異方性導電フィルム（ACF:Anisotropic Conductive Film）等が用いられる。

回路モジュール体製造工程は、真空雰囲気や不活性ガス雰囲気中でキャップ基板接合工程によって接着剤層２３を介してモジュール基板２に対してキャップ基板３を接合して一体化する。キャップ基板接合工程においては、キャップ基板３が、機能素子体収納凹部１９を形成した第１主面３ａを実装面としてモジュール基板２の第１主面２ａ上に積層される。キャップ基板接合工程においては、モジュール基板２に対してキャップ基板３が、凹陥部７と機能素子体収納凹部１９とを位置合わせするとともにそれぞれの第１配線パターン８、２０に形成した相対する各接続電極を位置合わせして積層される。キャップ基板接合工程においては、加熱押圧装置によってモジュール基板２に対してキャップ基板３に、温度５分１７０℃＋１０分２５０℃の加熱処理と荷重４００ｇ／ｍｍ^２の押圧処理とを行うことにより接着剤層２３を硬化させることで一体に接合させて上述した回路モジュール体１を得る。

なお、キャップ基板接合工程においては、上述した機能素子体実装工程と同様に、モジュール基板２の第１配線パターン８に形成した各接続電極に金スタッドバンプを形成し、キャップ基板３を位置合わせして組み合わせた後に加熱・圧着処理を施してモジュール基板２とキャップ基板３とを一体化するようにしてもよい。キャップ基板接合工程においては、例えばモジュール基板２の第２主面２ｂ側から温度２５０℃乃至３００℃、荷重５０ｇｆ／ｂｕｍｐ乃至１５０ｇｆ／ｂｕｍｐの条件で加熱・押圧操作が施される。キャップ基板接合工程においては、接合強度を向上させるために、接合部位に上述したアンダフィル２６と同様のアンダフィルが塗布される。

回路モジユール体製造工程においては、モジュール基板２やキャップ基板３に比較的廉価でビアホール１３を形成する機械加工性のよい有機絶縁基板を用いるとともに、低温プロセスによって機能素子体５を機能素子体収納空間部４内に実装する。回路モジユール体製造工程においては、機能素子体５が機能素子体実装領域６の直下に形成したビア１２を介して最短でモジュール基板２との電気的接続を行うとともに、簡易な工程によって気密性の高いビア１２を形成することで、気密性の高い機能素子体収納空間部４を有する回路モジユール体１を製造する。

したがって、回路モジユール体製造工程においては、線路損失やノイズの低減或いは高速処理化等が図られた廉価な回路モジュール体１を製造する。回路モジユール体製造工程においては、機能素子体５の微細な可動部５ｂが、製造工程中で破損や温度変化或いはエッチング液やめっき液の影響、静電気による貼り付き等が防止されて歩留りの向上を図って回路モジュール体１を製造する。回路モジユール体製造工程においては、機能素子体５が気密性の高い機能素子体収納空間部４内に封装されることで電気的特性が保持されて安定した動作を行い、可動部５ｂ等の酸化や劣化が抑制されて長寿命化が図られた回路モジュール体１を製造する。

図１８に示した回路モジュール体４５は、ガラスエポキシ基板を用いたモジュール基板２を有する上述した回路モジュール体１に対して機能素子体収納空間部４の気密特性を比較するために比較例として製作した回路モジュールである。比較例回路モジュール体４５は、基本的な構成を回路モジュール体１と同等とすることから、同一部位については同一符号を付して説明を省略する。なお、比較例回路モジュール体４５は、説明の便宜上モジュール基板４６が凹陥部７を形成していないものを示したが、機能素子体収納空間部４の気密特性になんら影響は無い。

比較例回路モジュール体４５は、ガラスエポキシ基板を用いたモジュール基板４６の機能素子体実装領域６に多数個のビア４７が形成されているが、これらビア４７が蓋閉め構造を有していない構造となっている。比較例回路モジュール体４５は、上述した加熱・押圧条件でモジュール基板４６の第１主面４６ａ上に機能素子体５が上述した接着剤を塗布して形成された接着剤層２３によって接合される。比較例回路モジュール体４５は、モジュール基板４６の第１主面４６ａに対してキャップ基板３がフリップチップ実装される。

機能素子体収納空間部４の気密特性評価は、上述した回路モジュール体１と比較例回路モジュール体４５に対してキャップ基板３側からヘリウムガスを吹き付け、モジュール基板２、４６側の各ビア１２、４７の開口から漏出するヘリウムガス量をヘリウムディテクタによって測定した。測定結果は、回路モジュール体１が２×１０^−１０ｍｂａｒ／ｓｅｃ以下であり、比較例回路モジュール体４５が１０^−１ｍｂａｒ／ｓｅｃであった。回路モジュール体１は、かかる測定結果から明らかなように、ビアホール１３に充填樹脂層１５を形成するとともに開口部を第１金属めっき層１６や第２金属めっき層１７によって蓋閉めすることにより、製造工程中での充填樹脂層１５のポーラス化が抑制されることで機能素子体収納空間部４が極めて高い気密性を保持される。

なお、機能素子体収納空間部４の気密性については、それぞれのモジュール基板を液晶ポリマー基板やブタジエン基板を用いた場合でも同様の測定結果が得られた。また、機能素子体収納空間部４の気密性については、上述した接着剤に代えて例えば鉛−スズの共晶はんだ、無鉛はんだ、スズ−銀−銅はんだ或いは金−スズはんだを用いた場合でも同様の測定結果が得られた。

キャップ基板製作工程においては、上述したように多層配線基板に対してレーザ加工等によって機能素子体収納凹部１９を形成するようにしたが、かかる工程に限定されるものでは無い。キャップ基板製作工程は、例えば図１９及び図２０に示すようにいわゆる一括積層法によってキャップ基板３を製作するようにしてもよい。キャップ基板製作工程においては、上述したキャップ基板製作工程と同様にして製作された両面基板３５に対して、図１９に示すように機能素子体収納凹部１９に対応する部位に例えばルータ加工法による機械加工やプレス金型を用いた打抜き加工によって第１くり抜き部５０が形成される。

キャップ基板製作工程においては、両面基板３５に対して、その表裏主面に銅箔層に所定のパターニングを施して第１配線パターン２０を形成した第１プリプレグ５１と銅箔層に所定のパターニングを施して第２配線パターン２２を形成した第２プリプレグ５２とを一体に積層する。キャップ基板製作工程においては、第１プリプレグ５１にも、予め機能素子体収納凹部１９に対応する部位にルータ加工や打抜き金型を用いて第２くり抜き部５３を形成する。

キャップ基板製作工程においては、図２０に示すように第２プリプレグ５２の接着剤５４が塗布された主面上に両面基板３５を積層し、さらにこの両面基板３５の主面上に第１くり抜き部５０に対して第２くり抜き部５３を位置合わせして接着剤５５を塗布した第１プリプレグ５１を積層する。キャップ基板製作工程においては、これら両面基板３５と第１プリプレグ５１及び第２プリプレグ５２の積層体に対して加熱・加圧処理を施すことにより、第１くり抜き部５０と第２くり抜き部５３とにより機能素子体収納凹部１９を構成した上述した図１１に示す多層配線基板体４０と同等の多層配線基板体を形成する。

なお、キャップ基板製作工程においては、第２プリプレグ５２の主面に第１くり抜き部５０や第２くり抜き部５３に対応する凹部を形成し、積層状態でこの凹部を含めて全体で機能素子体収納凹部１９を構成するようにしてもよいことは勿論である。また、キャップ基板製作工程においては、第１プリプレグ５１や第２プリプレグ５２にさらに同様のプリプレグを積層して多層化を図るようにしてもよい。

実施の形態として示す回路モジュール体の要部縦断面図である。 モジュール基板製作工程に用いられる両面基板の断面図である。 ビアホールが形成された両面基板の断面図である。 ビアホールの内周壁に金属導電層が形成された両面基板の断面図である。 ビアホールに充填樹脂層が形成された両面基板の断面図である。 主面に凹陥部が形成された両面基板の断面図である。 ビアホールを蓋閉めする金属めっき層を形成した両面基板の断面図である。 配線パターンが形成された両面基板の断面図である。 キャップ基板製作工程に用いられる両面基板の断面図である。 配線パターンが形成された両面基板の断面図である。 多層配線基板体の断面図である。 機能素子体収納凹部を形成した多層配線基板体の断面図である。 多層配線基板体に金属シールド層を形成して完成したキャップ基板の断面図である。 モジュール基板に対する機能素子体の実装工程図であり、組み合わせ状態を示す分解断面図である。 同機能素子体を接合した状態を示す断面図である。 同アンダフィルを塗布した状態を示す断面図である。 同接着剤層を形成した状態を示す断面図である。 比較例として示す回路モジュール体の要部縦断面図である。 第１くり抜き部が形成された両面基板の断面図である。 両面基板と第１プリプレグ及び第２プリプレグの積層工程を示す分解断面図である。

符号の説明

１ 回路モジュール体、２ モジュール基板、３ キャップ基板、４ 機能素子体収納空間部、５ 機能素子体、６ 機能素子体実装領域、７ 凹陥部、８ 第１配線パターン、９ 素子実装用電極、１０ 外部接続用電極、１１ 第２配線パターン、１２ ビア、１３ ビアホール、１４ 金属導電層、１５ 充填樹脂層、１６ 第１金属めっき層、１７ 第２金属めっき層、１８ 配線層、１９ 機能素子体収納凹部、２０ 第１配線パターン、２１ 金属シールド層、２２ 第２配線パターン、２３ 接着剤層、２４ 入出力電極、２５ スタッドバンプ、２６ アンダフィル、３０両面基板、３５ 両面基板、３８ 第１プリプレグ、３９ 第２プリプレグ

Claims (12)

1. 第１主面に所定の配線パターンと多数個の素子実装用電極とが形成され、これら素子実装用電極の形成領域を機能素子体実装領域として構成するとともに、この機能素子体実装領域内に位置して第２主面に形成した配線パターンとの層間接続を行うビアが設けられた第１配線基板と、
   多数個の入出力電極を有し、これら各入出力電極が相対する上記各素子実装用電極と接続されることにより上記第１配線基板の上記機能素子体実装領域上に実装された機能素子体と、
   第１主面側に上記第１配線基板の上記機能素子体実装領域と略対応する大きさの機能素子体収納凹部が形成され、上記機能素子体収納凹部の外周部位を全周に亘って上記第１配線基板の第１主面に接合されることにより上記機能素子体実装領域に実装された上記機能素子体を封装する機能素子体収納空間部を構成する第２配線基板とを備え、
   上記第１配線基板に設けた上記ビアが、内部に充填された樹脂材と第１主面側の開口部を蓋閉めする金属めっき層とにより封止されることを特徴とする回路モジュール体。
2. 上記機能素子体が、微小電子機械部品（ＭＥＭＳ）や圧電薄膜共振素子或いは表面弾性波フィルタ素子、バルク弾性波フィルタ素子であることを特徴とする請求項１に記載の回路モジュール体。
3. 上記ビアが、上記機能素子体から発生して上記機能素子体収納空間部に籠もる熱を上記第１配線基板の第２主面側に導いて放熱する放熱ビアを構成することを特徴とする請求項１に記載の回路モジュール体。
4. 上記第１配線基板及び上記第２配線基板が、有機基板を基材とすることを特徴とする請求項１に記載の回路モジュール体。
5. 上記機能素子実装領域が、上記第１配線基板の第１主面に、多数個の素子実装用電極を底面部に設けた第２機能素子体実装凹部によって構成され、
   上記機能素子体が、その機能面を上記第２機能素子体実装凹部側に向け、上記各素子実装用電極に設けたスタッドバンプを介して相対する上記各入出力電極が接合されることにより上記第１配線基板の上記第２機能素子体実装凹部内に実装されることを特徴とする請求項１に記載の回路モジュール体。
6. 上記機能素子実装領域が、第１主面に多数個の素子実装用電極を底面部に設けた第２機能素子体実装凹部によって構成した上記第１配線基板と、
   上記各素子実装用電極に相対する上記各入出力電極が接合されることにより、上記第１配線基板の上記第２機能素子体実装凹部内に実装される上記機能素子体と、
   接合された上記第１配線基板側の上記各素子実装用電極と上記機能素子体側の上記各入出力電極との外周部位にそれぞれ充填されることにより各接合部位を封止するアンダーフィルと、
   上記第１配線基板の上記第２機能素子体収納凹部を縁取る第１主面上に、上記機能素子体実装凹部を縁取る第１主面を接着剤層を介して接合することにより、上記機能素子体実装凹部と上記第２機能素子体収納凹部とによって機能素子体収納空間部を構成する上記第２配線基板とを備え、
   上記第２機能素子体実装凹部を構成する立上り内周壁部によって、上記アンダーフィルの上記接着剤層への流れ込みが防止されることを特徴とする請求項１に記載の回路モジュール体。
7. 上記機能素子体収納空間部を構成する上記第１配線基板の第１主面と上記機能素子体実装凹部を形成した上記第２配線基板の第１主面とに金属シールド層が形成されていることを特徴とする請求項１に記載の回路モジュール体。
8. 第１主面に構成した機能素子体実装領域に機能素子を実装した第１配線基板に対して、第１主面に上記機能素子体実装領域と略等しい開口形状を有する機能素子体収納凹部が形成された第２配線基板を、上記機能素子体収納凹部の外周部位を全周に亘って上記第１配線基板の第１主面上に接合することによって機能素子体収納空間部を構成し、この機能素子体収納空間部内に上記機能素子体実装領域に実装された上記機能素子体を封装する回路モジュール体の製造方法であり、
   上記第１配線基板の製作工程が、有機絶縁基板を基材とする両面基板や多層配線基板が用いられ、この基板の上記機能素子体実装領域に第１主面と第２主面とに貫通する複数のビアホールを形成するビアホール形成工程と、これら各ビアホールに対して第１主面側の導体部と第２主面側の導体部とを導通させる金属めっき層を形成する金属めっき層形成工程と、上記第１主面の導体部と上記第２主面の導体部とに所定の配線パターンを形成する配線パターン形成工程と、上記各ビアホールに樹脂材を充填する樹脂材充填工程と、上記各ビアホールの上記第１主面及び上記第２主面の開口部位において上記各樹脂材を被覆して蓋閉めする金属めっき層を形成する金属めっき層形成工程とを有し、
   上記第２配線基板の製作工程が、有機絶縁基板を基材とした両面基板や多層配線基板が用いられ、第１主面に上記機能素子体収納凹部を形成する機能素子体収納凹部形成工程と、上記機能素子体収納凹部の内壁面に金属シールド層を形成する金属シールド層形成工程とを有し、
   上記第１配線基板の上記機能素子体実装領域に多数個の入出力電極を有する上記機能素子体を配置し、この機能素子体を上記各入出力電極と相対する上記各素子実装用電極とを接続させて実装する機能素子体実装工程と、
   上記第１配線基板の第１主面上に上記第２配線基板の第１主面を、上記機能素子体実装領域に上記機能素子体収納凹部を対向させて接合する第２配線基板接合工程と
   を経て回路モジュール体を製造することを特徴とする回路モジュール体の製造方法。
9. 上記第１配線基板の製作工程が、上記基板の第１主面に第２機能素子体実装凹部を形成する第２機能素子体実装凹部形成工程を有し、この第２機能素子体実装凹部内に多数個の素子実装用電極が形成されることによって上記機能素子体実装領域を構成し、
   上記機能素子体実装工程が、各入出力電極と相対する上記各素子実装用電極とを接合する電極接合工程と、接合された上記各素子実装用電極と上記各入出力電極との外周部位にそれぞれアンダーフィルを充填して各電極接合部位を封止するアンダーフィル充填工程とを有し、
   上記アンダーフィル充填工程に際して、上記第２機能素子体実装凹部を構成する立上り内周壁部が上記第１配線基板と上記第２配線基板の接合部位への上記アンダーフィルの流れ込みを防止することを特徴とする請求項８に記載の回路モジュール体の製造方法。
10. 上記第２配線基板の製作工程における上記機能素子体収納凹部形成工程が、両面基板や多層配線基板からなる上記第２配線基板の第１主面に対して、ルータ加工法やレーザ加工法を施して所定形状の上記機能素子体収納凹部を形成することを特徴とする請求項８に記載の回路モジュール体の製造方法。
11. 上記第２配線基板の製作工程における上記機能素子体収納凹部形成工程が、両面基板や多層配線基板からなる基板に対して、ルータ加工法による機械加工やプレス金型を用いた打抜き加工によって上記機能素子体収納凹部に対応する部位に第１くり抜き部を形成する工程と、上記基板に対して、上記第１くり抜き部に対応して第２くり抜き部を形成した第１絶縁基板を第１主面に積層するとともに上記第１くり抜き部を閉塞する第２絶縁基板を第２主面に積層する基板積層工程とを有することを特徴とする請求項８に記載の回路モジュール体の製造方法。
12. 上記機能素子体実装工程が、真空雰囲気や不活性ガス雰囲気中で行われることを特徴とする請求項８に記載の回路モジュール体の製造方法。

Images