CN111725078A - 具有排出路径的半导体装置及其制造方法 - Google Patents
具有排出路径的半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN111725078A CN111725078A CN202010185159.0A CN202010185159A CN111725078A CN 111725078 A CN111725078 A CN 111725078A CN 202010185159 A CN202010185159 A CN 202010185159A CN 111725078 A CN111725078 A CN 111725078A
- Authority
- CN
- China
- Prior art keywords
- substrate
- hole
- airtight chamber
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 204
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
- B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Gyroscopes (AREA)
- Micromachines (AREA)
Abstract
在半导体装置中，第一基板(10)和第二基板(40)通过绝缘膜(30)彼此接合。在第一基板(10)与第二基板(40)之间设置有气密室(50)，在该气密室(50)内封闭有感测部(20)。第二基板(40)具有在第一基板(10)和第二基板(40)的堆叠方向上贯通的通孔(61)，并露出第一基板(10)的第一表面(10a)。贯通电极(63)设置在第二基板(40)的通孔(61)的壁表面上，并与感测部(20)电连接。在位于气密室(50)与通孔(61)之间的位置处设置有排出路径(80)，用于将接合时产生的废气从气密室释放至通孔。
Description
技术领域
本发明涉及一种半导体装置及其制造方法，该半导体装置包括彼此接合的第一基板和第二基板以在其间提供气密室。
背景技术
已知一种半导体装置，该半导体装置具有在第一基板和第二基板之间的气密室，以及封闭在该气密室中的感测部。在这样的半导体装置中，例如，第一基板形成有用于检测角速度的感测部，并且第二基板在面向所述感测部的位置处的表面上形成有凹部。第二基板结合到第一基板，从而由在第一基板与第二基板的凹部之间限定的空间提供气密室以封闭感测部。感测部例如被构造为包括振动器。气密室内的压力如此之低，以至于增加了振动器的品质因数(Q因数)。
这样的半导体装置可以按照以下方式制造。首先，在第一基板中形成用于检测角速度的感测部，并且在第二基板中形成凹部。第一基板和第二基板彼此接合，从而由第一基板与第二基板的凹部之间限定的空间形成用于封闭感测部的气密室。第一基板和第二基板通过表面活化接合(surface activated bonding)而彼此接合。
然而，在这种制造方法中，在接合期间可能会产生诸如氢气或氮气之类的废气(outgas)。结果，气密室的压力可能会受到废气的影响。例如，JP2014-173961A描述了一种半导体装置，在该半导体装置中，增大了气密室以减小废气的影响。
发明内容
然而，在其中气密室的空间扩大的构造中，废气保留在气密室中。因此，难以充分降低气密室的压力。
本发明的一个目的是提供一种能够将气密室的压力降低至低压的半导体装置及其制造方法。
根据本发明的第一方面，一种半导体装置包括：具有第一表面的第一基板，具有第二表面的第二基板，绝缘膜，感测部和贯通电极。第一基板和第二基板彼此接合，使得第一基板的第一表面面向第二基板的第二表面，并且在第一基板与第二基板之间设置有气密室。第二基板具有在第一基板和第二基板的堆叠方向上穿透第二基板并且暴露第一基板的第一表面的通孔。绝缘膜设置在第一基板的第一表面与第二基板的第二表面之间。感测部设置在气密室中，并且包括振动器。贯通电极设置在第二基板的通孔的壁表面上。贯通电极电连接到感测部。半导体装置还包括在位于气密室与通孔之间的位置处限定空间的排出路径。
在这种构造中，当对半导体装置进行热处理时，在气密室中产生的废气可以将被排放到通孔中，因此可以减小气密室的压力。另外，由于可以通过排放路径将废气排放到通孔中，因此与没有排放路径的构造相比，可以增强废气的排放。
根据本发明的第二方面，一种用于制造半导体装置的方法，包括：制备具有第一表面的第一基板；在所述第一基板中形成与所述第一表面相邻的感测部；制备具有第二表面的第二基板；在所述第一基板和所述第二基板中的至少一个上形成绝缘膜；通过所述绝缘膜将第一基板的第一表面和第二基板的第二表面接合，以在所述第一基板与所述第二基板之间提供气密室并在该气密室中封闭包括振动器的感测部；沿着第一基板和第二基板的堆叠方向上在所述第二基板和所述绝缘膜中形成通孔，以暴露所述第一基板的第一表面；在所述通孔中形成与所述感测部电连接的贯通电极；在接合之前，在所述接合和形成通孔的过程中将位于气密室与通孔之间的位置处形成凹槽。在接合时，第一基板的第一表面和第二基板的第二表面通过绝缘膜接合，从而通过将在通孔形成过程中位于气密室与通孔之间位置处的凹槽提供排出路径。该方法还包括：在形成通孔之后且在形成贯通电极之前，进行热处理以通过所述排出路径将在接合中产生的废气从所述气密室释放到通孔。
在这种方法中，通过热处理，将废气通过所述排出路径从所述气密室排出至通孔，因此可以降低所述气密室的压力。另外，与不具有排出路径的构造相比，可以缩短废气的扩散距离。因此，可以容易地排出废气。
附图说明
通过以下参考附图的详细描述，本发明的目的、特征和优点将变得更加明显，其中：
图1是示出本发明第一实施例的半导体装置的剖面图；
图2是示出图1所示的半导体装置的贯穿电极周围的平面图；
图3是示出沿图2中的III-III线的剖视图；
图4A是用于说明图1所示的半导体装置的制造步骤的剖视图；
图4B是用于说明图1所示的半导体装置的制造步骤的剖视图；
图4C是用于说明在图4A和4B所示的步骤之后的半导体装置的制造步骤的剖视图；
图4D是用于说明图4C所示的步骤之后的半导体装置的制造步骤的剖视图；
图4E是用于说明图4D所示的步骤之后的半导体装置的制造步骤的剖视图；
图4F是用于说明图4E所示的步骤之后的半导体装置的制造步骤的剖视图；
图5A是示出第一实施例的变型的排出路径的剖视图；
图5B是示出第一实施例的另一变型的排出路径的剖视图；
图5C是示出第一实施例的又一变型的排出路径的剖视图；
图5D是示出第一实施例的另外又一变型的排出路径的剖视图；
图6是示出根据本发明第二实施例的半导体装置的剖视图；
图7是示出根据本发明第三实施例的半导体装置的剖视图；以及
图8是示出根据本发明第四实施例的半导体装置的剖视图。
具体实施方式
在下文中将参考附图描述本发明的实施例。注意，在实施例的描述中，相同或等同的部分将用相同的附图标记表示。
(第一实施例)
将参考附图描述第一实施例。在本实施例中，半导体装置被示例性地构造为角速度传感器。
如图1所示，本实施例的角速度传感器包括第一基板10，第一基板10具有作为第一表面的一个表面10a。第一基板10是绝缘体上硅(Silicon on Insulator，简称SOI)基板，其中支撑基板11、绝缘膜12和半导体层13以此顺序堆叠。
在本实施例中，半导体层13的与绝缘膜12相反的表面提供第一基板10的表面10a。由硅基板等提供支撑基板11和半导体层13。由氧化膜等提供绝缘膜12。
第一基板10在与表面10a相邻的一侧上，即在半导体层13中形成有感测部20。感测部20根据角速度输出传感器信号。在本实施例中，感测部20例如包括驱动单元、固定单元和具有振动器的振动单元。振动单元被驱动单元驱动以在预定方向上振动。当施加角速度时，振动单元根据科里奥利力(Coriolis force)振动以进行感测。结果，感测部20根据固定单元与振动单元之间的电容的变化来输出传感器信号。
支撑基板11在面向感测部20的部分处形成有凹部14。形成所述凹部14以便限制支撑基板11与感测部20接触。在本实施例中，绝缘膜12也形成于凹部14的壁表面上。可选地，在凹部14的壁表面上也可以不形成绝缘膜12。
第二基板40通过绝缘膜30接合在第一基板10的表面10a上。换句话说，绝缘膜30设置在第一基板10的表面10a与第二基板40的表面40a之间。由硅基板等提供第二基板40。第二基板40具有与第一基板10相邻的表面40a以及与该表面40a相反的表面40b。第二基板40在面向感测部20的区域处形成有凹部41。第二基板40的与第一基板10相邻的表面40a也将被称为第二表面40a。
当第一基板10和第二基板40通过绝缘膜30彼此接合时，由第一基板10的凹部14和第二基板40的凹部41提供气密室50，并且感测部20被封闭在气密室50内。在本实施例中，气密室50的真空压力为100Pa以下。例如，气密室50具有诸如大约10Pa的低压。
如图1和图2所示，第二基板40和绝缘膜30形成有沿第一基板10和第二基板40的堆叠方向穿过第二基板40和绝缘膜30的通孔61，以允许第一基板10的第一表面10a通过通孔61暴露。特别地，第二基板40和绝缘膜30形成有通孔61，该通孔61暴露出感测部20的一部分。感测部20的该部分是连接到驱动单元、固定单元和振动单元等的配线部分。在图1中，尽管仅示出了一个通孔61，但是另一通孔61形成在另一部段中。即，半导体装置具有多个通孔61。
在通孔61的壁表面上，形成绝缘膜62。此外，穿过绝缘膜62在通孔61的壁表面上形成有贯通电极63。绝缘膜62由四乙氧基硅烷(tetraethoxysilane，简称TEOS)等形成。贯通电极63由铝、多晶硅等制成。贯通电极63电连接到感测部20。在第二基板40的与第一基板10相反的表面40b上形成绝缘膜70。此外，焊盘64形成在绝缘膜70上以电连接至贯通电极63。
本实施例的半导体装置具有如上所述的基本构造。半导体装置在位于气密室50与通孔61之间的位置处设置有排出路径80。在本实施例中，由凹槽31和第一基板10限定的空间提供排出路径80。凹槽31形成在绝缘膜30中位于气密室50与通孔61之间的位置处。
如上所述，半导体装置具有多个通孔61。在这种情况下，与多个通孔61相对应地形成多个凹槽31。即，凹槽31形成在位于气密室50与各个通孔61之间的位置处。因此，凹槽31的数量即排出路径80的数量与通孔61的数量相同。
如图1和图3所示，在本实施例中，每个凹槽31形成在绝缘膜30中使得不暴露第二基板40的表面40a。即，凹槽31形成为从绝缘膜30的面向第一基板10的表面延伸至绝缘膜30的中间位置。换言之，从绝缘膜30的面向第一基板10的表面至未到达绝缘膜30的面向第二基板40表面40a的相反表面的位置形成凹槽31。凹槽31在与绝缘膜30的平面垂直且与连接气密室50和相应通孔61的方向垂直的方向上的截面上呈矩形。凹槽31与气密室50之间的距离(长度)L约为10微米(μm)。此外，凹槽31即排出路径80与气密室50和通孔61分开。
在本实施例中，第一基板10、第二基板40和绝缘膜30在位于气密室50与通孔61之间的整个区域中(但不包括对应于排出路径80的位置)彼此相对并且彼此接合。也就是说，绝缘膜30形成有凹槽31以提供排出路径80。这样，第一基板10和绝缘膜30在位于气密室50与通孔61之间的整个区域中(但不包括对应于排出路径80的位置)彼此接合从而具有接合表面。对于绝缘膜30和第二基板40，由于在位于气密室50与通孔61之间的区域中在绝缘膜30与第二基板40之间未形成排出路径80，因此该区域中的绝缘膜30和第二基板40彼此完全接合，从而形成接合表面。
本实施例的半导体装置具有如上所述的构造。接下来，将参照图4A至4F描述用于制造半导体装置的方法。
如图4A所示，制备第一基板10，在第一基板10中，绝缘膜12和半导体层13依次地堆叠在形成有凹部14的支撑基板11上。然后，在第一基板10的表面10a上形成掩模(未示出)，并且执行干法蚀刻(dry etching)等以在第一基板10中形成感测部20。在第一基板10的制备中，例如，在支撑基板11中形成凹部14，然后形成绝缘膜12，并且在其上进一步接合半导体层13。
作为与图4A所示的过程分离的过程，如图4B所示，制备第二基板40，并在第二基板40的表面40a上形成绝缘膜30。此后，在绝缘膜30上形成掩模(未示出)，并且执行干法蚀刻等以在绝缘膜30中形成凹槽31以及在绝缘膜30和第二基板40中形成凹部41。在这种情况下，凹槽31形成在与通孔61连通的位置处，该通孔61将在以后形成。凹部41形成在当第一基板10和第二基板40彼此接合时凹部41面向感测部20的位置处，这将在后面描述。
如图4C所示，第一基板10和第二基板40通过绝缘膜30彼此接合。在本实施例中，首先，将O2等离子体、N2等离子体、Ar离子束等应用于第一基板10的接合表面和绝缘膜30的接合表面，以去除接合表面上的杂质并活化接合表面。
接下来，将第一基板10和第二基板40彼此对准并且彼此接合。在对准时，第一基板10和第二基板40在红外显微镜下例如使用对准标记彼此对准，所述对准标记根据需要设置在第一基板10和第二基板40中。因此，在第一基板10与第二基板40之间形成有气密室50，在该气密室50内封闭有感测部20。此外，通过在绝缘膜30内形成的凹槽31提供排出路径80。
之后，作为接合步骤，根据需要进行热处理，以提高第一基板10与第二基板40之间的接合强度。在热处理中，将第一基板10和第二基板40加热至从室温到例如约900摄氏度(℃)范围内的温度。
在以上述方式接合第一基板10和第二基板40的情况下，由于在接合表面活化后第一基板10和第二基板40被暴露，因此第一基板10和第二基板40吸收大气中的水分和氮。当进行接合和/或热处理时，吸附的水分解成氢和氧。氧被导入氧化膜中，而氢保留在气密室50中。氮从气密室50的内壁表面解吸(desorbed)并释放到气密室50中。因此，气密室50处于其中含有氢气和氮气的废气90被封闭在气密室50中的状态。
接下来，如图4D所示，在第二基板40上形成掩模(未示出)，并且执行干法蚀刻等以形成在第一基板10和第二基板40的堆叠方向上贯穿第二基板40和绝缘膜30的通孔61，并且暴露感测部20。在本实施例中，通孔61形成为与绝缘膜30的凹槽31连通。在图4D中，仅示出了一个通孔61。然而，通孔61也形成在其它部段中。每个通孔61形成为与对应的凹槽31连通。
如图4E所示，随后执行热处理以活化废气90，从而使废气90沿着Si与SiO2之间能量屏障(energy barrier)最低处的接合界面扩散到排出路径80。即，废气90沿着第一基板10的表面10a与绝缘膜30之间的接合界面扩散到排出路径80。之后，废气90从排出路径80穿过通孔61排出到外部。与不具有排出路径80的构造相比，这样可以缩短废气90的扩散距离。因此，能够缩短气体释放过程。
在本实施例的气体释放过程中，在高于接合温度的温度下进行热处理。例如，气体释放过程中的热处理在900℃至1100℃的温度范围内进行。在这种情况下，在气密室50中产生的废气90被排出，并且附着在气密室50的内壁表面上的氮气等可以作为废气90被释放并排出。
如图4F所示，随后在每个通孔61的壁表面上形成绝缘膜62。绝缘膜62由TEOS等制成。在这种情况下，由形成于第二基板40的表面40b上的绝缘膜70来提供绝缘膜62。由于绝缘膜也形成在通孔61与凹槽31连通的位置处，因此，排出路径80处于关闭状态。
接下来，去除在通孔61的底部形成的绝缘膜。在这种情况下，去除通孔61的底部处的绝缘膜使得关闭所述排出路径80的绝缘膜保留，即绝缘膜保持排出路径的闭合状态。然后，通过利用溅射或气相沉积技术形成由铝、多晶硅等制成的导电膜来形成贯通电极63。之后，对形成在绝缘膜70上的导电膜进行适当的图案化，以形成焊盘部(pad portions)64。这样，制造出本实施例的半导体装置。
上面已经描述了用于制造一个半导体装置的方法。可选地，可以通过以下步骤来制造半导体装置：在晶片中制备第一基板10和第二基板40，对晶片中的第一基板10和第二基板40执行上述各个步骤，并将晶片切成芯片(chips)。
即使在半导体装置被制造之后，仍保留排出路径80。因此，与不具有排出路径80的构造相比，在使用半导体装置期间通过进行热处理，能容易地排出气密室50中的废气90。在使用半导体装置期间从气密室50排出废气90的情况下，废气90沿着第一基板10的表面10a与绝缘膜30之间的接合界面扩散，到达排出路径80，然后穿过贯通电极63的材料的晶界被排出到通孔61中。
在本实施例中，如上所述，在气密室50与通孔61之间形成有排出路径80。通过热处理，废气90经由排出路径80从通孔61排出。因此，气密室50可以保持在低压下。与不具有排出路径80的构造相比，可以缩短废气90的扩散距离。这样，气体的释放容易进行。
即使在半导体装置被制造之后，仍保留排出路径80。因此，与不具有排出路径80的结构相比，在使用半导体装置的过程中当通过进行热处理而排出气密室50内部的废气90时，可以容易地排出废气90。
第一基板10、第二基板40、绝缘膜30在位于气密室50与通孔61之间但不包括形成有排出路径80的部分处的整个区域内彼此接合。因此，接合强度变弱的可能性较小。
(第一实施例的变型)
在下文中将描述第一实施例的变型。作为上述第一实施例的变型，例如，如图5A和图5B所示，凹槽31(即，排出路径80)可以具有半圆形的横截面。图5A所示的凹槽31例如通过对绝缘膜30进行湿蚀刻而形成。图5B所示的凹槽31例如以下述方式形成，即，通过湿蚀刻在第二基板40的表面40a上形成凹槽42，然后沿着凹槽42的壁表面形成绝缘膜30。
如图5C所示，凹槽31(即，排出路径80)可以形成为暴露第二基板40的表面40a。即，可以由第一基板10的表面10a、第二基板40的表面40a及绝缘膜30所包围的空间提供排出路径80。
如图5D所示，凹槽31(即，排出路径80)可以形成为位于绝缘膜30的内部。通过在图4F所示步骤中通过热氧化在第一基板10的凹槽31内部的位置上新形成绝缘膜来形成这种凹槽31。
(第二实施例)
将描述第二实施例。在第二实施例中，排出路径80的构造与第一实施例的构造不同。第二实施例的其他构造将类似于第一实施例的构造，因此将不重复其描述。
在本实施例中，如图6所示，凹槽31形成为与通孔61连通，但是远离气密室50。即，排出路径80形成为与通孔61连通，但远离气密室50。
半导体装置例如以以下方式制造。即，当在图4F的步骤中将形成在通孔61中的绝缘膜62从通孔61底部去除时，绝缘膜62被去除使得凹槽31和通孔61再次彼此连通。之后，当通过形成金属膜来形成贯通电极63时，控制成膜量，以使凹槽31不被金属膜堵塞。以这种方式，制造了图6所示的半导体装置。
在排出路径80与通孔61连通的半导体装置中，也将获得与第一实施例类似的效果。在本实施例的半导体装置中，当在使用半导体装置期间执行热处理以排放出废气90时，由于排放路径80未关闭，因此可以容易地排放出废气90。
(第三实施例)
将描述第三实施例。在第三实施例中，排出路径80的构造与第一实施例的构造不同。第三实施例的其他构造将类似于第一实施例的构造，因此将不重复其描述。
在本实施例中，如图7所示，凹槽31与气密室50连通，但远离通孔61。即，排出路径80与气密室50连通，但远离通孔61。
当在图4B的步骤中形成凹槽31时，通过形成将要连接到凹部41的凹槽31来制造本实施例的半导体装置。
另外，在排出路径80与气密室50连通的半导体装置中，也能够得到与第一实施例相同的效果。此外，通过在图4B的步骤中形成要连接到凹部41的凹槽31来制造半导体装置。在这种情况下，与其中通孔61形成为与凹槽31连通的构造相比，不需要特定的定位。这样，可以缩短生产过程。
(第四实施例)
将描述第四实施例。在第四实施例中，排出路径80的构造与第一实施例的构造不同。第四实施例的其他构造与第一实施例的相似，并且将不重复其描述。
如图8所示，在本实施例中，在第一基板10内位于气密室50与通孔61之间的位置处形成有凹槽51。由被凹槽15和绝缘膜30所包围的空间提供排出路径80。
例如，当在图4A的步骤中形成感测部20时，通过形成凹槽15来制造本实施例的半导体装置。
在通过形成在第一基板10中的凹槽15提供排出路径80的半导体装置中，也将获得与第一实施例类似的效果。
(其他实施例)
尽管仅选择了所选择的示例性实施例和示例来说明本发明，但是对于本领域技术人员而言，从本发明中可以显而易见的是，可以在不脱离所附权利要求限定的本发明的范围的情况下进行各种改变和修改。此外，根据本发明的示例性实施例和示例的前述描述仅用于说明，而不是为了限制由所附权利要求及其等同物所限定的本发明。
在上述每个实施例中，例如，当制造半导体装置时，绝缘膜30可以接合到第一基板10的表面10a。当第一基板10和第二基板40接合时，第二基板40的表面40a接合至形成在第一基板10的表面10a上的绝缘膜30。在这种情况下，可通过在第一基板10的表面10a上的绝缘膜30中形成凹槽31来提供排出路径80。可选地，可以通过在第二基板40的表面40a中形成凹槽来提供排出路径80。
在上述每个实施例中，并不总是必须针对所有通孔61都相应地形成排出路径80。也就是说，排出路径80的数量可以小于通孔61的数量。排放路径80可以至少形成在通孔61与气密室50之间的一部分处。也就是说，至少一个排放路径80可以形成在通孔61与气密室50之间。
在上述每个实施例中，第一基板10不限于SOI基板，而是可以由诸如硅基板的其它基板来提供。第二基板40不限于硅基板，而是可以由诸如玻璃基板的其它基板提供。
在上文描述的每个实施例中，半导体装置不限于角速度传感器，而是可以应用于任何其他传感器。例如，上文描述的每个实施例可以用于振动型加速度传感器。
上文描述的实施例可以以各种方式组合。例如，第四实施例可以与第一至第三实施例中的任何一个组合，从而在第一基板10中形成凹槽15。
Claims (7)
1.一种半导体装置，包括：
具有第一表面(10a)的第一基板(10)；
具有第二表面(40a)的第二基板(40)，所述第二基板(40)接合到所述第一基板(10)，使得所述第二表面(40a)面向所述第一基板(10)的所述第一表面(10a)，并且在所述第一基板(10)与所述第二基板(40)之间设置有气密室(50)，所述第二基板(40)具有通孔(61)，所述通孔(61)沿所述第一基板和所述第二基板的堆叠方向贯通所述第二基板(40)并暴露所述第一基板(10)的所述第一表面(10a)；
设置在所述第一基板(10)的所述第一表面(10a)与所述第二基板(40)的所述第二表面(40a)之间的绝缘膜(30)；
设置在所述气密室(50)中的感测部(20)，所述感测部(20)包括振动器；
设置在所述第二基板(40)的所述通孔(61)的壁表面上的贯通电极(63)，所述贯通电极(63)与所述感测部(20)电连接；和
排出路径(80)，其在位于所述气密室(50)与所述通孔(61)之间的位置处限定了空间。
2.根据权利要求1所述的半导体装置，其中
所述排出路径(80)设置在远离所述气密室(50)和所述通孔(61)的位置处。
3.根据权利要求1所述的半导体装置，其中
所述排出路径(80)设置在与所述通孔(61)连通且远离所述气密室(50)的位置处。
4.根据权利要求1所述的半导体装置，其中
所述排出路径(80)设置在与所述气密室(50)连通且远离所述通孔(61)的位置处。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述第一基板(10)、所述第二基板(40)和所述绝缘膜(30)在所述气密室(50)和所述通孔(61)之间不包括提供所述排出路径(80)的位置的区域内完全彼此接合。
6.一种用于制造半导体装置的方法，包括：
制备具有第一表面(10a)的第一基板(10)；
在所述第一基板(10)中形成与所述第一表面(10a)相邻的感测部(20)；
制备具有第二表面(40a)的第二基板(40)；
在所述第一基板(10)和所述第二基板(40)中的至少一个上形成绝缘膜(30)；
通过所述绝缘膜(30)接合所述第一基板(10)的所述第一表面(10a)和所述第二基板(40)的所述第二表面(40a)，以提供在所述第一基板(10)与所述第二基板(40)之间的气密室(50)并在所述气密室(50)中封闭包括振动器的所述感测部(20)；
沿所述第一基板(10)和所述第二基板(40)的堆叠方向在所述第二基板(40)和所述绝缘膜(30)中形成通孔(61)以暴露所述第一基板(10)的所述第一表面(10a)；
在所述通孔(61)内形成与所述感测部(20)电连接的贯通电极(63)；以及
在所述接合之前，在如下位置处形成凹槽(31、15)，即，将在所述接合和形成所述通孔的过程中位于所述气密室(50)与所述通孔(61)之间的位置处，其中，
在接合中，通过所述绝缘膜(30)接合所述第一基板(10)的所述第一表面(10a)和所述第二基板(40)的所述第二表面(40a)以使得通过在形成所述通孔(61)过程中将位于所述气密室(50)与所述通孔(61)之间的所述凹槽(31、15)来提供排出路径(80)，
所述方法还包括：
在形成所述通孔(61)之后且在形成所述贯通电极(63)之前，进行热处理以将在所述接合中产生的废气(90)从所述气密室(50)穿过所述排放路径(80)释放到所述通孔(61)。
7.根据权利要求6所述的方法，其中
在高于接合温度的温度下进行释放所述废气(90)的所述热处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019053429A JP7147650B2 (ja) | 2019-03-20 | 2019-03-20 | 半導体装置およびその製造方法 |
| JP2019-053429 | 2019-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111725078A true CN111725078A (zh) | 2020-09-29 |
| CN111725078B CN111725078B (zh) | 2024-03-22 |
Family
ID=72514177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010185159.0A Active CN111725078B (zh) | 2019-03-20 | 2020-03-17 | 具有排出路径的半导体装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11027968B2 (zh) |
| JP (1) | JP7147650B2 (zh) |
| CN (1) | CN111725078B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210087602A (ko) * | 2020-01-02 | 2021-07-13 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 정렬 검사 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040076462A (ko) * | 2003-02-25 | 2004-09-01 | 삼성전자주식회사 | 기판단위 진공실장방법 |
| US20050133895A1 (en) * | 2003-12-22 | 2005-06-23 | Kenji Ujiie | Manufacturing method of a semiconductor device |
| JP2006517339A (ja) * | 2002-10-18 | 2006-07-20 | モトローラ・インコーポレイテッド | 気密封止型マイクロデバイスのフィードスルーの設計および方法 |
| JP2006201022A (ja) * | 2005-01-20 | 2006-08-03 | Seiko Instruments Inc | 力学量センサ及び電子機器並びに力学量センサの製造方法 |
| US20090152656A1 (en) * | 2005-11-25 | 2009-06-18 | Takafumi Okudo | Sensor device and production method therefor |
| JP2013101031A (ja) * | 2011-11-08 | 2013-05-23 | Seiko Epson Corp | 電子デバイスおよびその製造方法、並びに、電子機器 |
| US20140192412A1 (en) * | 2013-01-07 | 2014-07-10 | Seiko Epson Corporation | Package, optical module, and electronic apparatus |
| CN104627950A (zh) * | 2013-11-06 | 2015-05-20 | 罗伯特·博世有限公司 | 微机械传感器单元和用于制造微机械传感器单元的方法 |
| JP2016066648A (ja) * | 2014-09-23 | 2016-04-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2016152294A (ja) * | 2015-02-17 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 電子部品および電子部品の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004061983A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | 電子デバイスおよびその製造方法 |
| US7514283B2 (en) | 2003-03-20 | 2009-04-07 | Robert Bosch Gmbh | Method of fabricating electromechanical device having a controlled atmosphere |
| JP4645028B2 (ja) | 2003-12-12 | 2011-03-09 | 株式会社村田製作所 | 陽極接合型密閉ケース及び陽極接合型デバイスの製造方法 |
| JP4481323B2 (ja) | 2007-07-20 | 2010-06-16 | 日立オートモティブシステムズ株式会社 | 物理量センサ及びその製造方法 |
| JP5375300B2 (ja) | 2009-04-16 | 2013-12-25 | 大日本印刷株式会社 | 封止型デバイス及びその製造方法 |
| JP5953252B2 (ja) | 2013-03-08 | 2016-07-20 | 日立オートモティブシステムズ株式会社 | 物理量センサの構造 |
| DE102014210857A1 (de) * | 2014-06-06 | 2015-12-17 | Robert Bosch Gmbh | Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen mit unterschiedlichen Innendrücken ausgebildet sind, und Verfahren zum Herstellen eines solchen Bauteils |
| JP6221965B2 (ja) | 2014-06-26 | 2017-11-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
| ITUA20162174A1 (it) * | 2016-03-31 | 2017-10-01 | St Microelectronics Srl | Procedimento di fabbricazione di un sensore di pressione mems e relativo sensore di pressione mems |
| US10384930B2 (en) * | 2017-04-26 | 2019-08-20 | Invensense, Inc. | Systems and methods for providing getters in microelectromechanical systems |
-
2019
- 2019-03-20 JP JP2019053429A patent/JP7147650B2/ja active Active
-
2020
- 2020-02-28 US US16/805,112 patent/US11027968B2/en active Active
- 2020-03-17 CN CN202010185159.0A patent/CN111725078B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517339A (ja) * | 2002-10-18 | 2006-07-20 | モトローラ・インコーポレイテッド | 気密封止型マイクロデバイスのフィードスルーの設計および方法 |
| KR20040076462A (ko) * | 2003-02-25 | 2004-09-01 | 삼성전자주식회사 | 기판단위 진공실장방법 |
| US20050133895A1 (en) * | 2003-12-22 | 2005-06-23 | Kenji Ujiie | Manufacturing method of a semiconductor device |
| JP2006201022A (ja) * | 2005-01-20 | 2006-08-03 | Seiko Instruments Inc | 力学量センサ及び電子機器並びに力学量センサの製造方法 |
| US20090152656A1 (en) * | 2005-11-25 | 2009-06-18 | Takafumi Okudo | Sensor device and production method therefor |
| JP2013101031A (ja) * | 2011-11-08 | 2013-05-23 | Seiko Epson Corp | 電子デバイスおよびその製造方法、並びに、電子機器 |
| US20140192412A1 (en) * | 2013-01-07 | 2014-07-10 | Seiko Epson Corporation | Package, optical module, and electronic apparatus |
| CN104627950A (zh) * | 2013-11-06 | 2015-05-20 | 罗伯特·博世有限公司 | 微机械传感器单元和用于制造微机械传感器单元的方法 |
| JP2016066648A (ja) * | 2014-09-23 | 2016-04-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2016152294A (ja) * | 2015-02-17 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 電子部品および電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11027968B2 (en) | 2021-06-08 |
| JP7147650B2 (ja) | 2022-10-05 |
| US20200299128A1 (en) | 2020-09-24 |
| CN111725078B (zh) | 2024-03-22 |
| JP2020153857A (ja) | 2020-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10850973B2 (en) | Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures | |
| US10221065B2 (en) | CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture | |
| CA2663918C (en) | Micromechanical component and method for fabricating a micromechanical component | |
| JP4840771B2 (ja) | 力学量センサの製造方法 | |
| US10054609B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2006116694A (ja) | ゲッターシールドを有する密閉マイクロデバイス | |
| JP2007516092A (ja) | トレンチ分離を有するウェハレベルの封止マイクロデバイス及びその製造方法 | |
| JP2007245339A (ja) | マイクロ電子コンポジット特にｍｅｍｓの密閉キャビティ内の被包構造 | |
| US8785231B2 (en) | Method of making semiconductor device | |
| JP2006247833A (ja) | Ｍｅｍｓ素子パッケージ及びその製造方法 | |
| CN111725078B (zh) | 具有排出路径的半导体装置及其制造方法 | |
| TWI735444B (zh) | 具有對逸氣成分可滲透的電極之微電-機系統ｍｅｍｓ裝置 | |
| JP4883688B2 (ja) | 真空パッケージ及び電子デバイス並びに真空パッケージの製造方法 | |
| JP6095308B2 (ja) | 半導体装置とその製造方法 | |
| JP2009039843A (ja) | 電気部品およびその製造方法 | |
| CN111285325A (zh) | 用于调设在腔中的压力的方法和半导体*** | |
| JP2007047069A (ja) | 力学量センサ及び電子機器並びに力学量センサの製造方法 | |
| CN112041688B (zh) | 半导体装置的制造方法 | |
| JP5999027B2 (ja) | 物理量センサ | |
| JP6237440B2 (ja) | 物理量センサおよびその製造方法 | |
| US9284186B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2014079560A2 (en) | Wafer level package with getter | |
| JP2019191158A (ja) | 半導体装置の製造方法 | |
| JP2006186358A (ja) | センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |