JP6618745B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6618745B2
JP6618745B2 JP2015185768A JP2015185768A JP6618745B2 JP 6618745 B2 JP6618745 B2 JP 6618745B2 JP 2015185768 A JP2015185768 A JP 2015185768A JP 2015185768 A JP2015185768 A JP 2015185768A JP 6618745 B2 JP6618745 B2 JP 6618745B2
Authority
JP
Japan
Prior art keywords
metal
lid substrate
electronic
electronic element
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015185768A
Other languages
English (en)
Other versions
JP2017059774A (ja
Inventor
良久 田家
良久 田家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2015185768A priority Critical patent/JP6618745B2/ja
Publication of JP2017059774A publication Critical patent/JP2017059774A/ja
Application granted granted Critical
Publication of JP6618745B2 publication Critical patent/JP6618745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)

Description

本発明は、ベース基板とリッド基板とによって形成されるキャビティ内に電子素子が封入されている電子部品に関する。
従来より、ベース基板とリッド基板とを有し、これらの基板によって形成されるキャビティ内に電子素子を封入する電子部品が知られている。このような電子部品では、ベース基板上に実装された電子素子と、電子部品のパッケージ外部に形成されている外部電極とが電気的に接続されており、外部電極から電子素子に対して電圧を印加することで、当該電子素子が動作するように構成されている。
しかし電子素子の動作時は、電子素子が発熱するので、これにより、電子素子が封入されているパッケージ内の温度が上昇してしまう。その結果、電子素子の性能低下を招き、電子部品の高性能化に対応できない。
そこで従来より、電子素子からの発熱を電子部品のパッケージ外に放熱可能な構成が提案されている。より具体的には、電子素子の上面に金属製ボールを形成し、この金属製ボールを介して電子素子で生じた熱を放熱させる構成(特許文献1)や、電子素子とリッド基板との間に放熱ペーストを介在させる構成(特許文献2)が知られている。
特開平4−237153号公報 特開2011−146415号公報
しかしながら上記従来技術には次の課題がある。
例えば、特許文献1には、電子素子の上面に金属製ボールを形成する技術が開示されているが、金属製ボールを形成する際に、電子素子の上面に予めAuめっき層を形成する必要があるので、製造工程の複雑化につながり、低コスト化を実現できない。また、金属製ボールを形成するための装置を電子素子に近接または接触させる必要があるので、金属製ボールを形成する際の装置の作業性、電子素子の耐久性の観点から、電子素子の小型化の要求に対応することは極めて困難である。
また、特許文献2には、放熱ペーストを設ける構成が開示されているが、放熱ペーストから放出されるアウトガスによって、電子部品のパッケージ内部の真空度が低下し、その結果、電子部品の高性能化への要求に対応することができない。
即ち、従来技術によれば、小型化かつ高性能化に対応した電子部品を低コストに提供することは困難である。そこで本発明は、小型化かつ高性能化に対応した電子部品を低コストに提供することを目的とする。
上記目的を達成するために本発明の電子部品は、
電子素子が実装されたベース基板と、前記ベース基板と接合して形成されるキャビティ内に前記電子素子が封入されるリッド基板と、を備え、前記リッド基板の内側面には少なくとも一つの金属製凸部が形成されており、前記金属製凸部の少なくとも先端が、前記電子素子に当接していることを特徴とする。
かかる構成によれば、金属製凸部の少なくとも先端が、電子素子に当接していることにより、電子素子で生じた熱を金属製凸部を介して効率よくパッケージ外部に放熱することができるので電子部品の高性能化を実現できる。また、金属製凸部がリッド基板の内側面に形成されているので、電子素子と別個に金属製凸部を形成することができる。よって、電子素子を小型化しても、金属製凸部を容易に形成することが可能であるので、電子部品の小型化、低コスト化を実現できる。
また、本発明にあっては、
前記リッド基板の内側面にはゲッター膜が形成されていると好適である。
かかる構成によれば、ゲッター膜によってキャビティ内部の真空度を高めることが可能になり、電子部品の高性能化を実現することができる。また、電子素子で生じた熱によってゲッター膜を活性化させることが可能になるので、キャビティ内部の真空度を容易に高めることが可能になる。
また、本発明にあっては、
前記金属製凸部の表面にはゲッター膜が形成されていると好適である。
かかる構成によれば、
金属製凸部の表面は、電子素子で生じた熱が伝わりやすいので、容易にゲッター膜を活性化することができ、キャビティ内部の真空度を容易に高めることが可能になる。また、キャビティの真空度を向上させるために、ゲッター膜を加熱する手段を別途設ける必要がないので、低コスト化と高機能化を両立できる。
また、本発明にあっては、
前記金属製凸部は、金属バンプによって形成されていると好適である。
かかる構成によれば、
金属製凸部を容易に形成することができるので、電子部品の小型化、高機能化を低コストで実現することが可能になる。
また、本発明にあっては、
前記金属製凸部は、金属バンプと、前記金属バンプの表面に形成されるめっき層によって形成されていると好適である。
かかる構成によれば、
金属バンプの表面にめっき層が形成されていることで、めっき層の層厚を調整することで、金属製凸部と電子素子との当接状態を変更することができる。よって、金属バンプの厚みに関わらず、金属製凸部を電子素子に対して確実に当接させることが可能になる。
また、本発明にあっては、
前記リッド基板の内側面において、前記電気素子の発熱抵抗が実装されている領域の対向領域に形成されている複数の前記金属製凸部の間隔が、前記対向領域外に形成されている複数の前記金属凸部の間隔よりも狭いことを特徴とする。
かかる構成によれば、
放熱量が多い発熱抵抗の対向領域に金属製凸部を密に配置することができるので、電子素子で生じた熱をより効果的に放熱することが可能になり、電子部品の高機能化を容易に実現することができる。
また、本発明にあっては、
前記金属製凸部は前記リッド基板側から前記電子素子に向かうにつれて、幅が細くなる形状を有していると好適である。
かかる構成によれば、
金属製凸部の先端の幅が細いので、金属製凸部が電子素子に当接する場合に、先端を変形させつつ当接状態を維持することができ、電子素子で生じた熱をより確実に放熱させることが可能になる。
また、本発明にあっては、
前記リッド基板は、ガラス材料、シリコン材料又は金属材料によって形成されていると好適である。さらには、前記リッド基板は、側壁部分がガラス材料で形成され、主面部分がシリコン材料によって形成されると好適である。
以上説明したように、本発明によれば、小型化かつ高性能化に対応した電子部品を低コストに提供することが可能になる。
第1実施形態におけるリッド基板の概略構成図である。 第1実施形態に係る電子部品の概略構成図である。 第2実施形態に係る電子部品の概略構成図である。 第3実施形態におけるリッド基板の概略構成図である。
以下に図面を参照して、この発明を実施するための形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
[第1実施形態]
図1、図2を参照して、本発明に係る第1実施形態について説明する。
(1:リッド基板の構成)
図1に、本実施形態におけるリッド基板10の概略構成を示す。リッド基板10の内側側面には、複数の凸部12(金属製凸部)が形成されている。本実施形態では、金属製のリッド基板10に対して、金属製の凸部12が一体的に形成されている。また、凸部12は、根元の幅と比較して先端の幅が細くなる形状を有している。なお、リッド基板10の材料は金属材料に限定されるものではなく、ガラス材料やシリコン材料であってもよい。
凸部12の表面には、ゲッター膜11が成膜されている。本実施形態では、ゲッター膜11が凸部12の表面だけではなく、リッド基板10のほぼ全面を覆うように成膜されている。ゲッター膜11は、金属材料によって形成される膜であり、加熱されることにより活性化し、酸素や水素を吸着するゲッタリング機能を有している。
なお、本実施形態では、断面視コの字状のリッド基板10を用いているが、本発明におけるリッド基板10の形状はこれに限られるものではなく、平板状のリッド基板10であってもよい。また、凸部12はリッド基板10の内側側面に少なくとも一つ形成されていればよい。
(2:電子部品の構成)
図2を参照して、本実施形態に係る電子部品1の構成を説明する。
本実施形態に係る電子部品1は、上述したリッド基板10とベース基板30とを有し、これらの基板の間に形成されるキャビティ内に電子素子20(半導体素子、水晶振動子、MEMS素子など)が封入されている。なお、リッド基板10とベース基板30との接合方法は、接着剤等による接合、陽極接合方法による接合、電子ビームによる接合、ろう材を溶融させることによる接合など、基板の材料等に応じて種々の接合方法を採用することができる。
キャビティ内に封入されている電子素子20は、ベース基板30上に形成された電極パターン22上に金属バンプ21によって実装されている。
ベース基板30には貫通孔33が形成されており、貫通孔33の内側面には導電膜32が成膜されている。導電膜32は、貫通孔33の一端において上述の電極パターン22と接続しており、貫通孔33の他端において、外部電極31と接続している。また、貫通孔33の内部は、めっきによって封止されており、これによって貫通電極が形成されている。
かかる構成により、外部電極31とベース基板30上に実装された電子素子20とを電気的に接続しつつ、キャビティ内を確実に封止することができる。なお、本実施形態では、導電膜32とめっきによって貫通電極を構成しているが、本発明における貫通電極の構成はこれに限られるものではなく、金属部材(金属ピン、金属ワイヤなど)を貫通孔33に挿入し、ベース基板30を溶融させることで貫通孔33を封止する構成であってもよい。
電子素子20がベース基板30上に実装されている状態において、リッド基板10に形成された凸部12の先端は電子素子20表面に当接している。本実施形態では、凸部12の表面にゲッター膜11が成膜されているので、凸部12の先端は、ゲッター膜11を介して電子素子20表面に当接していることになる。
かかる構成により、外部電極31から電圧が印加されることによって電子素子20で生じた熱を、凸部12を経由してリッド基板10から外部に放熱することが可能になる。これにより、電子素子20の動作温度を適温に保つことが可能になり、電子部品1の高機能化を実現することができる。さらに、本実施形態では、凸部12の表面にゲッター膜11が形成されているので、キャビティ内の真空度を高めることができる。その結果、電子部品1のさらなる高機能化を実現することが可能になる。
さらに本実施形態では、凸部12の表面にゲッター膜11を形成することで、平板状の基板にゲッター膜を形成する場合と比較すると、ゲッター膜11の面積を容易に増加させることができ、より好適にキャビティ内の真空度を高めることが可能になる。
以上より、本実施形態によれば、リッド基板10に対して凸部12を形成し、その凸部12の少なくとも先端を電子素子20に当接させることで、電子素子20で生じた熱を効率的に放熱して電子部品1の高機能化を実現できる。また、凸部12にゲッター膜11を成膜することで、キャビティ内の真空度を高め、電子部品20のさらなる高機能化を実現できる。また、凸部12は電子素子20とは別体として形成されているので、電子素子に直接凸部12を形成する場合と比較すると、電子素子20を小型化しても容易に凸部12を形成でき、電子部品1の小型化を実現することが可能になる。また、本実施形態の電子部品1によれば、凸部12を容易に形成することができるので、低コストに高機能化、小型化を実現することが可能になる。
(第2実施形態)
図3を参照して、第2実施形態に係る電子部品2について説明する。なお、第1実施形態と同一の構成に関しては、図1、図2と同一の符号を付して説明を省略する。
本実施形態では、リッド基板10が主面部分10aと側壁部分10bとを有しており、主面部分10aがシリコン材料によって形成されており、側壁部分10bがガラス材料によって形成されていることを特徴とする。なお、主面部分10aと側壁部分10bとが予め接合されたリッド基板10を用いてもよいし、側壁部分10bを枠状部材によって構成し、主面部分10aを平板状のリッド基板によって構成してもよい。
そして凸部12は、主面部分10aの内側面に形成されている。なお、凸部12の構成は第1実施形態で説明したものと同一であるので、ここでは説明を省略する。また、ゲッター膜11は主面部分10aと側壁部分10bの両方に形成されている。
かかる構成によれば、側壁部分10bをガラス材料によって形成しているので、側壁部分10bにおいてレーザ光を透過させることができる。よって、レーザ光によってゲッター膜11を加熱してゲッター膜のゲッタリング機能をさらに高めることも可能になる。即ち、小型化かつ高性能化に対応した電子部品を低コストに提供することが可能になる。
(第3実施形態)
図4を参照して、第3実施形態に係る電子部品のリッド基板10について説明する。なお、リッド基板10以外の構成は第1実施形態、又は第2実施形態で説明した構成を適宜採用することが可能であるので、ここではその説明を省略する。
本実施形態では、リッド基板10の内側側面に形成された凸部12が金属バンプによって形成されており、さらにその表面にめっき層18が形成されていることが特徴である。なお、めっき層18の表面には第1実施形態では説明したゲッター膜11が形成されている。
かかる構成によれば凸部12の先端と電子素子20の表面との間隔が広く、凸部12の先端を電子素子20の表面に接触させることが困難な場合であっても、めっき層18を形成することで、めっき層18を介して凸部12と電子素子20とを当接させることが可能になる。よって、確実に電子素子20の発熱を放熱させることが可能になる。
また、凸部12とめっき層18の材料は同一である必要はない。例えば、凸部12よりも熱伝導率の高い材料によってめっき層18を形成することで、電子素子20の発熱をより効果的に放熱することが可能になる。なお、本実施形態では、金属バンプによって凸部12を形成しているが、リッド基板10と一体に凸部12を形成し、その表面にめっき層18を形成してもよい。このように本実施形態によれば、小型化かつ高性能化に対応した電子部品を低コストに提供することが可能になる。
(第4実施形態)
本発明の第4実施形態について説明する。なお、本実施形態は、上述した第1実施形態〜第3実施形態と適宜組み合わせることが可能である。
本実施形態では、リッド基板10の内側側面において、電子素子20の発熱抵抗(不図示)と対向する領域に「密に」凸部12を配置している。即ち、発熱抵抗が実装されている領域の対向領域に形成されている凸部12の間隔が、発熱抵抗の対向領域外に形成されている凸部12の間隔よりも狭くなっている。
かかる構成によれば、電子素子20において、特に発熱量の多い領域に凸部12を密に配置するので、より効果的に電子素子20の発熱を放熱させることが可能になる。よって、小型化かつ高性能化に対応した電子部品を低コストに提供することが可能になる。
(第5実施形態)
本発明の第5実施形態について説明する。なお、本実施形態は、上述した第1実施形態〜第4実施形態と適宜組み合わせることが可能である。
第1実施形態では、リッド基板10に形成されている凸部12の先端が、電子素子20の表面と当接するとして説明したが、凸部12の先端以外の領域と電子素子20表面とが当接する形態であってもよい。例えば凸部12の側面部分と電子素子20の表面とを当接させる構成であってもよい。凸部12の先端のみを当接させる場合と比較すると、凸部12と電子素子20との接触面積をより広くすることができるので、より効果的に電子素子20の発熱を放熱させることができる。
1・・・電子部品、10・・・リッド基板、11・・・ゲッター膜、12・・・凸部、20・・・電子素子、30・・・ベース基板

Claims (11)

  1. 電子素子が実装されたベース基板と、
    前記ベース基板と接合して形成されるキャビティ内に前記電子素子が封入されるリッド基板と、を備え、
    前記リッド基板の内側面には少なくとも一つの金属製凸部が形成されており、前記金属製凸部の少なくとも先端が、前記電子素子に当接し、
    前記金属製凸部の表面にはゲッター膜が形成されていることを特徴とする電子部品。
  2. 前記リッド基板の内側面にはゲッター膜が形成されていることを特徴とする請求項1に記載の電子部品。
  3. 前記金属製凸部は、金属バンプによって形成されていることを特徴とする請求項1または2に記載の電子部品。
  4. 前記金属製凸部は、金属バンプと、前記金属バンプの表面に形成されるめっき層によって形成されていることを特徴とする請求項1または2項に記載の電子部品。
  5. 前記リッド基板の内側面において、前記電子素子の発熱抵抗が実装されている領域の対向領域に形成されている複数の前記金属製凸部の間隔が、前記対向領域外に形成されている複数の前記金属製凸部の間隔よりも狭いことを特徴とする請求項1乃至4のいずれか1項に記載の電子部品。
  6. 前記金属製凸部は、前記リッド基板側から前記電子素子側に向かうにつれて、幅が細くなる形状を有していることを特徴とする請求項1乃至5のいずれか1項に記載の電子部品。
  7. 前記リッド基板は、ガラス材料、シリコン材料又は金属材料によって形成されていることを特徴とする請求項1乃至6のいずれか1項に記載の電子部品。
  8. 前記リッド基板は、側壁部分がガラス材料で形成され、主面部分がシリコン材料によって形成されることを特徴とする請求項1乃至7のいずれか1項に記載の電子部品。
  9. 電子素子が実装されたベース基板と、
    前記ベース基板と接合して形成されるキャビティ内に前記電子素子が封入されるリッド基板と、を備え、
    前記リッド基板の内側面には少なくとも一つの金属製凸部が形成されており、前記金属製凸部の少なくとも先端が、前記電子素子に当接し、
    前記リッド基板の内側面において、前記電素子の発熱抵抗が実装されている領域の対向領域に形成されている複数の前記金属製凸部の間隔が、前記対向領域外に形成されている複数の前記金属製凸部の間隔よりも狭いことを特徴とする電子部品。
  10. 電子素子が実装されたベース基板と、
    前記ベース基板と接合して形成されるキャビティ内に前記電子素子が封入されるリッド基板と、を備え、
    前記リッド基板の内側面には少なくとも一つの金属製凸部が形成されており、前記金属製凸部の少なくとも先端が、前記電子素子に当接し、
    前記金属製凸部は、前記リッド基板側から前記電子素子側に向かうにつれて、幅が細くなる形状を有していることを特徴とする電子部品。
  11. 電子素子が実装されたベース基板と、
    前記ベース基板と接合して形成されるキャビティ内に前記電子素子が封入されるリッド基板と、を備え、
    前記リッド基板の内側面には少なくとも一つの金属製凸部が形成されており、前記金属製凸部の少なくとも先端が、前記電子素子に当接し、
    前記リッド基板は、側壁部分がガラス材料で形成され、主面部分がシリコン材料によって形成されていることを特徴とする電子部品。
JP2015185768A 2015-09-18 2015-09-18 電子部品 Active JP6618745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015185768A JP6618745B2 (ja) 2015-09-18 2015-09-18 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185768A JP6618745B2 (ja) 2015-09-18 2015-09-18 電子部品

Publications (2)

Publication Number Publication Date
JP2017059774A JP2017059774A (ja) 2017-03-23
JP6618745B2 true JP6618745B2 (ja) 2019-12-11

Family

ID=58391766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185768A Active JP6618745B2 (ja) 2015-09-18 2015-09-18 電子部品

Country Status (1)

Country Link
JP (1) JP6618745B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7112866B2 (ja) * 2018-03-28 2022-08-04 セイコーインスツル株式会社 赤外線センサ及び赤外線センサの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135763A (ja) * 1988-11-16 1990-05-24 Matsushita Electric Works Ltd 半導体装置
JPH0778918A (ja) * 1993-09-09 1995-03-20 Toshiba Corp 半導体装置
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
DE102011056742B4 (de) * 2011-05-09 2019-07-18 Conti Temic Microelectronic Gmbh Steuergerät mit einer Getterschicht in einem Kraftfahrzeug

Also Published As

Publication number Publication date
JP2017059774A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP4783647B2 (ja) 半導体装置用パッケージ部品を用いた半導体装置
JP6627988B2 (ja) 半導体パッケージ
JP5071405B2 (ja) 電力用半導体装置
JPWO2014181426A1 (ja) 半導体モジュール
JP5171404B2 (ja) 樹脂モールド型半導体モジュール
JP2008166333A (ja) 半導体装置およびその製造方法
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP6048238B2 (ja) 電子装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP6618745B2 (ja) 電子部品
JP5187148B2 (ja) 半導体装置及びその製造方法
JP2014103365A (ja) 半導体装置
US11349278B2 (en) Stem for semiconductor package, and semiconductor package
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP2004096034A (ja) モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP6681716B2 (ja) 電子部品
JP2017028131A (ja) パッケージ実装体
JP2008109056A (ja) 樹脂封止型半導体素子及びその製造方法
JP2007048937A (ja) 半導体レーザおよびその製法
JP6349238B2 (ja) 半導体装置用ステム及び半導体装置
US8501538B2 (en) Method for connecting substrate and method for manufacturing semiconductor device
JP2007220722A (ja) 半導体パッケージおよびその製造方法並びに半導体パッケージの使用方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6618745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250