JP2000091457A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000091457A
JP2000091457A JP26208198A JP26208198A JP2000091457A JP 2000091457 A JP2000091457 A JP 2000091457A JP 26208198 A JP26208198 A JP 26208198A JP 26208198 A JP26208198 A JP 26208198A JP 2000091457 A JP2000091457 A JP 2000091457A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
metal cap
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26208198A
Other languages
English (en)
Inventor
Hiroyuki Hirai
浩之 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26208198A priority Critical patent/JP2000091457A/ja
Publication of JP2000091457A publication Critical patent/JP2000091457A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板にフリップチップ接合により実装さ
れた半導体素子の構造に拘らず、半導体素子を冷却する
ことができる半導体装置を提供する。 【解決手段】 半導体装置11は、配線基板13と、半
導体素子12と、メタルキャップ14と、樹脂21とを
備えている。半導体素子12は、フリップチップ接合に
より配線基板13に実装されている。メタルキャップ1
4は、配線基板13の半導体素子12が実装された領域
を気密封止するように配設されている。樹脂21は半導
体素子12の配線基板13の反対側の面とメタルキャッ
プ14の内面との間に介挿されている。また、メタルキ
ャップ14には半導体素子12に対応する位置に孔20
が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に係り、
特にフリップチップ接合により配線基板に実装された半
導体素子からの熱を放出し、半導体素子を冷却する半導
体装置に関するものである。
【0002】
【従来の技術】半導体装置の小型化、高密度化の要請に
より、半導体素子をフリップチップ接合により配線基板
に実装した半導体装置が用いられている。このフリップ
チップ接合は、半導体素子を直接フェースダウン状態で
配線基板上に実装するものであり、半導体素子を小さく
でき、また半導体素子を実装する面積を小さくできる。
図6にフリップチップ接合により実装された半導体装置
の概略断面図を示す。図6に示すように、この半導体装
置1は、半導体素子2と配線基板3とメタルキャップ4
とを備えている。半導体素子2には図示しない電極上に
バンプ5が形成され、バンプ5を配線基板3上の図示し
ない基板電極に接続することによって、半導体素子2が
配線基板3に実装されている。そして、半導体素子2を
覆うように形成されたメタルキャップ4を配線基板3上
に接続されたウェルドリング6に接合して気密封止し、
半導体素子2を保護している。
【0003】
【発明が解決しようとする課題】ところで、半導体装置
1は、今後、その動作速度がさらに速く、しかも周波数
がさらに高くなることが考えられ、これに伴って半導体
素子2からの発熱量が大きくなる。また、半導体装置1
の高集積化により、半導体素子2のサイズが大きくな
り、また端子数が増しても、半導体素子2からの発熱量
が大きくなる。
【0004】この半導体素子2からの発熱に対しては、
バンプ5を介しての熱伝導により配線基板3からの熱放
散が行われることにより主に半導体素子2が冷却され、
この他に半導体素子2の裏面からの自然空冷によっても
若干は半導体素子2が冷却されるが、半導体素子2から
の発熱量が大きくなると、これらの冷却のみでは半導体
素子2が十分に冷却できないおそれがある。
【0005】半導体素子2が十分に冷却されないと、半
導体素子2が正常に動作しなくなるおそれがあり、半導
体装置1の信頼性が低下するという問題がある。また、
バンプ5の材料であるハンダと半導体素子2及び配線基
板3の材料であるセラミック、樹脂との間に熱膨張係数
の差による歪みが生じ、半導体装置1にクラックが発生
したり、応力腐食割れを起こしたりするという問題があ
る。
【0006】このため、半導体素子2をさらに冷却する
ことが必要であり、この方法として例えばバンプ5の数
を増し、バンプ5から熱を放出しやすくすることが考え
られる。しかし、この方法ではバンプ5の数に対応した
いわゆるダミーパッドを設ける必要があり、半導体素子
2の構造が複雑になるという問題があった。
【0007】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、配線基板にフリップチ
ップ接合により実装された半導体素子の構造に拘らず、
半導体素子を冷却することができる半導体装置を提供す
ることにある。
【0008】
【課題を解決するための手段】上記問題点を解決するた
め、本発明の半導体装置では、配線基板と、フリップチ
ップ接合により前記配線基板に実装された半導体素子
と、前記配線基板の前記半導体素子が実装された領域を
気密封止するように配設されたメタルキャップと、前記
半導体素子の前記配線基板の反対側の面と前記メタルキ
ャップの内面との間に介挿された樹脂とを具備したこと
を特徴とする。
【0009】本発明の半導体装置によれば、半導体素子
から発熱された熱は、バンプから放出される他に、半導
体素子の裏面から樹脂を介してメタルキャップに放出さ
れ、半導体素子が冷却されやすくなる。
【0010】さらに、メタルキャップに半導体素子と対
向する位置に孔を形成すると、孔に樹脂を塗布(注入)
することで半導体素子の裏面とメタルキャップとが接続
される。このため、簡易に樹脂を配置することができ、
半導体装置の製造が容易になる。
【0011】また、本発明の半導体装置では、配線基板
と、フリップチップ接合により前記配線基板に実装され
た半導体素子と、前記半導体素子の前記配線基板の反対
側の面と樹脂を介して熱的に接続したメタルプレートと
を具備したことを特徴とする。 本発明の半導体装置に
よれば、半導体素子から発熱された熱は、バンプから放
出される他に、半導体素子の裏面から樹脂を介してメタ
ルプレートに放出され、半導体素子が冷却されやすくな
る。特に、配線基板が樹脂基板のように、半導体素子か
ら発熱された熱がバンプ側から放出されにくい半導体装
置の場合に有益である。
【0012】半導体素子の配線基板の反対側の面とメタ
ルキャップ又はメタルプレートとの間の樹脂としては、
高熱伝導性の樹脂であることが好ましく、例えば、シリ
コーン、エポキシのような熱硬化性樹脂に熱伝導率が大
きいカーボンブラック、窒化ホウ素の他、銀又は銅のよ
うな金属粉末を充填したものが該当する。このような樹
脂を用いた場合には、半導体素子から出た熱を迅速にメ
タルキャップ又はメタルプレートに伝えて半導体素子の
熱を放熱させることができる。なお、金属粉末を充填し
た導電性樹脂を用いた場合には、半導体素子の裏面をメ
タルキャップ又はメタルプレートと同電位とすることが
できる。
【0013】また、この樹脂は低弾性率であることが好
ましい。このような樹脂を用いた場合には、半導体素子
及びメタルキャップ又はメタルプレートに加わる力が吸
収され、半導体素子及びメタルキャップ又はメタルプレ
ートに無理な力が掛かりにくくなる。このような樹脂と
しては、例えばシリコーン系の樹脂を用いることができ
る。
【0014】
【発明の実施の形態】(第1の実施の形態)以下、本発
明を具体化する第1の実施の形態を図1及び図2を参照
して説明する。
【0015】本実施の形態の半導体装置は気密封止構造
のマルチチップモジュールであり、図1は半導体装置の
概略断面図を示し、図2は図1の気密封止部分の概略部
分断面図を示している。また、図示した断面上には、2
つの半導体素子がフリップチップ接合により実装されて
いる。
【0016】図1に示すように、半導体装置11は、半
導体素子12と配線基板13とメタルキャップ14とを
備えている。
【0017】半導体素子12の主面(図1の半導体素子
12の下面)には図示しない電極が設けられ、この電極
にはバンプ15が形成されている。
【0018】配線基板13の主面(図1の配線基板13
の上面)には図示しない基板電極が配置されている。本
実施の形態では、配線基板13としてセラミック基板が
用いられている。そして、配線基板13の基板電極にフ
ェースダウン状態で接続するフリップチップ接合により
バンプ15が配線基板13に接合され、半導体素子12
が配線基板13に実装されている。
【0019】また、図2に示すように、半導体素子12
の主面にはシーリングパッド16が形成されている。シ
ーリングパッド16は、配線基板13上に実装された半
導体素子12を囲むようにリング状に延出形成されてい
る。そして、シーリングパッド16上に銀ろう17によ
って接合されたウェルドリング18が形成されている。
このウェルドリング18はシーリングパッド16に対応
したリング状に形成され、本実施の形態ではFe−Ni
系合金が用いられている。
【0020】メタルキャップ14は略板状に形成され、
その外周部分が全周にわたって屈曲形成されたシール部
19が形成されている。このシール部19はウェルドリ
ング18に対応する位置に形成されている。また、本実
施の形態ではメタルキャップ14はウェルドリング18
と同様にFe−Ni系合金が用いられている。
【0021】そして、シール部19とウェルドリング1
8とを接合することにより、半導体装置11は気密封止
構造に形成され、この領域内に半導体素子12が収容さ
れる。本実施の形態では、レーザ溶接によりシール部1
9とウェルドリング18とが接合されている。
【0022】また、メタルキャップ14の半導体素子1
2に対応する位置にはメタルキャップ14を貫通する孔
20が形成されている。そして、孔20から樹脂21が
塗布(注入)されている。本実施の形態では、ディスペ
ンス法により孔20に樹脂21を注入している。この孔
20は注入する樹脂が半導体素子12の裏面(図1の半
導体素子12の上面)から配線基板13に流れ落ちない
ように、注入される樹脂の種類に対応した形状に形成さ
れ、例えば樹脂21の粘性が高い場合には孔20の径を
大きくすることができ、また半導体素子12の裏面との
距離を長くすることができる。本実施の形態では、孔2
0はメタルキャップ14をウェルドリング18に接合し
た状態で配線基板13と反対側、即ち図1の上方に向か
って拡径となるように形成され、メタルキャップ14と
半導体素子12の裏面とが接触しない範囲の短い距離に
保たれている。また、本実施の形態では、孔20はバー
リング加工によって形成されている。
【0023】そして、孔20から樹脂21を注入し、半
導体素子12の裏面にも同時に樹脂21層を形成してい
る。このため、樹脂21は半導体素子12の裏面とメタ
ルキャップ14の間にも介在し、半導体素子12とメタ
ルキャップ14とが熱的に接続されている。
【0024】以上のように構成された半導体装置11に
おいては、半導体素子12から熱が発生すると、従来と
同様にバンプ15及び半導体素子12の裏面からの放出
により半導体素子12が冷却される。
【0025】ここで、半導体素子12の裏面には従来の
空気に比べて熱伝導率がかなり高い樹脂21が接続され
ている。このため、従来に比べて半導体素子12の裏面
から多くの熱が放出される。そして、この樹脂21から
の熱はメタルキャップ14に放出されて半導体装置11
の外部に放出される。さらに、メタルキャップ14への
放出により樹脂21が冷却され、また半導体素子12の
裏面から樹脂21に熱が放出がされる。このため、半導
体素子12を十分に冷却することができる。なお、バン
プ15からの冷却は従来と同様である。
【0026】本実施の形態の半導体装置11によれば、
半導体素子12とメタルキャップ14とが樹脂21によ
って熱的に接続されているので、半導体素子12の裏面
から多くの熱が樹脂21を介してメタルキャップ14に
放出される。このため、半導体素子12を十分に冷却す
ることができる。
【0027】このように、従来に比べ、半導体素子12
の裏面から放出させる熱量を増やして半導体素子12の
冷却を行っているので、半導体素子12の構造を変更さ
せることなく、半導体素子12を十分に冷却することが
できる。また、半導体素子12の構造を変更させていな
いので、種々の構造の半導体素子12が実装された半導
体装置にも対応することができ、汎用性を有する。
【0028】本実施の形態の半導体装置11によれば、
従来の半導体装置に孔20を形成し、この孔20から樹
脂21を注入して半導体素子12の裏面にも同時に樹脂
21層を形成しているので、既存の半導体装置をそのま
ま用いることができる。また、孔20を形成し、この孔
20に樹脂21を注入するだけでよく、半導体装置11
の製造工程を容易にすることができる。さらに、孔20
をバーリング加工によって形成しているので、孔20を
容易に形成することができる。
【0029】本実施の形態の半導体装置11によれば、
孔20はその上方に向かって拡径となるように形成さ
れ、メタルキャップ14と半導体素子12の裏面とが接
触しない範囲の短い距離に保たれているので、樹脂21
に粘性の低い樹脂を用いることができ、樹脂21に対す
る自由度が大きくなる。
【0030】また、半導体素子12の裏面から配線基板
13上に樹脂21が落ちないように孔20が形成されて
いるので、樹脂21は絶縁性樹脂に限らず、一般に熱伝
導率が大きい導電性樹脂を用いることができる。このた
め、半導体素子12からの多くの熱をメタルキャップ1
4に放出することができ、半導体素子12を冷却しやす
くなる。
【0031】さらに、本実施の形態の半導体装置11に
よれば、樹脂21の粘性が高い場合には孔20の径を大
きくして半導体素子12の裏面と樹脂21との接触面積
を増やすことができ、半導体素子12を冷却しやすくな
る。また、樹脂21が低弾性率である場合には、半導体
素子12及びメタルキャップ14に加わる力が樹脂21
に吸収され、半導体素子12及びメタルキャップ14に
無理な力が掛かりにくくなる。さらに、樹脂21の熱伝
導率が大きい場合には、半導体素子12からの多くの熱
をメタルキャップ14に放出することができ、半導体素
子12を冷却しやすくなる。
【0032】(第2の実施の形態)次に、第2の実施の
形態を図3を参照して説明する。
【0033】なお、この実施の形態においては、第1の
実施の形態と重複する点については説明を省略する。
【0034】従って、以下には第1の実施の形態と異な
った点を中心に説明する。
【0035】図3に示すように、本実施の形態の半導体
装置11は、メタルキャップ14に孔20を形成しない
点、及び、半導体素子12とメタルキャップ14とが熱
的に接続するように樹脂21を配置した点が第1の実施
の形態と異なっている。
【0036】本実施の形態では、半導体装置11を気密
封止構造に形成する前に、半導体素子12の裏面上に樹
脂21を配置し、この後、シール部19とウェルドリン
グ18とを接合する。
【0037】ここで、樹脂21は半導体素子12とメタ
ルキャップ14との距離を考慮し、少なくとも両者が熱
的に接続できる量だけ配置する。また、樹脂21を半導
体素子12の裏面上に配置するだけなので、樹脂21が
半導体素子12の裏面から配線基板13に落ちる可能性
がある。このため、本実施の形態では、樹脂21に絶縁
性樹脂が用いられている。
【0038】本実施の形態の半導体装置によれば、メタ
ルキャップ14に孔20を形成する必要がなく、半導体
素子12の裏面上に樹脂21を配置するだけで半導体素
子12を十分に冷却することができるので、半導体装置
11の製造をさらに容易にすることができる。
【0039】(第3の実施の形態)次に、第3の実施の
形態を図4を参照して説明する。
【0040】図4に示すように、本実施の形態では、半
導体装置11を気密封止構造としていない点、及び半導
体素子11のバンプ15部分を樹脂封止している点が第
1の実施の形態と異なっている。
【0041】本実施の形態では、配線基板13として樹
脂基板が用いられている。
【0042】また、半導体装置11を気密封止構造とし
ていないことから、配線基板13にシーリングパッド1
6、ウェルドリング18が形成されておらず、これに対
応してシール部19が設けられていないメタルプレート
としてのメタルキャップ14が用いられている。
【0043】さらに、半導体装置11を気密封止構造と
していないことから湿気によるリークを防止するため
に、配線基板13上にはバンプ15を覆うように絶縁性
の封止樹脂22で樹脂封止されている。
【0044】本実施の形態によれば、配線基板13に樹
脂基板が用いられ、半導体素子12から発熱された熱が
バンプ15から配線基板13に放出されにくくなる。し
かしながら、半導体素子12の裏面には従来の空気に比
べて熱伝導率がかなり高い樹脂21が熱的に接続されて
おり、半導体素子12の裏面から多くの熱が樹脂21を
介してメタルキャップ14に放出される。
【0045】本実施の形態の半導体装置11によれば、
配線基板13に樹脂基板が用いられ、半導体素子12か
ら発熱された熱がバンプ15から放出されにくい場合に
も、半導体素子12の構造を変更させることなく、半導
体素子12を十分に冷却することができる。
【0046】また、配線基板13上にはバンプ15を覆
うように封止樹脂22で樹脂封止されているので、半導
体素子12の裏面上に配置する樹脂21の量を厳密に行
う必要がなくなり、半導体装置11を製造が容易にな
る。
【0047】本実施の形態の半導体装置11によれば、
半導体装置11を気密封止構造としていないので、半導
体装置11を製造する際の加工精度を厳密に行う必要が
なくなり、半導体装置11を製造が容易になる。
【0048】(第4の実施の形態)次に、第4の実施の
形態を図5を参照して説明する。
【0049】図5に示すように、本実施の形態ではメタ
ルキャップ14に孔20を形成しない点が第3の実施の
形態と異なっている。
【0050】本実施の形態では、配線基板13上にバン
プ15を覆うように封止樹脂22で樹脂封止した後に半
導体素子12の裏面上に樹脂21を配置し、この後、メ
タルキャップ14を配置する。
【0051】本実施の形態の半導体装置11によれば、
半導体素子12の裏面上に樹脂21を配置し、樹脂21
上にメタルキャップ14を配置するだけで半導体素子1
2を十分に冷却することができるので、半導体装置11
の製造をさらに容易にすることができる。
【0052】上記の各実施の形態では半導体素子12を
2つ用いた場合を示したが、本発明はこれに限られるこ
とはなく、半導体素子12は1つでも、3つ以上でもよ
い。特に、第3、第4の実施の形態では、半導体素子1
2を3つ以上とすることにより、メタルキャップ14を
安定して半導体素子12上に配置することができ、メタ
ルキャップ14と配線基板13とをほぼ平行に保つこと
が容易に可能となる。
【0053】
【発明の効果】以上詳述したように、本発明によれば、
配線基板にフリップチップ接合により実装された半導体
素子の構造に拘らず、半導体素子を冷却することができ
る。
【図面の簡単な説明】
【図1】第1の実施の形態の半導体装置の概略断面図。
【図2】図1のメタルキャップの接合を示す概略部分断
面図。
【図3】第2の実施の形態の半導体装置の概略断面図。
【図4】第3の実施の形態の半導体装置の概略断面図。
【図5】第4の実施の形態の半導体装置の概略断面図。
【図6】従来の半導体装置の概略断面図。
【符号の説明】
11……半導体装置、12……半導体素子、13……配
線基板、14……メタルキャップ、21……樹脂。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 配線基板と、 フリップチップ接合により前記配線基板に実装された半
    導体素子と、 前記配線基板の前記半導体素子が実装された領域を気密
    封止するように配設されたメタルキャップと、 前記半導体素子の前記配線基板の反対側の面と前記メタ
    ルキャップの内面との間に介挿された樹脂と、 を具備したことを特徴とする半導体装置。
  2. 【請求項2】 前記メタルキャップには前記半導体素子
    に対応する位置に孔が形成されていることを特徴とする
    請求項1に記載の半導体装置。
  3. 【請求項3】 配線基板と、 フリップチップ接合により前記配線基板に実装された半
    導体素子と、 前記半導体素子の前記配線基板の反対側の面と樹脂を介
    して熱的に接続したメタルプレートと、 を具備したことを特徴とする半導体装置。
  4. 【請求項4】 前記メタルプレートには前記半導体素子
    に対応する位置に孔が形成されていることを特徴とする
    請求項3に記載の半導体装置。
  5. 【請求項5】 前記樹脂は高熱伝導性の樹脂であること
    を特徴とする請求項1乃至4のいずれか1項に記載の半
    導体装置。
JP26208198A 1998-09-16 1998-09-16 半導体装置 Withdrawn JP2000091457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26208198A JP2000091457A (ja) 1998-09-16 1998-09-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26208198A JP2000091457A (ja) 1998-09-16 1998-09-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2000091457A true JP2000091457A (ja) 2000-03-31

Family

ID=17370771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26208198A Withdrawn JP2000091457A (ja) 1998-09-16 1998-09-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2000091457A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152294A (ja) * 2015-02-17 2016-08-22 エスアイアイ・セミコンダクタ株式会社 電子部品および電子部品の製造方法
US10674596B2 (en) 2018-01-25 2020-06-02 Nec Corporation Electronic component, electronic component manufacturing method, and mechanical component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152294A (ja) * 2015-02-17 2016-08-22 エスアイアイ・セミコンダクタ株式会社 電子部品および電子部品の製造方法
US10674596B2 (en) 2018-01-25 2020-06-02 Nec Corporation Electronic component, electronic component manufacturing method, and mechanical component

Similar Documents

Publication Publication Date Title
US4698663A (en) Heatsink package for flip-chip IC
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
JPH0964099A (ja) 半導体装置及びその実装構造
JPH07147466A (ja) 電子部品ユニット及びその製造方法
JPH11126835A (ja) 半導体装置
US20020079570A1 (en) Semiconductor package with heat dissipating element
US6483186B1 (en) High power monolithic microwave integrated circuit package
JP3847166B2 (ja) 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JPH0661383A (ja) 半導体装置
JPH01235261A (ja) 半導体装置及びその製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JP2000091457A (ja) 半導体装置
JPH0917827A (ja) 半導体装置
JP3634048B2 (ja) 半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH08148647A (ja) 半導体装置
JP2734381B2 (ja) 半導体装置の実装構造およびその製造方法
JPH0661368A (ja) フリップチップ型半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP2531125B2 (ja) Icチップキャリアモジュ―ル
JPH08255868A (ja) 半導体装置およびその製造方法
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110