JP2016063077A - 導電材スルーホール基板及びその製造方法 - Google Patents
導電材スルーホール基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016063077A JP2016063077A JP2014190217A JP2014190217A JP2016063077A JP 2016063077 A JP2016063077 A JP 2016063077A JP 2014190217 A JP2014190217 A JP 2014190217A JP 2014190217 A JP2014190217 A JP 2014190217A JP 2016063077 A JP2016063077 A JP 2016063077A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- layer
- conductive material
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板表面及び貫通孔内壁にシード層を形成してコンフォーマルめっき形成を行い、表面配線及び貫通配線を同時に形成する。この処理を基板の両面から行うことによって、貫通孔の口径が小さく孔深さが深い貫通孔に対しても貫通孔内壁の配線厚が厚い貫通電極を形成することが可能である。つまり、貫通電極部の導電性が高い導電材スルーホール基板を低コストで提供することが可能である。
【選択図】図3
Description
図1及び図2を用いて、本発明の第1実施形態に係る導電材スルーホール基板の構成について詳細に説明する。第1実施形態では、導電材スルーホール基板の表裏面にそれぞれ1層の配線が配置され、それらの配線が貫通電極によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタなどの素子が配置されていてもよい。
第2実施形態においては、第1実施形態における導電材スルーホール基板の一例について説明する。図3は、本実施形態における導電材スルーホール基板の断面図である。
第3実施形態においては、第1実施形態における導電材スルーホール基板の製造方法ついて説明する。
本実施形態においては、まず第一面101に有底孔を有する基板100を準備する。第一面101上及び有底孔の側壁に、基板100の第一面101側からスパッタ法により第一シード層211aを形成する。特に有底孔110のアスペクト比が高くなると、有底孔の底部や第二面102側の貫通孔の側壁に第一シード層211aが堆積されない場合がある。つまり、図7aに示すように、第一シード層211aは、基板100の第一面101上と有底孔側壁に堆積される場合を想定して説明する。本実施形態及び他の実施形態の説明において、シード層の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
第一シード層211aを下地層とする電界めっき法により、第一めっき層211bを形成する。前述のように第一シード層は基板100の第一面101側及び有底孔110の側壁の一部に形成されており、第一めっき層211bは第一シード層211a上にのみ堆積される。これにより第一シード層211a及び第一めっき層211bから成る第一導電層211が得られる。
第一面101側の基板100上に有底孔110を覆う第一サポート基板221を積層する。図7cは、有底孔が形成された基板100に第1サポート基板を貼り合せる工程を示す断面図である。図7cに示すように、第一シード層211a及び第一めっき層211bが形成された有底孔110を有する基板100と第1サポート基板221とを粘着シート230を用いて貼り合せる。第1サポート基板221は、後の工程で基板100に歪みが生じないように、基板100と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板100にガラス基板を使用する場合、第1サポート基板221として基板100と同様のガラス基板を使用することができる。また、第1サポート基板221はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
第一面101側とは反対側にある第二面102側の基板100を薄くしていくことで有底孔110の底を貫通させて貫通孔111を形成する。図7dでは、第二面102側の基板100に対してスリミングを行うことで、基板100を薄板化する。スリミングとしては、例えばウェットエッチングやCMP(ChemicalMechanical Polishing)を使用することができる。スリミングによって有底孔110の底部に達するまで基板100を薄板化することで、有底孔110から貫通孔111を形成する。ここで、基板100は第1サポート基板221によって支持されているため、基板100が薄化されても基板100の反りが抑制され、また、製造工程中の強度を保つこともできる。
基板100の第二面102側からスパッタ法により第二シード層212aを形成する。前述と同様の理由から、第二シード層212aは第一サポート基板221まで到達せず、基板100の第二面102上と、貫通孔の側壁と、貫通孔の側壁に形成された第一めっき層211b上に堆積される。
第一めっき層211b及び第二シード層212aを下地層とする電界めっき法により、第二めっき層212bを形成する。第二めっき層212bは第二シード層212a上及び第二シード層212aから露出さた第一めっき層211b上に形成され、貫通孔111の側壁全面に第二めっき層212bが堆積される。これにより第二シード層212a及び第二めっき層212bから成る第二導電層212が得られる。本発明においては、第二めっき層212b形成時において、第一面101側の基板100上には第一サポート基板221が積層されているため、第二めっき層が貫通孔111を通過して第一面101側に形成されることはない。
最後に、第一サポート基板221を基板100から剥離することによって本発明の導電材スルーホール基板10が得られる。図7gは貫通孔及び第二導電層212が形成された基板から第1サポート基板221を剥離する工程を示す断面図である。第二導電層212が形成された後に所定温度以上の熱処理を行うことで、粘着シート230の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板100から粘着シート230及び第1サポート基板221を剥離する。このとき、当該熱処理は粘着シート230の基板粘着層の反対面側に配置された支持粘着層が第1サポート基板221と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板100及び第1サポート基板221全体を加熱する方法であってもよく、レーザ照射等によって積層箇所を局所的に加熱する方法であってもよい。
第4実施形態においては、第1実施形態における導電時スルーホール基板の他の製造方法ついて説明する。
本実施形態においては、まず貫通孔を有する基板100を準備する。第一面101上及貫通孔111の側壁に、基板100の第一面101側からスパッタ法により第一シード層211aを形成する。図8aに示すように、特に貫通孔111のアスペクト比が高くなると、貫通孔の第二面102側における側壁に第一シード層211aが堆積されない場合がある。つまり、第一シード層211aは、基板100の第一面101上と貫通孔側壁に堆積される場合を想定する。本実施形態及び他の実施形態の説明において、シード層の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
第一シード層211aを下地層とする電界めっき法により、第一めっき層211bを形成する。前述のように第一シード層は基板100の第一面101側及び貫通孔111の側壁の一部に形成されているため、第一めっき層211bは第一シード層211a上にのみ堆積される。これにより第一シード層211a及び第一めっき層211bから成る第一導電層211が得られる。
第一面101側の基板100上に第一サポート基板221を積層する。
図7cは、有底孔が形成された基板100に第1サポート基板を貼り合せる工程を示す断面図である。図7cに示すように、第一シード層211a及び第一めっき層211bが形成された有底孔110を有する基板100と第1サポート基板221とを粘着シート230を用いて貼り合せる。第1サポート基板221は、後の工程で基板100に歪みが生じないように、基板100と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板100にガラス基板を使用する場合、第1サポート基板221として基板100と同様のガラス基板を使用することができる。また、第1サポート基板221はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
基板100の第二面102側からスパッタ法により第二シード層212aを形成する。前述と同様の理由から、第二シード層212aは基板100の第二面102上と、基板100の貫通孔の側壁と、貫通孔の側壁に形成された第一めっき層211b上のに堆積される。
第一めっき層211b及び第二シード層212aを下地層とする電界めっき法により、第二めっき層212bを形成する。第二めっき層212bは第二シード層212a上及び第一めっき層211b上に形成されるため、貫通孔111の側壁全面に第二めっき層212bが堆積される。これにより第二シード層212a及び第二めっき層212bから成る第二導電層212が得られる。
最後に、第一サポート基板221を基板100から剥離することによって本発明の導電材スルーホール基板10が得られる。図8fは、貫通孔及び第二導電層212が形成された基板から第1サポート基板221を剥離する工程を示す断面図である。第二導電層212が形成された後に所定温度以上の熱処理を行うことで、粘着シート230の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板100から粘着シート230及び第1サポート基板221を剥離する。このとき、当該熱処理は粘着シート230の基板粘着層の反対面側に配置された支持粘着層が第1サポート基板221と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板100及び第1サポート基板221全体を加熱する方法であってもよく、レーザ照射等によって積層箇所を局所的に加熱する方法であってもよい。
第5実施形態においては、第4実施形態による導電材スルーホール基板の製造方法の変形例ついて説明する。
本実施形態においては、図9aに示すように、まず貫通孔111を有する基板100を準備して、その第二面102側の基板100上に第二サポート基板222を積層する。第二サポート基板222の積層方法については、第3実施形態及び第4実施形態で既に説明した第一サポート基板221の積層方法と同様であるため、繰り返しの説明は省略する。
図9bに示すように基板100の第一面101側より第一シード層211a及び第一めっき層211bを形成し、第一導電層211を得る。これらの形成方法は第3実施形態及び第4実施形態において既に説明した方法と同様であるため、繰り返しの説明は省略する。
図9cは、第二サポート基板を基板100から剥離する工程を示す断面図である。ここでは、第一導電層211を形成した直後に第二サポート基板222を基板100から剥離する。その後、第1面側の基板100上に第一サポート基板221を積層する。しかし、第二サポート基板を基板100から剥離する工程はこれに限られず、第一導電層211形成後であれば、いずれのタイミングで第二サポート基板222を基板100から剥離してもよい。他の例としては、図9dに示す工程のように、第一導電層211を形成した直後に第一面101側の基板100上に第一サポート基板221を積層し、その直後のタイミングで第二サポート基板222を基板100から剥離してもよい。第二サポート基板222の剥離方法は第3実施形態及び第4実施形態の第一サポート基板221の剥離方法において既に説明した方法と同様であるため、繰り返しの説明は省略する。
以後の工程は第3実施形態及び第4実施形態で示した工程と同様である。基板100の第二面102側より第二シード層212a及び第二めっき層212bを形成し、第二導電層212を得る。これらの形成方法は第3実施形態及び第4実施形態において既に説明したため、図示はせず、繰り返しの説明は省略する。
最後に、第一サポート基板221を基板100から剥離することによって本発明の導電材スルーホール基板10が得られる。第一サポート基板221の剥離方法は第3実施形態及び第4実施形態において既に説明した方法と同様であるため、繰り返しの説明は省略する。
第6実施形態においては、第1実施形態における導電材スルーホール基板の他の製造方法ついて説明する。
本実施形態においては、まず貫通孔111を有する基板100を準備して、その第一面101側から第一シード層211aを形成する。図10aは、第一シード層211a上にレジストマスクを形成する工程を示す断面図である。図10aに示すように、第一シード層211a上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン300を形成する。レジストパターン300は、第一導電層211が第一配線201として残る部分が露出するように形成される。
図10bは、レジストパターン300から露出した第一シード層211a上に第一めっき層211bを形成する工程を示す断面図である。図10bに示すように、レジストパターン300を形成後、第一シード層211aに通電して電解めっき法を行い、レジストパターン300から露出している第一シード層211a上に第一めっき層211bを形成する。
図10cは、第一シード層211a上のレジストパターンを除去する工程を示す断面図である。図10cに示すように、第一めっき層211bを形成した後に、レジストパターン300を構成するレジストマスクを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
図10dは、第一めっき層211bから露出した第一シード層211aをエッチングする工程を示す断面図である。図10dに示すように、第一めっき層211bをマスクとして第一シード層211aをエッチングして除去する。
第7実施形態においては、第1実施形態における導電材スルーホール基板の他の製造方法ついて説明する。
図11aは、第6実施例によって第一配線201を形成した基板100に対し、第一面101側の基板100上に第一サポート基板221を積層した断面図である。
第二面102側に第二シード層212aを形成する。図11bは、第二シード層212a上にレジストパターン300を形成する工程を示す断面図である。図11bに示すように、第二シード層212a上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン300を形成する。レジストパターン300は、第二導電層212が第二配線202として残る部分が露出するように形成される。
図11cは、レジストパターン300から露出した第二シード層212a上に第二めっき層212bを形成する工程を示す断面図である。図11cに示すように、レジストパターン300を形成後、第一シード層212aに通電して電解めっき法を行い、レジストパターン300から露出している第二シード層212a上に第二めっき層212bを形成する。
図11dは、第二シード層212a上のレジストパターンを除去する工程を示す断面図である。図11dに示すように、第二めっき層212bを形成した後に、レジストパターン300を構成するレジストマスクを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
図11eは、第二めっき層212bから露出した第一シード層212aをエッチングする工程を示す断面図である。図11eに示すように、第二めっき層212bをマスクとして第二シード層212aをエッチングして除去する。
第8実施形態においては、第1実施形態における導電材スルーホール基板を用いて製造される半導体装置について説明する。
200:貫通電極、
201:第一配線、211:第一導電層、211a:第一シード層、211b:第一めっき層、221:第一サポート基板、
202:第二配線、212:第二導電層、212a:第二シード層、212b:第二めっき層、222:第二サポート基板、
230:粘着シート、300:レジストパターン、400:絶縁材料、
1000:半導体装置
1130:垂線
1140:回転支持柱
1141:ホルダ
1150:真空チャンバ
1200:電子銃
1201:電子ビーム
1210:坩堝
1212:蒸着源
1214:蒸着材料
1222:ゲートバルブ
1300:導電材スルーホール基板
1310、1320、1330、1340、1350、1360:導電材スルーホール基板
1400:LSI基板
1410、1420:半導体チップ
1500、1511、1512、1521、1522、1532:接続端子
1610、1620、1630、1640、1650:バンプ
1700:ワイヤ
Claims (15)
- 第一面側に有底孔を有する基板を準備し、
前記第一面上及び前記有底孔の側壁に、前記第一面側から第一シード層を形成し、
前記第一シード層上に、第一めっき層を形成し、
前記第一面側の前記基板上に、有底孔を覆う第一サポート基板を積層し、
前記第一面側とは反対側にある第二面側の前記基板を薄くしていくことで前記有底孔の底を貫通させて貫通孔を形成し、
前記第二面上及び前記貫通孔の側壁及び前記貫通孔の側壁に形成された前記第一めっき層上に、前記第二面側から第二シード層を形成し、
前記第二シード層上及び前記第一めっき層上に、第二めっき層を形成し、
前記第一サポート基板を前記基板から剥離する
ことを含む導電材スルーホール基板の作製方法。 - 貫通孔を有する基板を準備し、
前記基板の第一面上及び前記貫通孔の側壁の一部に、前記基板の前記第一面側から第一シード層を形成し、
前記第一シード層上に、第一めっき層を形成し、
前記第一面側の前記基板上に、貫通孔を覆う第一サポート基板を積層し、
前記第一面側とは反対側にある第二面上及び前記貫通孔の側壁及び前記貫通孔の側壁に形成された前記第一めっき層上に、前記第二面側から第二シード層を形成し、
前記第二シード層上及び前記第一めっき層上に、第二めっき層を形成し、
前記第一サポート基板を前記基板から剥離する
ことを含む導電材スルーホール基板の作製方法。 - 前記第一シード層を形成する前に、前記第二面側の前記基板上に第二サポート基板を積層し、
前記第一めっき層を形成した後に、前記第二サポート基板を前記基板から剥離する
ことを更に含む請求項2に記載の導電材スルーホール基板の作製方法。 - 前記第一シード層及び前記第二シード層をスパッタリング法又は蒸着法のいずれかで形成する
請求項1又は請求項2に記載の導電材スルーホール基板の作製方法。 - 前記第一サポート基板を積層する前に、前記第一面側の前記基板上に、前記第一シード層及び前記第一めっき層を形成する工程と同時に第一配線を形成する
ことを更に含む請求項1乃至請求項4のいずれか一に記載の導電材スルーホール基板の作製方法。 - 前記第二面側の前記基板上に、前記第二シード層及び前記第二めっき層を形成する工程と同時に第二配線を形成する
ことを更に含む請求項1乃至請求項5のいずれか一に記載の導電材スルーホール基板の作製方法。 - 前記貫通孔の側壁は凹凸形状を持つ領域を含む
請求項1乃至請求項4のいずれか一に記載の導電材スルーホール基板の作製方法。 - 貫通孔を有する基板と、
第一面側の前記基板上及び前記貫通孔の側壁に形成された第一導電層と、
前記第一面側とは反対側の第二面側の前記基板上及び前記貫通孔の側壁に形成された第二導電層とを具備し、
前記貫通孔の側壁において前記第一導電層と前記第二導電層が重畳する領域が存在し、
前記重畳する領域は、前記貫通孔における前記第一導電層単独の領域及び前記貫通孔における前記第二導電層単独の領域よりも広いことを特徴とする
導電材スルーホール基板。 - 前記貫通孔における貫通電極の厚さは、前記基板の深さ方向で異なることを特徴とする
請求項8に記載の導電材スルーホール基板。 - 前記貫通孔における貫通電極は、前記貫通孔における前記基板の深さ方向の一部領域を塞ぐことを特徴とする
請求項8又は請求項9に記載の導電材スルーホール基板。 - 前記第一導電層と前記第二導電層は異なる材料から成る
請求項8乃至請求項10のいずれか一に記載の導電材スルーホール基板。 - 前記第一導電層は、
第一シード層と、
前記第一シード層上に形成された第一めっき層とを有し、
前記第二導電層は、
第二シード層と、
前記第二シード層上及び前記第一めっき層上に形成された第二めっき層を有することを特徴とする
請求項8乃至請求項11のいずれか一に記載の導電材スルーホール基板。 - 前記貫通孔の側壁は凹凸形状を持つ領域を含む
請求項8乃至請求項12のいずれか一に記載の導電材スルーホール基板。 - 前記貫通孔を充填する絶縁部材
を更に具備する
請求項8乃至請求項13のいずれか一に記載の導電材スルーホール基板。 - 前記絶縁部材は樹脂である
請求項14に記載の導電材スルーホール基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190217A JP6446934B2 (ja) | 2014-09-18 | 2014-09-18 | 導電材スルーホール基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190217A JP6446934B2 (ja) | 2014-09-18 | 2014-09-18 | 導電材スルーホール基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016063077A true JP2016063077A (ja) | 2016-04-25 |
JP6446934B2 JP6446934B2 (ja) | 2019-01-09 |
Family
ID=55796187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014190217A Active JP6446934B2 (ja) | 2014-09-18 | 2014-09-18 | 導電材スルーホール基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6446934B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013805A (ja) * | 2018-07-13 | 2020-01-23 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
KR20210122157A (ko) * | 2020-03-27 | 2021-10-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 마이크로-전기 기계 시스템 및 그 제조 방법 |
US11851321B2 (en) | 2021-03-01 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical system and manufacturing method thereof |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143292A (ja) * | 1987-11-27 | 1989-06-05 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
JPH09307207A (ja) * | 1996-05-13 | 1997-11-28 | Toshiba Lighting & Technol Corp | 配線基体、加熱体、定着装置および画像形成装置 |
JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP2010021327A (ja) * | 2008-07-10 | 2010-01-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2010238733A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Forms Co Ltd | 配線基板およびその製造方法 |
JP2010238786A (ja) * | 2009-03-30 | 2010-10-21 | Taiyo Ink Mfg Ltd | プリント配線板 |
WO2011002022A1 (ja) * | 2009-06-30 | 2011-01-06 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
JP2012169669A (ja) * | 2012-05-28 | 2012-09-06 | Renesas Electronics Corp | 半導体装置 |
US20130175673A1 (en) * | 2012-01-11 | 2013-07-11 | Samsung Electronics Co., Ltd. | Integrated circuit devices including through-silicon-vias having integral contact pads |
-
2014
- 2014-09-18 JP JP2014190217A patent/JP6446934B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143292A (ja) * | 1987-11-27 | 1989-06-05 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
JPH09307207A (ja) * | 1996-05-13 | 1997-11-28 | Toshiba Lighting & Technol Corp | 配線基体、加熱体、定着装置および画像形成装置 |
JP2005310934A (ja) * | 2004-04-20 | 2005-11-04 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
JP2010021327A (ja) * | 2008-07-10 | 2010-01-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2010238733A (ja) * | 2009-03-30 | 2010-10-21 | Toppan Forms Co Ltd | 配線基板およびその製造方法 |
JP2010238786A (ja) * | 2009-03-30 | 2010-10-21 | Taiyo Ink Mfg Ltd | プリント配線板 |
WO2011002022A1 (ja) * | 2009-06-30 | 2011-01-06 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
US20130175673A1 (en) * | 2012-01-11 | 2013-07-11 | Samsung Electronics Co., Ltd. | Integrated circuit devices including through-silicon-vias having integral contact pads |
JP2012169669A (ja) * | 2012-05-28 | 2012-09-06 | Renesas Electronics Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013805A (ja) * | 2018-07-13 | 2020-01-23 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
KR20210122157A (ko) * | 2020-03-27 | 2021-10-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 마이크로-전기 기계 시스템 및 그 제조 방법 |
KR102503921B1 (ko) * | 2020-03-27 | 2023-02-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 마이크로-전기 기계 시스템 및 그 제조 방법 |
US11851321B2 (en) | 2021-03-01 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical system and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6446934B2 (ja) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP5865881B2 (ja) | 半導体装置及びその製造方法 | |
TWI587470B (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
TW200403828A (en) | Semiconductor device and method of manufacturing the same | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP2009021433A (ja) | 配線基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2016039195A (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP6809511B2 (ja) | 貫通電極基板および半導体装置 | |
JP6341245B2 (ja) | 貫通電極基板の製造方法、貫通電極基板および半導体装置 | |
TW201222748A (en) | Chip package and fabrication method thereof | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2016046347A (ja) | 貫通電極基板の製造方法、粘着シートおよび電解めっき方法 | |
JP2017041558A (ja) | 貫通電極基板及びその製造方法 | |
JP6455022B2 (ja) | プローブカード及びそれを用いた半導体装置の製造方法 | |
JP6658846B2 (ja) | 貫通電極基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20181022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6446934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |