JP2017098402A - 貫通電極基板及びその製造方法 - Google Patents
貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP2017098402A JP2017098402A JP2015228831A JP2015228831A JP2017098402A JP 2017098402 A JP2017098402 A JP 2017098402A JP 2015228831 A JP2015228831 A JP 2015228831A JP 2015228831 A JP2015228831 A JP 2015228831A JP 2017098402 A JP2017098402 A JP 2017098402A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- electrode
- plating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】穴径が60μm程度以上の貫通孔を含む場合であっても、歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供する。【解決手段】本発明の一実施形態に係る貫通電極基板の製造方法は、基板に貫通孔を形成し、基板の第1面にシード層を形成し、基板を第1めっき液に浸漬し、シード層に電流を供給する第1めっき処理により、貫通孔が閉塞されるまで第1面側から第1めっき層を成長させ、基板を第2めっき液に浸漬し、第1めっき層に電流を供給する第2めっき処理により、第1面を含む平面と第1めっき層とに囲まれた空間が充填されるまで、第1めっき層上に第2めっき層を成長させ、第1面側を、基板の第1面が露出するまで研磨することを含む。【選択図】図2
Description
本発明は貫通電極基板及びその製造方法に関する。
近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。
特にめっき処理により貫通電極を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式にて導電材を充填する技術が知られている(特許文献1、2)。
特に穴径が50μm程度以上の貫通孔への充填めっきの場合、充填した導電体の表面に窪みが発生し、CMPによる研磨後も表面に窪みが残る。後工程の配線形成工程において、この窪みに絶縁膜が入り込むことでパターニング不良となり、電気的な導通不良が発生する要因となる。
本発明は、上記実情に鑑み、穴径が60μm程度以上の貫通孔を含む場合であっても、歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供することを目的とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、基板に貫通孔を形成し、前記基板の第1面にシード層を形成し、前記基板を第1めっき液に浸漬し、前記シード層に電流を供給する第1めっき処理により、前記貫通孔が閉塞されるまで前記第1面側から第1めっき層を成長させ、前記基板を第2めっき液に浸漬し、前記第1めっき層に電流を供給する第2めっき処理により、前記第1面を含む平面と前記第1めっき層とに囲まれた空間が充填されるまで、前記第1めっき層上に第2めっき層を成長させ、前記第1面側を、前記基板の前記第1面が露出するまで研磨することを含む。
このような製造方法によって、貫通孔の穴径が60μm程度より大きくても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
第2めっき液は、第1めっき液よりも硫酸の濃度が低くてもよい。
このような製造方法によって、貫通孔の穴径が60μm程度より大きくても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
貫通孔が閉塞された後、第1面側の第2導電層の成長を防ぐために、第1面を第2めっき液に対して遮蔽してもよい。
このような製造方法によって、貫通電極基板の表面での第2導電層の成長を最小限に抑えることができる。これによって、CMP工程によって除去されるべき導電層の研磨量を最低限に抑えることができる。従って、処理時間が短縮し、低コストで貫通電極基板を製造することができる。
貫通孔は、平面形状が、60μmの直径を有する円を内包することが可能であってもよい。
このような製造方法によって、多様な形状又はサイズの貫通孔において、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
基板は、ガラス基板であってもよい。
このような製造方法によって、穴径が60μm程度以上必要となるガラス基板であっても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
本発明の一実施形態に係る貫通電極基板は、貫通孔を有する基板と、貫通孔の一部を充填し、貫通孔の一方の開口縁側に凹部を有する第1導電層と、凹部を充填する第2導電層とを備える。
このような構成を有することによって、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
貫通孔は、平面形状が、60μmの直径を有する円を内包することが可能であってもよい。
このような構成を有することによって、多様な形状又はサイズの貫通孔において、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
基板は、ガラス基板であってもよい。
このような構成を有することによって、穴径が60μm程度以上必要となるガラス基板であっても、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供することができる。
以下、本発明の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
<第1実施形態>
図面を用いて、本実施形態に係る貫通電極基板100の構成及び製造方法について詳細に説明する。
図面を用いて、本実施形態に係る貫通電極基板100の構成及び製造方法について詳細に説明する。
[貫通電極基板の構成]
図1乃至図3を用いて、本実施形態に係る貫通電極基板100の構成について詳細に説明する。図1は、本実施形態に係る貫通電極基板100の概要を示す平面図である。また、図2は、本実施形態に係る貫通電極基板100のA−A´断面図である。図3は、本実施形態に係る貫通電極基板100の配線層形成前の断面図、上面図及び下面図である。
図1乃至図3を用いて、本実施形態に係る貫通電極基板100の構成について詳細に説明する。図1は、本実施形態に係る貫通電極基板100の概要を示す平面図である。また、図2は、本実施形態に係る貫通電極基板100のA−A´断面図である。図3は、本実施形態に係る貫通電極基板100の配線層形成前の断面図、上面図及び下面図である。
本実施形態に係る貫通電極基板は、基板102、貫通電極110、配線層130とを有する。貫通電極110は、第1導電層110a及び第2導電層110bを有する。
基板102は、第1面104及び第1面104とは反対側の第2面106を有している。更に、基板102の内部に配置され、第1面104及び第2面106を接続する貫通孔108を有している。
貫通孔108の穴径としては特に制限は無いが、60μm以上であってもよい。また、貫通孔108の平面形状は円に限らず、後述するように多様な形状であってよい。
尚、本実施形態に係る貫通電極基板100の貫通孔108は円柱をくり抜いた形状を有するが、後述するように、このような形状に限られない。つまり、貫通孔108の開口縁の形状は円形に限られない。また、柱状に限られず、深さ方向によって、基板面方向に切った断面形状が異なっても構わない。
基板102としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
基板102の厚さは特に制限はないが、例えば、100μm以上800μm以下の厚さの基板102を使用することが好ましい。より好ましくは、200μm以上500μm以下の厚さであるとよい。基板102の厚さが薄くなると、基板102のたわみが大きくなる。その影響で、製造工程におけるハンドリングが困難になるとともに、基板102上に形成する薄膜等の内部応力により基板102が反ってしまう。また、基板102の厚さが厚くなると貫通孔108の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
第1導電層110aは、貫通孔108の一部を充填し、貫通孔108の一方の開口縁側に凹部を有している。更に、第1導電層110aは、貫通孔108を閉塞している。本実施形態においては、図2及び図3に示すように、基板102の第1面104側の貫通孔108の開口縁側に凹部を有している。更に、第1導電層110aは、基板102の第1面104側の貫通孔108の開口縁近傍で、貫通孔108を閉塞している。図3(b)は、配線層130形成前の貫通電極基板100を、第1面104側から見た平面図である。平面視において、貫通孔108の内部に第2導電層110bが配置され、その周りを囲み、貫通孔108の縁部に接して第1導電層110aが充填されている。
第2導電層110bは、少なくとも第1導電層110aが有する凹部を充填している。また、本実施形態においては、貫通孔108を閉塞する第1導電層110aに対し第2面106側の貫通孔108も充填している。図3(c)は、配線層130形成前の貫通電極基板100を、第2面106側から見た平面図である。平面視において、貫通孔108の内部に第2導電層110bが配置されている。
第1導電層110a及び第2導電層110bとしては、いずれも、例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。第1導電層110a及び第2導電層110bは同一の材料であってもよく、異なる材料であってもよい。両者が同一の材料である場合、両者の結晶粒径が異なっていてもよい。
配線層130は、基板102の第1面104及び第2面106に配置され、貫通電極110を介して両表面の配線層130が電気的に接続されている。
以上のような構成を有することによって、貫通孔108に充填された貫通電極110の表面が平坦になる。これによって、貫通電極110と配線層130との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板100を提供することができる。
特に、基板102がガラス基板である場合、シリコン基板に比べて大きな穴径の貫通孔108を形成する必要がある。具体的には、穴径が60μm程度の貫通孔108を形成する必要がある。後述するように、そのような比較的大きな穴径を有する貫通孔108内に、貫通電極110を完全に充填することは困難である。
本実施形態によれば、このような構成を有することによって、穴径が60μm程度以上必要となるガラス基板であっても、貫通孔108に充填された貫通電極100の表面が平坦になる。これによって、貫通電極100と配線層130との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板100を提供することができる。
[貫通電極基板の製造方法]
図4乃至図7を用いて、本実施形態に係る貫通電極基板100の製造方法について詳細に説明する。図4乃至図7は、本実施形態に係る貫通電極基板100の製造方法について説明するための断面図である。
図4乃至図7を用いて、本実施形態に係る貫通電極基板100の製造方法について詳細に説明する。図4乃至図7は、本実施形態に係る貫通電極基板100の製造方法について説明するための断面図である。
先ず、基板102を準備する。基板102としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
基板102の厚さは特に制限はないが、例えば、100μm以上800μm以下の厚さの基板102を使用することが好ましい。より好ましくは、200μm以上500μm以下の厚さであるとよい。基板102の厚さが薄くなると、基板102のたわみが大きくなる。その影響で、製造工程におけるハンドリングが困難になるとともに、基板102上に形成する薄膜等の内部応力により基板102が反ってしまう。また、基板102の厚さが厚くなると貫通孔108の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
次いで、基板102に貫通孔108を形成する(図4(a))。貫通孔108の穴径としては特に制限は無いが、60μm以上であってもよい。また、貫通孔108の平面形状は円に限らず、後述するように多様な形状であってよい。
貫通孔108の形成は、基板102の第1面104又は第2面106にマスクを形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等を用いて形成することができる。
次いで、基板102の第1面104側に、シード層112を形成する(図4(b))。シード層112は、例えばスパッタリング法を用いて形成される。シード層112は、貫通孔108の第1面104側の開口縁付近に所謂蓋めっきを形成するために設けられるため、基板102の第1面104に堆積され、貫通孔108の側壁には可能な限り付着しないことが好ましい。そのため、指向性の高いロングスロースパッタリング法を用いることが好ましい。本実施形態において、シード層112の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
シード層112の材料としては、下地の基板102と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、シード層112上に堆積されるめっき層が銅(Cu)を含む場合、シード層112は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。更に、これらを積層してもよい。ここで、シード層112の厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲で適宜選択することができる。
次いで、電解めっき処理により、貫通孔108内に貫通電極110を充填する。本実施形態においては、電解めっき処理は、第1段階及び第2段階の2段階に分けて行う。
先ず、第1段階の電解めっき処理として、基板102を第1めっき液114に浸漬し、シード層112に電流を供給する電解めっき処理により、第1導電層110aを成長させる(図5(a))。第1段階の電解めっき処理は、貫通孔108が閉塞されるまでシード層112の周りに第1導電層110aを成長させる(図5(b))。つまり、第1導電層110aが第1面104側に蓋めっきを形成するまで成長させる。
第1導電層110aの材料としては、シード層112との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。本実施形態においては、第1導電層110aとしてCuを用いる。
ここまでの工程において、第1導電層110aは、第1面104側に凹部を有する形状に仕上がりやすい。特に、貫通孔108の穴径が大きいほど、当該凹部が深くなる。特に、穴径が60μm程度以上になると、図5(b)に破線で示したように、当該凹部の底部が基板102の両平面の間に位置するように仕上がりやすい。
第1段階のめっき処理によって第1導電層110aを更に成長させても、充填めっきを想定した第1めっき液114を用いる場合、その埋め込み特性から、凹部が第1導電層110aによって充填されることが困難になる。
このような凹部が残った状態でCMP(化学気的機械的研磨)処理等によって第1面104を露出させると、第1導電層110aの凹部は残ったままであるため、平坦にはならない。後の配線形成の工程において、凹部に例えば絶縁層等が入り込むと、導通不良が生じることが懸念される。
そこで、本実施形態においては、第2段階のめっき処理として、基板102を第1めっき液114よりも埋め込み性の高い第2めっき液116に浸漬し(図6(a))、第1導電層110aに電流を供給する第2めっき処理により、貫通孔108を閉塞する第1導電層110aの凹部を埋め込むように第2導電層110bを成長させる。第2段階のめっき処理によって、凹部が第2導電層110bによって充填される(図6(b))。更に第2導電層を成長させ、貫通孔108を充填する貫通電極110を形成する。第2導電層110bの材料としては、第1導電層110aと同様の材料であってもよく、異なる材料であってもよい。本実施形態では、第1導電層110aと同様に、第2導電層110bとしてCuを用いる。
ここで、埋め込み性の高いめっき液とは、基板の表面のめっき析出を抑え、窪み部分のめっき析出を促進する傾向がより強いめっき液を指す。
本実施形態において使用することができる第1めっき液114及び第2めっき液116の例として、表1にそれらの主な成分及び濃度をまとめた。
第1めっき液114及び第2めっき液116は、いずれも硫酸、硫酸銅及び塩素を含む。更に、添加剤として、サプレッサー及びアクセレレーターを含んでもよい。第1めっき液114と第2めっき液116との本質的な違いは硫酸の濃度である。めっき液の硫酸濃度が高いほど、均一性が高く、埋め込み性が低い。一方、めっき液の硫酸濃度が低いほど、均一性が低く、埋め込み性が高い。第1めっき液114よりも埋め込み性の高いめっき液とは、第1めっき液114よりも硫酸の濃度が低いめっき液である。また、第2めっき液116では、添加剤の種類の変更と濃度の調整をすることによって、基板102の表面のめっき析出を抑え、窪み部分のめっき析出を促進するめっき液としている。
ここで、貫通孔108の少なくとも一部が閉塞された後、第1面104側の第2導電層110bの成長を防ぐために、第1面104を第2めっき液116に対して遮蔽してもよい(図7(a))。
このような製造方法によって、貫通電極基板100の表面での第2導電層110bの成長を最小限に抑えることができる。これによって、後のCMP(化学的機械的研磨)処理等によって除去されるべき導電層の研磨量を最低限に抑えることができる。従って、処理時間が短縮し、低コストで貫通電極基板100を製造することができる。
以上の工程の後、基板102の第1面104側を、基板102の第1面104が露出するまで研磨する(図7(b))。本実施形態においては、基板102の第1面104に付着したシード層112、第1導電層110a及び第2導電層110bをCMP処理等によって除去する。
この段階において、第1面104側及び第2面106側の貫通電極110の露出した表面は平坦に仕上がる。第1面104側の貫通電極110の表面に関しては、第1導電層110a及び第2導電層110bが露出される。第2面106側の貫通電極110の表面に関しては、第2導電層110bが露出される。
以上、本実施形態に係る貫通電極基板100の製造方法について説明した。従来の貫通電極110を形成する工程においては、本実施形態における第2段階のめっき処理が施されない。このような製造工程では、貫通孔108の穴径が60μm程度以上になると、開口縁付近の凹部が充填されず、当該凹部の底部が基板の両表面の間に位置したまま残存してしまう。この状態でCMP処理等によって研磨されると。貫通電極の表面に当該凹部が残存したまま仕上がる。つまり、当該凹部のために貫通電極は、貫通孔を完全に充填することができない。この状態で後の工程に進むと、例えば配線層130の形成工程において、当該凹部に絶縁層が入り込むなどして導通不良が生じることが懸念される。
以上、本実施形態に係る貫通電極基板100の製造方法について説明した。本実施形態に係る貫通電極基板100の製造方法によれば、穴径が60μm程度以上必要となるガラス基板であっても、貫通孔108に充填した貫通電極110の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板100を提供することができる。
<変形例>
図面を用いて、本実施形態の変形例に係る貫通電極基板100の構成について説明する。図8は、本変形例に係る貫通電極基板100において、製造することが可能な貫通電極110の平面形状の幾つかの例を示した図である。本発明によれば、貫通孔108の平面形状は円形に限られず、108b乃至108eに例示したような多様な形状においてが貫通電極110を充填することが可能である。ただし、これらの例示した形状は一例であって、これらに限られるものではない。
図面を用いて、本実施形態の変形例に係る貫通電極基板100の構成について説明する。図8は、本変形例に係る貫通電極基板100において、製造することが可能な貫通電極110の平面形状の幾つかの例を示した図である。本発明によれば、貫通孔108の平面形状は円形に限られず、108b乃至108eに例示したような多様な形状においてが貫通電極110を充填することが可能である。ただし、これらの例示した形状は一例であって、これらに限られるものではない。
例示した各々の貫通孔108a乃至108eの平面形状な内部に、直径が60μmの円を点線で示した。つまり、貫通孔108a乃至108eは、その平面形状が、60μmの直径を有する円を内包することが可能であってもよい。
このような構成を有することによって、多様な形状又はサイズの貫通孔において、貫通孔に充填された貫通電極110の表面が平坦になる。これによって、貫通電極110と配線層130との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板100を提供することができる。
<第2実施形態>
本実施形態においては、第1実施形態における貫通電極基板100を用いて製造される半導体装置について説明する。
本実施形態においては、第1実施形態における貫通電極基板100を用いて製造される半導体装置について説明する。
図9は、本実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、第一配線、第二配線等で形成された接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図10は、本実施形態に係る半導体装置の別の例を示す図である。図11に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。
図11は、本実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図9、図10)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図11に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図11の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気デバイスに搭載される。
以上、本発明の好ましい実施形態による貫通電極基板100及びそれらを有する電子デバイスについて説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
貫通電極基板:100、200、300
基板:102
第1面:104
第2面:106
貫通孔:108
貫通電極:110
シード層:112
第1めっき液:114
第2めっき液:116
配線層:130
半導体装置:1000
貫通電極基板:1300、1310、1320、1330、1340、1350、1360
LSI基板:1400
半導体チップ:1410、1420
バンプ:1640、1650
基板:102
第1面:104
第2面:106
貫通孔:108
貫通電極:110
シード層:112
第1めっき液:114
第2めっき液:116
配線層:130
半導体装置:1000
貫通電極基板:1300、1310、1320、1330、1340、1350、1360
LSI基板:1400
半導体チップ:1410、1420
バンプ:1640、1650
Claims (8)
- 基板に貫通孔を形成し、
前記基板の第1面にシード層を形成し、
前記基板を第1めっき液に浸漬し、前記シード層に電流を供給する第1めっき処理により、前記貫通孔内の少なくとも一部が閉塞されるまで前記シード層の周りに第1めっき層を成長させ、
前記基板を前記第1めっき液よりも埋め込み性の高い第2めっき液に浸漬し、前記第1めっき層に電流を供給する第2めっき処理により、前記貫通孔を閉塞する前記第1めっき層の凹部を埋め込むように第2めっき層を成長させ、
前記第1面側を、前記基板の前記第1面が露出するまで研磨することを含む貫通電極基板の製造方法。 - 前記第2めっき液は、前記第1めっき液よりも硫酸の濃度が低いことを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 前記貫通孔の少なくとも一部が閉塞された後、前記第1面側の第2めっき層の成長を防ぐために、前記第1面を前記第2めっき液に対して遮蔽することを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 前記貫通孔は、平面形状が、60μmの直径を有する円を内包することが可能であることを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 前記基板は、ガラス基板であることを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 貫通孔を有する基板と、
前記貫通孔の一部を充填し、前記貫通孔の一方の開口縁側に凹部を有する第1導電層と、
前記凹部を充填する第2導電層とを備えた貫通電極基板。 - 前記貫通孔は、平面形状が、60μmの直径を有する円を内包することが可能であることを特徴とする請求項6に記載の貫通電極基板。
- 前記基板は、ガラス基板であることを特徴とする請求項6に記載の貫通電極基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015228831A JP2017098402A (ja) | 2015-11-24 | 2015-11-24 | 貫通電極基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015228831A JP2017098402A (ja) | 2015-11-24 | 2015-11-24 | 貫通電極基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017098402A true JP2017098402A (ja) | 2017-06-01 |
Family
ID=58817221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015228831A Pending JP2017098402A (ja) | 2015-11-24 | 2015-11-24 | 貫通電極基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017098402A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092137A (ja) * | 2018-12-04 | 2020-06-11 | 新日本無線株式会社 | 電子部品および電子部品の接合構造 |
WO2020213624A1 (ja) * | 2019-04-15 | 2020-10-22 | 大日本印刷株式会社 | 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 |
WO2023085366A1 (ja) * | 2021-11-10 | 2023-05-19 | 大日本印刷株式会社 | 貫通電極基板、実装基板及び貫通電極基板の製造方法 |
-
2015
- 2015-11-24 JP JP2015228831A patent/JP2017098402A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092137A (ja) * | 2018-12-04 | 2020-06-11 | 新日本無線株式会社 | 電子部品および電子部品の接合構造 |
JP7243015B2 (ja) | 2018-12-04 | 2023-03-22 | 日清紡マイクロデバイス株式会社 | 電子部品および電子部品の接合構造 |
WO2020213624A1 (ja) * | 2019-04-15 | 2020-10-22 | 大日本印刷株式会社 | 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法 |
KR20210151907A (ko) * | 2019-04-15 | 2021-12-14 | 다이니폰 인사츠 가부시키가이샤 | 관통 전극 기판, 전자 유닛, 관통 전극 기판의 제조 방법 및 전자 유닛의 제조 방법 |
KR102615059B1 (ko) * | 2019-04-15 | 2023-12-19 | 다이니폰 인사츠 가부시키가이샤 | 관통 전극 기판, 전자 유닛, 관통 전극 기판의 제조 방법 및 전자 유닛의 제조 방법 |
WO2023085366A1 (ja) * | 2021-11-10 | 2023-05-19 | 大日本印刷株式会社 | 貫通電極基板、実装基板及び貫通電極基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
WO2010044315A1 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
US10950533B2 (en) | Through electrode substrate and semiconductor device | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP4735767B2 (ja) | 貫通電極基板及び半導体装置 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2018160697A (ja) | 貫通電極基板 | |
JP6458429B2 (ja) | 導電材充填貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP2017041558A (ja) | 貫通電極基板及びその製造方法 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2018174343A (ja) | 貫通電極基板および半導体装置 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP6658846B2 (ja) | 貫通電極基板 | |
JP2010098140A (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |