JP2017041558A - 貫通電極基板及びその製造方法 - Google Patents
貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP2017041558A JP2017041558A JP2015163028A JP2015163028A JP2017041558A JP 2017041558 A JP2017041558 A JP 2017041558A JP 2015163028 A JP2015163028 A JP 2015163028A JP 2015163028 A JP2015163028 A JP 2015163028A JP 2017041558 A JP2017041558 A JP 2017041558A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- electrodes
- electrode
- electrode substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】設計の自由度が高い良好な貫通電極基板と、それを安定して製造することができる製造方法を提供する。【解決手段】本発明の一実施形態に係る貫通電極基板の製造方法は、第1面から第1面とは反対の第2面を貫通する貫通孔と、第2面に配置された非貫通孔とを有する基板を形成し、基板の第1面側に第1シード層を形成し、第1シード層に電流を供給する電解めっき処理により、貫通孔の第1面側から所定の深さまでめっき層を成長させ、基板の第2面側に第2シード層を形成し、第2シード層に電流を供給する電解めっき処理により、貫通孔及び非貫通孔を充填する前記めっき層を成長させ、第2面を研磨することによって、第2面に付着した第2シード層及びめっき層を除去することを含む。【選択図】図1
Description
本発明は貫通電極基板及びその製造方法に関する。
近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。
特にめっき処理により貫通電極を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式にて導電材を充填する技術が知られている(特許文献1、2)。
従来の貫通電極基板においては、基板上に素子が存在する場合、或は基板上に素子を作成する場合、素子の特定部分のみにしか貫通電極を配置できないという設計上の制限がある。この場合、貫通孔が基板の面内で非均一に配置されているため、基板の表面をCMP法によって平坦に研磨することが困難であった。つまり、貫通電極の表面に凹部が生じたり、貫通電極が配置されない領域に金属残渣が生じたりするなど、安定な貫通孔を提供することが困難であった。更に、この貫通電極に接続される配線も、貫通電極の表面に凹部が存在すると安定的に接続できないという問題があった。
本発明は、上記実情に鑑み、設計の自由度が高い良好な貫通電極基板と、それを安定して製造することができる製造方法を提供することを目的とする。
本発明の一実施形態に係る貫通電極基板は、第1面側に素子形成領域及び配線領域を有し、配線領域に複数の貫通孔を有し、第1面とは反対の第2面の素子形成領域に対向する領域に複数の非貫通孔を有する基板と、基板の第2面側に配置された配線層と、複数の貫通孔に配置され、配線領域及び第2面に配置された配線層を接続する複数の貫通電極と、複数の非貫通孔に配置され、各々が電気的に独立した複数の非貫通電極とを備える。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面を研磨する際、均一に圧力が加わる。これによって、貫通電極表面に凹部が発生せず、基板表面に金属膜の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板を提供することができる。
複数の貫通電極及び複数の非貫通電極は、単位面積あたりに配置される数が等しい。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面をCMP法で平坦化する際に第2面に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板を提供することができる。
複数の貫通電極及び複数の非貫通電極は、それぞれ複数の貫通孔及び複数の非貫通孔に充填されて配置される。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面をCMP法で平坦化する際に第2面に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板を提供することができる。
複数の貫通電極の各々は、貫通孔の側壁の一部に形成されたシード層及び貫通電極を充填するめっき層を有し、複数の非貫通電極の各々は、非貫通孔の側壁及び底部に形成されたシード層及び非貫通電極を充填する前記めっき層を有する。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面をCMP法で平坦化する際に第2面に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板を提供することができる。
複数の貫通孔の各々及び複数の非貫通電極の各々は、容積が等しい。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面をCMP法で平坦化する際に第2面に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板を提供することができる。
本発明の一実施形態に係る電子デバイスは、上記のいずれか一に記載の貫通電極基板を有する。
このような構成を有することによって、均一で安定した良好な貫通電極基板を有し、信頼性の向上した電子デバイスを提供することができる。
本発明の一実施形態に係る貫通電極基板の製造方法は、第1面から第1面とは反対の第2面を貫通する貫通孔と、第2面に配置された非貫通孔とを有する基板を形成し、基板の第1面側に第1シード層を形成し、第1シード層に電流を供給する電解めっき処理により、貫通孔の第1面側から所定の深さまでめっき層を成長させ、基板の第2面側に第2シード層を形成し、第2シード層に電流を供給する電解めっき処理により、貫通孔及び非貫通孔を充填する前記めっき層を成長させ、第2面を研磨することによって、第2面に付着した第2シード層及びめっき層を除去することを含む。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面を研磨する際、均一に圧力が加わる。これによって、貫通電極表面に凹部が発生せず、基板表面に金属膜の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板を提供することができる。
第1面から第2面を貫通する貫通孔と、第2面に配置された非貫通孔とを有する基板を形成することは、基板の前記第1面上にハードマスクを形成し、フォトリソグラフィ法によって、貫通孔形成領域及び非貫通孔形成領域のハードマスクを除去し、第1面上に、ハードマスクを覆うフォトレジストを形成し、フォトレジストをパターニングして貫通孔形成領域を露出させ、露出された貫通孔形成領域をエッチングし、フォトレジストを除去して貫通孔形成領域及び非貫通孔形成領域を露出させ、露出された前記貫通孔形成領域及び非貫通孔形成領域をエッチングして貫通孔及び非貫通孔を形成することを含む。
このような構成を有することによって、前記貫通孔及び前記非貫通孔を同一のプロセスで形成することができる。これによって、製造工程が簡略化され、製造コストを低減さることができる。
複数の貫通電極及び複数の非貫通電極は、単位面積あたりに配置される数が等しい。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した後に第2面を研磨する際に加わる圧力が更に均一になる。これによって、更に均一で安定した良好な貫通電極基板を提供することができる。
複数の貫通孔の各々及び複数の非貫通電極の各々は、容積が等しい。
このような構成を有することによって、貫通孔及び非貫通孔に金属を充填した直後において、第2面側に生じる凹凸の均一性が高くなる。これによって、第2面を研磨した後の均一性が増し、更に均一で安定した良好な貫通電極基板を提供することができる。
本発明によると、設計の自由度が高い良好な貫通電極基板と、それを安定して製造することができる製造方法を提供することができる。
以下、本発明の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
<第1実施形態>
図1乃至図7を用いて、本実施形態に係る貫通電極基板100の構成及び製造方法について詳細に説明する。
図1乃至図7を用いて、本実施形態に係る貫通電極基板100の構成及び製造方法について詳細に説明する。
[構成]
図1を用いて、本実施形態に係る貫通電極基板100の構成について詳細に説明する。図1(a)は、本実施形態に係る貫通電極基板100の平面図である。また、図1(b)は、本実施形態に係る貫通電極基板100のA−A´断面図である。
図1を用いて、本実施形態に係る貫通電極基板100の構成について詳細に説明する。図1(a)は、本実施形態に係る貫通電極基板100の平面図である。また、図1(b)は、本実施形態に係る貫通電極基板100のA−A´断面図である。
本実施形態に係る貫通電極基板100は、少なくとも、基板102と、配線112と、複数の貫通電極118と、複数の非貫通電極120とを備えている。
基板102は、第1面104側に素子形成領域108及び配線領域110を有している。素子形成領域108には、例えば、DRAM、イメージセンサ等の半導体素子が配置される。配線領域110に複数の貫通孔を有し、第1面104とは反対の第2面106の素子形成領域108に対向する領域に複数の非貫通孔を有している。本実施形態においては、基板102の周辺に沿って配線領域110が環状に配置され、配線領域110を除く領域に、素子形成領域108が配置されている。
基板102としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
基板102の厚さは特に制限はないが、例えば、100μm以上800μm以下の厚さの基板102を使用することが好ましい。より好ましくは、200μm以上500μm以下の厚さであるとよい。基板102の厚さが薄くなると、基板102のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板102上に形成する薄膜等の内部応力により基板102が反ってしまう。また、基板102の厚さが厚くなると貫通孔の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
配線112は、基板102の第2面106側に配置されている。
複数の貫通電極118は、複数の貫通孔114の各々に配置され、配線領域110及び第2面106に配置された配線層122を接続する。
複数の非貫通電極120は、複数の非貫通孔116に配置され、各々が電気的に独立している。ここで、複数の非貫通電極120は、非貫通電極120の面積密度が貫通電極118の面積密度とほぼ等しくなるように配置されている。
以上のような構成を有することによって、後述する製造工程において、貫通孔114及び非貫通孔116に金属を充填した後に基板102の第2面106を研磨する際、第2面106に均一に圧力が加わる。これによって、貫通電極118の第2面106側表面が平坦に研磨され、第2面106側表面に金属膜の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板100を提供することができる。
従来、貫通電極基板においては、基板上に素子が存在する場合、或は基板上に素子を作製する場合、基板の特定部分のみにしか貫通電極を配置できないという設計上の制限がある。例えば、素子が生成される領域には、貫通電極を配置することができない。この場合、貫通孔が基板の面内で非均一に配置されることに起因し、基板の表面をCMP法によって平坦に研磨することが困難であった。つまり、CMP処理の際に基板の表面に均一に圧力が加わらず、貫通電極の表面に凹部が生じたり、貫通電極が配置されない領域に金属残渣が生じたりするなど、安定な貫通電極を提供することが困難であった。更に、この貫通電極に接続される配線も、貫通電極の表面に凹部が存在すると安定的に接続できないという問題があった。
本実施形態に係る貫通電極基板100においては、複数の貫通電極118及び複数の非貫通電極120が基板102の面内に均一に配置されるため、貫通孔114及び非貫通孔116に金属を充填した後に基板102の第2面106を研磨する際、第2面106に均一に圧力が加わる。これによって、貫通電極118の第2面106側表面が平坦に研磨され、第2面106側表面に金属膜の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板100を提供することができる。
複数の貫通電極118及び複数の非貫通電極120は、単位面積あたりに配置される数が等しいことが好ましい。好ましくは、基板102の表面において、隣接する2つの貫通電極118間、隣接する2つの非貫通電極120間、及び隣接する貫通電極118及び非貫通電極120間の距離は、200μm程度の間隔で配置されることが好ましい。
尚、本実施形態においては、非貫通電極120は全て素子形成領域108に対向する領域に配置される態様を示したが、これに限られない。つまり、配線領域110に非貫通孔120が配置されてもよい。これによって、隣接する2つの非貫通電極120間、及び隣接する貫通電極118及び非貫通電極120間の距離が上述した好ましい距離となるように自由に調整することができる。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106をCMP法で平坦化する際に第2面106に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板100を提供することができる。
複数の貫通電極118及び複数の非貫通電極120は、それぞれ複数の貫通孔114及び複数の非貫通孔116に充填されて配置される。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106をCMP法で平坦化する際に第2面106に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板100を提供することができる。
本実施形態及び後述する実施形態においては、貫通電極118及び非貫通電極120は少なくとも2層の導電層を有する。つまり、図2に示すように、複数の貫通電極118の各々は、貫通孔114の側壁の一部に形成された第1導電層118a及び貫通電極118を充填する第2導電層118bを有し、複数の非貫通電極120の各々は、非貫通孔116の側壁及び底部に形成された第1導電層120a及び非貫通孔116を充填する第2導電層120bを有する。後述するが、本実施形態による貫通電極118は電解めっき法により形成される。第1導電層118a及び120aはシード層の名残であり、第2導電層118b及び120bは、基板102の第2面106側から基板102の厚さ方向に成長しためっき層である。
第1導電層118a及び120aの材料としては、下地の基板102と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、第1導電層118a及び120a上に堆積される第2導電層118b及び120bが銅(Cu)を含む場合、第1導電層118a及び120aは、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。更に、これらを積層してもよい。ここで、第1導電層118a及び120aの厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲が望ましい。
第2導電層118b及び120bとしては、第1導電層118a及び120aとの密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106をCMP法で平坦化する際に第2面106に伝わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板100を提供することができる。
複数の貫通孔114の各々及び前記複数の非貫通孔116の各々は、容積が等しいことが好ましい。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106をCMP法で平坦化する際に第2面106に伝わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板100を提供することができる。
[製造方法]
図3乃至図7を用いて、本実施形態に係る貫通電極基板100の製造方法について詳細に説明する。図3乃至図7は、本実施形態に係る貫通電極基板100の製造方法を説明する断面図である。
図3乃至図7を用いて、本実施形態に係る貫通電極基板100の製造方法について詳細に説明する。図3乃至図7は、本実施形態に係る貫通電極基板100の製造方法を説明する断面図である。
先ず、第1面104から第1面104とは反対の第2面106を貫通する貫通孔114と、第2面106に配置された非貫通孔116とを有する基板102を形成する。
第1面104から第2面106を貫通する貫通孔114と、第2面106に配置された非貫通孔116とを有する基板102を形成するために、先ず、基板102の第1面104上にハードマスク124を形成する(図3(a))。ハードマスク124としては、例えば、酸化珪素(SiO2)、窒化珪素(SiN)、金属等の膜を用いることができる。
次いで、フォトリソグラフィ法によって、貫通孔形成領域及び非貫通孔形成領域のハードマスク124を除去する(図3(b))。
次いで、第1面104上に、ハードマスク124を覆うフォトレジスト126を形成し、フォトレジスト126をパターニングして貫通孔形成領域を露出させる(図3(c))。ここで、非貫通孔形成領域は露出させず、フォトレジスト126に覆われて保護される。
次いで、露出された貫通孔形成領域をエッチングする。ここで、貫通孔形成領域のエッチング処理は、基板102を貫通するまで行わず、この段階では非貫通孔の状態でエッチング処理を終了する(図4(a))。
貫通孔形成領域のエッチングには、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等を用いることができる。
次いで、フォトレジスト126を完全に除去して貫通孔形成領域及び非貫通孔形成領域の両方を露出させ、露出された貫通孔形成領域及び非貫通孔形成領域をエッチングして貫通孔114及び非貫通孔116を形成する(図4(b))。ここでのエッチング工程の直前において、貫通孔形成領域には、既に非貫通孔116が形成されており、非貫通形成領域はエッチングが施されていない。よって、ここでのエッチング工程を進めると、貫通孔形成領域が先に貫通する。次いで、ハードマスク124を除去する(図4(c))。
このような製造工程によって、貫通孔114及び非貫通孔116を同一のプロセスで形成することができる。これによって、製造工程が簡略化され、製造コストを低減さることができる。
次いで、複数の貫通孔114に貫通電極118を形成し、複数の非貫通孔116に非貫通電極120を形成する。本実施形態においては、貫通電極118及び非貫通電極120は、電解めっき処理を用いて形成する。先ず、基板102の第1面104側に第1シード層128を形成する(図5(a))。
第1シード層128は、貫通孔114の第1面104側の開口縁付近に蓋めっきを形成するために設けられるため、基板102の第1面104上に堆積され、貫通孔114の側壁には可能な限り付着しないことが好ましい。そのため、指向性の高いロングスロースパッタリング法を用いることが好ましい。本実施形態において、第1シード層128の形成方法についてはスパッタリング法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
第1シード層128の材料としては、下地の基板102と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、第1シード層128上に堆積されるめっき層130が銅(Cu)を含む場合、第1シード層128は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。更に、これらを積層してもよい。ここで、第1シード層128の厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲で適宜選択することができる。
次いで、第1シード層128に電流を供給する電解めっき処理により、貫通孔114の第1面104側から所定の深さまでめっき層130を成長させる。
この電解めっき工程では、第1シード層128上に導電材料が析出するとともに、電界密度の高い開口部に集中的に導電材が析出して、第2面106側の開口部が閉塞される(図5(b))。つまり、第2面106側の開口部に蓋めっきが形成される。
めっき層130としては、第1シード層128との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。
次いで、基板102の第2面106側に第2シード層129を形成する(図5(c))。第2シード層129を形成する方法は、前述の第1シード層128を形成する方法と同様であるが、非貫通孔116の底部に堆積させる必要がある。
次いで、第1シード層128及び第2シード層129に電流を供給する電解めっき処理により、貫通孔114及び非貫通孔116を充填するめっき層130を成長させる(図6(a)及び図6(b))。
ここでは、貫通孔114の第2面106側に形成された蓋めっきから基板102の厚さ方向に導電材が析出、成長し、貫通孔114内が導電材で充填される(図6(c))。このように、本発明では、第1シード層128に電流を供給して、貫通孔114内に一方向からめっき層130を析出、成長させて充填するので、ボイドを生じることなく緻密な導電材を貫通孔114内に形成することができる。
次いで、第2面106を研磨することによって、第2面106に付着した第2シード層129及びめっき層130を除去する(図7)。第2面106の研磨には、CMP(化学的機械的研磨)処理等を用いることができる。
このような製造工程によって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106を研磨する際、第2面106に均一に圧力が加わる。これによって、貫通電極118の表面に凹部が発生せず、基板102の表面に導電層の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板100を提供することができる。
ここで、複数の貫通電極118及び複数の非貫通電極120は、単位面積あたりに配置される数が等しいことが好ましい。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した後に第2面106を研磨する際に加わる圧力の均一性が増す。これによって、更に均一で安定した良好な貫通電極基板100を提供することができる。
複数の貫通孔114の各々及び複数の非貫通孔116の各々は、容積が等しいことが好ましい。
このような構成を有することによって、貫通孔114及び非貫通孔116に金属を充填した直後において、第2面106側に生じる凹凸の均一性が高くなる。これによって、第2面106を研磨した後の均一性が増し、更に均一で安定した良好な貫通電極基板100を提供することができる。
以上本実施形態に係る貫通電極基板100の製造方法について説明した。本実施形態に係る貫通電極基板100の製造方法によれば、貫通孔114及び非貫通孔116に金属を充填した後に第2面106を研磨する際、均一に圧力が伝わる。これによって、貫通電極118の表面に凹部が発生せず、基板102の表面に金属膜の残渣が発生しない。これによって、均一で安定した良好な貫通電極基板100を提供することができる。
<第2実施形態>
図8を用いて、本実施形態に係る貫通電極基板200の構成について詳細に説明する。図8(a)は、本実施形態に係る貫通電極基板200の平面図である。また、図8(b)は、本実施形態に係る貫通電極基板200のA−A´断面図である。
図8を用いて、本実施形態に係る貫通電極基板200の構成について詳細に説明する。図8(a)は、本実施形態に係る貫通電極基板200の平面図である。また、図8(b)は、本実施形態に係る貫通電極基板200のA−A´断面図である。
本実施形態に係る貫通電極基板200は第1実施形態に係る貫通電極基板100と比較すると、配線領域110及び素子形成領域108の各々のレイアウトが異なっている。一方、複数の貫通電極118及び複数の非貫通電極120の配置については、基板102の面内で一様であることは第1実施形態に係る貫通電極基板と共通している。
本実施形態においては、分離された2つの配線領域110が配置され、2つの配線領域110の間に素子形成領域108が配置されている。つまり、第1実施形態に係る貫通電極基板のように、配線領域110が素子形成領域108を完全に囲むように配置される必要は無く、配線領域110は複数の分離された領域に配置されてもよい。
つまり、配線領域110及び素子形成領域108の各々を自由に配置することができる。よって、設計の自由度が高い貫通電極基板を提供する事ができる。
<第3実施形態>
図9を用いて、本実施形態に係る貫通電極基板の構成について詳細に説明する。図9(a)は、本実施形態に係る貫通電極基板300の平面図である。また、図9(b)は、本実施形態に係る貫通電極基板300のA−A´断面図である。
図9を用いて、本実施形態に係る貫通電極基板の構成について詳細に説明する。図9(a)は、本実施形態に係る貫通電極基板300の平面図である。また、図9(b)は、本実施形態に係る貫通電極基板300のA−A´断面図である。
本実施形態に係る貫通電極基板300は第1実施形態に係る貫通電極基板100と比較すると、配線領域110及び素子形成領域108の各々のレイアウトが異なっている。一方、複数の貫通電極118及び複数の非貫通電極120の配置については、基板102の面内で一様であることは第1実施形態に係る貫通電極基板100と共通している。
本実施形態においては、基板102の周辺に沿って素子形成領域108が環状に配置され、素子形成領域108を除く領域に、配線領域110が配置されている。つまり、第1実施形態に係る貫通電極基板100のように、配線領域110が素子形成領域108を完全に囲むように配置される必要は無く、配線領域110は基板102の周辺部に配置される必要もない。
つまり、配線領域110及び素子形成領域108の各々を自由に配置することができる。よって、設計の自由度が高い貫通電極基板300を提供する事ができる。
<第4実施形態>
本実施形態においては、第1実施形態乃至第3実施形態における貫通電極基板を用いて製造される半導体装置について説明する。
本実施形態においては、第1実施形態乃至第3実施形態における貫通電極基板を用いて製造される半導体装置について説明する。
図10は、本実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、第一配線、第二配線等で形成された接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図11は、本実施形態に係る半導体装置の別の例を示す図である。図12に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。
図12は、本実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図10、図11)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図12に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図12の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気デバイスに搭載される。
以上、本発明の好ましい実施形態による貫通電極基板100乃至300及びそれらを有する電子デバイスについて説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
貫通電極基板:100、200、300
基板:102
第1面:104
第2面:106
素子形成領域:108
配線領域:110
配線:112
貫通孔:114
非貫通孔:116
貫通電極:118
非貫通電極:120
配線層:122
ハードマスク:124
フォトレジスト:126
第1シード層:128
第2シード層:129
めっき層:130
半導体装置:1000
貫通電極基板:1300、1310、1320、1330、1340、1350、1360
LSI基板:1400
半導体チップ:1410、1420
バンプ:1640、1650
基板:102
第1面:104
第2面:106
素子形成領域:108
配線領域:110
配線:112
貫通孔:114
非貫通孔:116
貫通電極:118
非貫通電極:120
配線層:122
ハードマスク:124
フォトレジスト:126
第1シード層:128
第2シード層:129
めっき層:130
半導体装置:1000
貫通電極基板:1300、1310、1320、1330、1340、1350、1360
LSI基板:1400
半導体チップ:1410、1420
バンプ:1640、1650
Claims (10)
- 第1面側に素子形成領域及び配線領域を有し、前記配線領域に複数の貫通孔を有し、前記第1面とは反対の第2面の前記素子形成領域に対向する領域に複数の非貫通孔を有する基板と、
前記基板の前記第2面側に配置された配線層と、
前記複数の貫通孔に配置され、前記配線領域及び前記第2面に配置された前記配線層を接続する複数の貫通電極と、
前記複数の非貫通孔に配置され、各々が電気的に独立した複数の非貫通電極とを備える貫通電極基板。 - 前記複数の貫通電極及び前記複数の非貫通電極は、単位面積あたりに配置される数が等しいことを特徴とする請求項1に記載の貫通電極基板。
- 前記複数の貫通電極及び前記複数の非貫通電極は、それぞれ前記複数の貫通孔及び前記複数の非貫通孔に充填されて配置されることを特徴とする請求項1に記載の貫通電極基板。
- 前記複数の貫通電極の各々は、前記貫通孔の側壁の一部に形成された第1導電層及び前記貫通電極を充填する第2導電層を有し、
前記複数の非貫通電極の各々は、前記非貫通孔の側壁及び底部に形成された前記第1導電層層及び前記非貫通電極を充填する前記第2導電層を有することを特徴とする請求項3に記載の貫通電極基板。 - 前記複数の貫通孔の各々及び前記複数の非貫通電極の各々は、容積が等しいことを特徴とする請求項1に記載の貫通電極基板。
- 請求項1乃至請求項5のいずれか一に記載の貫通電極基板を有する部材を含む電子デバイス。
- 第1面から前記第1面とは反対の第2面を貫通する貫通孔と、前記第2面に配置された非貫通孔とを有する基板を形成し、
前記基板の第1面側に第1シード層を形成し、
前記第1シード層に電流を供給する電解めっき処理により、前記貫通孔の前記第1面側から所定の深さまでめっき層を成長させ、
前記基板の第2面側に第2シード層を形成し、
前記第1シード層及び前記第2シード層に電流を供給する電解めっき処理により、前記貫通孔及び前記非貫通孔を充填する前記めっき層を成長させ、
前記第2面を研磨することによって、前記第2面に付着した前記第2シード層及び前記めっき層を除去することを含む貫通電極基板の製造方法。 - 前記第1面から前記第2面を貫通する前記貫通孔と、前記第2面に配置された前記非貫通孔とを有する前記基板を形成することは、
前記基板の前記第1面上にハードマスクを形成し、
フォトリソグラフィ法によって、貫通孔形成領域及び非貫通孔形成領域の前記ハードマスクを除去し、
前記第1面上に、前記ハードマスクを覆うフォトレジストを形成し、
前記フォトレジストをパターニングして前記貫通孔形成領域を露出させ、
前記露出された前記貫通孔形成領域をエッチングし、
前記フォトレジストを除去して前記貫通孔形成領域及び前記非貫通孔形成領域を露出させ、
前記露出された前記貫通孔形成領域及び前記非貫通孔形成領域をエッチングして前記貫通孔及び前記非貫通孔を形成することを含む請求項7に記載の貫通電極基板の製造方法。 - 前記複数の貫通電極及び前記複数の非貫通電極は、単位面積あたりに配置される数が等しいことを特徴とする請求項7に記載の貫通電極基板の製造方法。
- 前記複数の貫通孔の各々及び前記複数の非貫通電極の各々は、容積が等しいことを特徴とする請求項9に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163028A JP2017041558A (ja) | 2015-08-20 | 2015-08-20 | 貫通電極基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163028A JP2017041558A (ja) | 2015-08-20 | 2015-08-20 | 貫通電極基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017041558A true JP2017041558A (ja) | 2017-02-23 |
Family
ID=58203183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163028A Pending JP2017041558A (ja) | 2015-08-20 | 2015-08-20 | 貫通電極基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017041558A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381943A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001284354A (ja) * | 2000-03-30 | 2001-10-12 | Sharp Corp | 半導体装置の製造方法 |
JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
WO2010119570A1 (ja) * | 2009-04-17 | 2010-10-21 | 株式会社日立製作所 | 積層半導体装置及び積層半導体装置の製造方法 |
US20110169042A1 (en) * | 2010-01-14 | 2011-07-14 | Shang-Yi Wu | Light emitting diode package and method for forming the same |
JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
JP2013522929A (ja) * | 2010-03-24 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 3次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法 |
-
2015
- 2015-08-20 JP JP2015163028A patent/JP2017041558A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381943A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001284354A (ja) * | 2000-03-30 | 2001-10-12 | Sharp Corp | 半導体装置の製造方法 |
JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
WO2010119570A1 (ja) * | 2009-04-17 | 2010-10-21 | 株式会社日立製作所 | 積層半導体装置及び積層半導体装置の製造方法 |
US20110169042A1 (en) * | 2010-01-14 | 2011-07-14 | Shang-Yi Wu | Light emitting diode package and method for forming the same |
JP2013522929A (ja) * | 2010-03-24 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 3次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法 |
JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5986178B2 (ja) | 超小型電子ユニット | |
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP5865881B2 (ja) | 半導体装置及びその製造方法 | |
JP5193503B2 (ja) | 貫通電極付き基板及びその製造方法 | |
US10950533B2 (en) | Through electrode substrate and semiconductor device | |
TW201403780A (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
JP2017515314A (ja) | PoPパッケージのための基板ブロック | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP2016034030A (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP6458429B2 (ja) | 導電材充填貫通電極基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2017041558A (ja) | 貫通電極基板及びその製造方法 | |
JP6372247B2 (ja) | 貫通電極基板の製造方法および粘着シート | |
JP6341245B2 (ja) | 貫通電極基板の製造方法、貫通電極基板および半導体装置 | |
JP6658846B2 (ja) | 貫通電極基板 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6435893B2 (ja) | 貫通電極基板の製造方法 | |
JP2008218689A (ja) | 半導体装置とその製造方法および電子機器 | |
JP6672705B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
JP2017022223A (ja) | 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191001 |