TWI587470B - 基板、基板之製造方法、半導體裝置及電子機器 - Google Patents

基板、基板之製造方法、半導體裝置及電子機器 Download PDF

Info

Publication number
TWI587470B
TWI587470B TW102123491A TW102123491A TWI587470B TW I587470 B TWI587470 B TW I587470B TW 102123491 A TW102123491 A TW 102123491A TW 102123491 A TW102123491 A TW 102123491A TW I587470 B TWI587470 B TW I587470B
Authority
TW
Taiwan
Prior art keywords
insulating layer
hole
base substrate
substrate
layer
Prior art date
Application number
TW102123491A
Other languages
English (en)
Other versions
TW201403780A (zh
Inventor
依田剛
Original Assignee
精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工愛普生股份有限公司 filed Critical 精工愛普生股份有限公司
Publication of TW201403780A publication Critical patent/TW201403780A/zh
Application granted granted Critical
Publication of TWI587470B publication Critical patent/TWI587470B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

基板、基板之製造方法、半導體裝置及電子機器
本發明係關於一種基板、該基板之製造方法、包含基板之半導體裝置及包含半導體裝置之電子機器。
近年來，便攜式電子機器正不斷普及，該等便攜式電子機器中伴隨功能之高度化而大多使用有安裝了複數個半導體裝置之高功能電路裝置。進而，便攜式電子機器亦要求小型化‧輕量化。因此，提出有一種製造方法，其係於半導體基板上形成被稱為TSV(Through Silicon Via，矽穿孔)之複數個貫通電極，減小貫通電極間距離以謀求高密度化，同時實現半導體裝置之小型化。
此種半導體裝置中，要求形成於半導體基板上之貫通電極之電氣‧機械上的可靠性，先前，作為可靠性得到提高之半導體裝置，有一種在半導體基板與電極焊墊之間包含形成有層間膜貫通孔之三層之層間絕緣膜，且將層間膜貫通孔之側壁設為三段之階梯形狀的半導體裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-263130號公報
然而，於三層之層間絕緣膜係由相同材料形成之情形時，難以利用乾式蝕刻等傳統之施工方法形成階梯形狀，因此需要更複雜之步驟，成為導致良率、可靠性降低之原因。
因此，著眼於上述問題點，本發明之目的在於提供一種使電氣‧機械上的連接之可靠性提高之基板、該基板之製造方法、包含基板之半導體裝置、及包含半導體裝置之電子機器。
本發明係為解決上述課題之至少一部分而完成者，可作為以下之應用例而實現。
[應用例1]一種基板，其特徵在於包括：基底基板、設置於上述基底基板之第1面上之第1絕緣層、設置於上述第1絕緣層上之第2絕緣層、設置於上述第2絕緣層上之第3絕緣層、及設置於上述第3絕緣層上之焊墊電極，且形成有自上述基底基板之上述第1面之相反側之第2面貫通上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層而到達上述焊墊電極之孔，於上述孔中，包含覆蓋上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層之第4絕緣層，包含連接於上述焊墊電極、且被上述第4絕緣層覆蓋之導電體，上述第1絕緣層中之上述孔之直徑大於上述第2絕緣層中之上述孔之直徑，上述第1絕緣層與上述第2絕緣層由互不相同之材料形成，且上述第2絕緣層與上述第3絕緣層由互不相同之材料形成。
根據上述構成，例如於以乾式蝕刻貫通第1絕緣層與第2絕緣層之情形時，藉由以蝕刻速率較第1絕緣層慢之材料形成第2絕緣層，而可使第2絕緣層形成較第1絕緣層小之開口部。故而藉此成為可增加第1絕緣層與第2絕緣層與第4絕緣層之接合面積、且可保持貫通電極整 體之機械強度之基板。
[應用例2]上述基板中，上述第2絕緣層中之上述孔之直徑大於上述第3絕緣層中之上述孔之直徑。
根據上述構成，第4絕緣層之除積層於第1絕緣層與第2絕緣層上之部分外，積層於第2絕緣層與第3絕緣層上之部分在第1絕緣層與第2絕緣層附近及第2絕緣層與第3絕緣層附近形成為L字型。藉此成為可增加第1絕緣層與第2絕緣層與第3絕緣層與第4絕緣層之接合面積、且可保持貫通電極整體之機械強度之基板。
[應用例3]上述基板中，上述第2絕緣層中被上述第4絕緣層覆蓋之部分其厚度隨著朝向上述孔之中心變薄。
根據上述構成，可增加第2絕緣層與第4絕緣層之接觸面積而提高接合強度。進而，由於第2絕緣層之被第4絕緣層覆蓋之部分係較薄地形成，因此可降低由施加熱應力時之第2絕緣層與導電體之熱膨脹收縮差所導致的施加至焊墊電極與導電體之接觸部分上之應力。
[應用例4]上述基板中，上述第3絕緣層中之被上述第4絕緣層覆蓋之部分其厚度隨著朝向上述孔之中心變薄。
根據上述構成，可增加第2絕緣層及第3絕緣層與第4絕緣層之接觸面積而提高接合強度。進而，由於第2絕緣層及第3絕緣層之被第4絕緣層覆蓋之部分係較薄地形成，因此可降低由施加熱應力時之第2絕緣層及第3絕緣層與導電體之熱膨脹收縮差所導致的施加至焊墊電極與導電體之接觸部分上之應力。
[應用例5]一種半導體裝置，其特徵在於包括：如技術方案之基板；元件電路，其形成於上述基底基板之上述第1面側；及再配線層，其連接於上述導電體，且形成於上述基底基板之上述第2面側。
根據上述記載，成為使用有具有電氣‧機械上的可靠性之貫通電極之半導體裝置。
[應用例6]一種電子機器，其特徵在於包含如技術方案之半導體裝置。
根據上述記載，成為使用有具有電氣‧機械上的可靠性之貫通電極之電路裝置。
[應用例7]一種基板之製造方法，其特徵在於包括如下步驟：於基底基板之第1面上形成第1絕緣層；於上述第1絕緣層上，以與上述第1絕緣層不同之材料而形成第2絕緣層；於上述第2絕緣層上，以與上述第2絕緣層不同之材料而形成第3絕緣層；於上述第3絕緣層上形成焊墊電極；形成自上述基底基板之上述第1面之相反側之第2面貫通上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層而到達上述焊墊電極之孔；於上述孔中，形成覆蓋上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層之第4絕緣層；及於上述孔之被上述第4絕緣層覆蓋之區域，形成與上述焊墊電極連接之導電體；且於形成上述孔之步驟中，使上述第1絕緣層中之上述孔之直徑形成為大於上述第2絕緣層中之上述孔之直徑。
根據上述方法，例如於以乾式蝕刻貫通第1絕緣層與第2絕緣層之情形時，藉由以蝕刻速率較第1絕緣層慢之材料形成第2絕緣層，而可使第2絕緣層形成較第1絕緣層小之開口部。故而藉此成為可增加第1絕緣層與第2絕緣層與第4絕緣層之接合面積、且可保持貫通電極整 體之機械強度之貫通電極。
[應用例8]上述基板之製造方法中，於形成上述孔之步驟中，將上述第2絕緣層中之上述孔之直徑形成為大於上述第3絕緣層中之上述孔之直徑。
根據上述方法，第4絕緣層之積層於第1絕緣層及第2絕緣層上之部分、與積層於第2絕緣層及第3絕緣層上之部分係以對第1絕緣層及第2絕緣層之貫通口之內周進行鑲邊之方式而形成。即，若自剖面方向觀察積層構造體，則於第1絕緣層及第2絕緣層附近形成為L字型，進而於第2絕緣層及第3絕緣層附近亦形成為L字型。藉此，可增加第1絕緣層、第2絕緣層及第3絕緣層與第4絕緣層之接合面積，且可保持貫通電極整體之機械強度。
[應用例9]如技術方案7之基板之製造方法，其中於形成上述孔之步驟中，藉由乾式蝕刻而去除上述第1絕緣層、上述第2絕緣層及上述第3絕緣層。
根據上述方法，上述基底基板之貫通口下之上述第1絕緣層、上述第2絕緣層、及上述第3絕緣層係自上述基底基板之貫通口之中心開始蝕刻，故而上述第1絕緣層與上述第2絕緣層與上述第3絕緣層之貫通口係與上述基底基板之貫通口之間為等距離。
[應用例10]上述基板之製造方法中，於形成上述第2絕緣層之步驟中，以與上述第1絕緣層之乾式蝕刻速率不同之材料而形成上述第2絕緣層。
根據上述方法，例如於以乾式蝕刻貫通第1絕緣層與第2絕緣層之情形時，藉由以蝕刻速率較第1絕緣層慢之材料形成第2絕緣層，而可使第2絕緣層形成較第1絕緣層小之開口部。故而藉此成為可增加第1絕緣層與第2絕緣層與第4絕緣層之接合面積、且可保持貫通電極整體之機械強度之貫通電極。
[應用例11]上述基板之製造方法中，於形成上述第3絕緣層之步驟中，以與上述第2絕緣層之乾式蝕刻速率不同之材料而形成上述第3絕緣層。
根據上述方法，可增加第2絕緣層與第4絕緣層之接觸面積而提高接合強度。進而，由於第2絕緣層之貫通口部分係較薄地形成，因此可降低由施加熱應力時之第2絕緣層與導電體之熱膨脹收縮差所導致的施加至焊墊電極與導電體之接觸部分上之應力。
10‧‧‧積層構造體
11‧‧‧半導體裝置
12‧‧‧基底基板
12a‧‧‧表面
12b‧‧‧背面
14‧‧‧第1絕緣層
14a‧‧‧第1接觸界面
15‧‧‧第2絕緣層
15a‧‧‧第2接觸界面
16‧‧‧第3絕緣層
16a‧‧‧第3接觸界面
17‧‧‧焊墊電極
20‧‧‧貫通電極
22‧‧‧第1凹部
22a‧‧‧底部
22b‧‧‧內壁
24‧‧‧第4絕緣層
26‧‧‧第2凹部
26a‧‧‧內壁
27‧‧‧第3凹部
28‧‧‧障壁層
30‧‧‧籽晶層
32‧‧‧導電體
34‧‧‧再配線層
35‧‧‧連接用電極
50‧‧‧元件電路層
56‧‧‧電子器件
57‧‧‧配線層
58‧‧‧連接端子
200‧‧‧電路裝置
圖1(a)、(b)係包含本實施形態之貫通電極之半導體裝置之模式圖。
圖2(a)~(c)係表示本實施形態中貫通電極之製造步驟之圖。
圖3(a)~(c)係表示本實施形態中貫通電極之製造步驟之圖。
圖4(a)~(c)係表示本實施形態中貫通電極之製造步驟之圖。
圖5(a)、(b)係包含本實施形態之貫通電極之半導體裝置之模式圖。
圖6係先前技術之貫通電極之模式圖。
以下，使用圖中所示之實施形態詳細地說明本發明。但是，本實施形態中記載之構成要素、種類、組合、形狀、及其相對配置等只要無特定之記載，則僅為說明例而無意將本發明之範圍僅限定於實施形態。
(實施形態1)
將包含本實施形態之貫通電極之半導體裝置示於圖1中。圖1(a)係半導體裝置之剖面圖，圖1(b)係圖1(a)之部分詳細圖。
本實施形態之半導體裝置11包含作為基板之積層構造體10、作為元件電路之元件電路層50、及再配線層34而構成。
本實施形態之作為基板之積層構造體10包括：基底基板12；積層於基底基板12之作為第1面之表面12a上之第1絕緣層14；積層於第1絕緣層14上之第2絕緣層15；積層於第2絕緣層15上之第3絕緣層16、及積層於第3絕緣層16上之焊墊電極17。
於積層構造體10上形成有貫通電極20。
貫通電極20包括：第1凹部22，其在與焊墊電極17對向之位置上，自基底基板12之作為第2面之背面12b貫通基底基板12、及第1絕緣層14；與第2凹部26，其在露出於第1凹部22之底部22a上之第2絕緣層15之中央部分上，貫通第2絕緣層15、及第3絕緣層16而到達焊墊電極17露出之位置為止。第1凹部22與第2凹部26對齊之部位相當於本發明之「孔」。
貫通電極20進而包括：第4絕緣層24，其積層於第1凹部22之內壁22b、第1凹部22之底部22a、及第2凹部26之內壁26a上；及導電體32，其以埋入有第1凹部22、及第2凹部26之方式、或者以由第4絕緣層24被覆之方式而形成，且與露出於第2凹部26上之焊墊電極17連接。
基底基板12係藉由Si等之半導體而形成，於表面12a上為下述元件電路層(積體電路、感測器電路等)50，且積層形成有複數個電路元件、配線層、及絕緣層。本實施形態中，於表面12a上形成有以SiO2或SiN等形成之第1絕緣層14，於第1絕緣層14上形成有以AlO等形成之第2絕緣層15，進而於第2絕緣層15上形成有以SiO2或SiN等形成之第3絕緣層16。於第3絕緣層16上之特定位置上形成有以Al等形成之複數個焊墊電極17，作為元件電路層50之一部分而發揮功能。
如此藉由基底基板12、第1絕緣層14、焊墊電極17等而形成積層構造體10，藉由焊墊電極17、與貫通第1絕緣層14及第2絕緣層15及第3絕緣層16之貫通電極20而將再配線層34與元件電路層50電性連接。
元件電路層50係形成於基底基板12之表面12a上，而形成於元件電路層50上之焊墊電極17係與形成於基底基板12上之貫通電極20連接，且經由貫通電極20而電性引出至基底基板12之背面12b。而且，貫通電極20於基底基板12之背面12b上與對應於電子器件56之電極配置而形成之再配線層34連接而形成半導體裝置11。
半導體裝置11與電子器件56係將半導體裝置11側之再配線層34與電子器件56側之配線層57藉由連接端子58而連接。
對於連接端子58使用焊錫、SnAg等之低熔點金屬或Au等之導電性金屬、或導電性接著劑等。再者，作為連接端子58，亦可於再配線層34或配線層57上形成凸塊。此種情形時，較佳為於與凸塊形成側對向之配線層上形成SnAg等之連接用電極。圖1中，例示有於再配線層34側設置有包含SnAg之連接用電極35之情形。
因此，本實施形態中將基底基板12之表面12a(形成有元件電路層50之面)朝向安裝側，於背面12b連接有電子器件56，將貫通電極20作為應用於與上述電子器件56連接之焊墊電極17者而描述。
第1凹部22具有如下形態：在基底基板12之背面12b之與焊墊電極17對向之位置上貫通基底基板12，進而貫通第1絕緣層14而到達第2絕緣層15。
第2凹部26形成為在底部22a之中央部分，貫通第2絕緣層15、及第3絕緣層16而到達焊墊電極17。藉此第1絕緣層14、及第2絕緣層15具有凸緣形狀。因此根據圖1之剖面圖，第1絕緣層14、及底部22a具有L字形狀。
又，如圖1(b)所示，於第1凹部22之底部22a，第2絕緣層15係以其厚度朝向底部22a之中心變薄之方式形成，即形成為鈍角之錐形。
藉此，可增加第2絕緣層15與第4絕緣層24之接觸面積而提高接合強度。進而，由於第2絕緣層15與第2凹部26相接之部分係較薄地形 成，因此可降低由施加熱應力時之第2絕緣層15與導電體32之熱膨脹收縮差所引起的施加至焊墊電極17與導電體32之接觸部分上之應力。
進而，第1凹部22、第2凹部26於俯視時分別具有圓形之內壁，但第1凹部22之直徑D1大於第2凹部26之直徑D2，且於第1凹部22之底部22a之中心形成第2凹部26。
藉此，第4絕緣層24在積層於第2絕緣層15上之部分具有彎折成L字之形態，可增加第2絕緣層15與第4絕緣層24之接合面積，且可保持貫通電極20整體之機械強度。
如此，由以包含第1絕緣層14、第2絕緣層15、及第3絕緣層16之方式而形成之第4絕緣層24被覆之第1凹部22、及第2凹部26係藉由障壁層28、籽晶層30、及導電體32而埋入。
障壁層28例如藉由TiW等之金屬材料之濺鍍而形成，且形成為用以防止導電體32向基底基板12(Si)之擴散。障壁層28積層於位於基底基板12之背面12b上之第4絕緣層24、由第1凹部22之內壁22b及底面22a被覆之第4絕緣層24、第2凹部26內之第4絕緣層24、及焊墊電極17上。
籽晶層30係藉由Cu等以被覆障壁層28之方式而形成，且用以藉由電鍍而形成導電體32。
導電體32係藉由Cu等之電鍍而形成，且以埋入有第1凹部22、及第2凹部26之方式、或者藉由沿其等之內壁(由障壁層28、籽晶層30被覆之面)覆蓋成膜狀而形成。進而，導電體32亦形成於基底基板12之背面12b(由障壁層28、籽晶層30被覆之面)上，進而，導電體32與形成於基底基板12之背面12b側之再配線層34電性連接。藉此，焊墊電極17經由障壁層28、籽晶層30、導電體32、及再配線層34而與電子器件56電性連接。
且說，本實施形態中基底基板12係由Si而形成。又，包含電性連 接於導電體32之第1絕緣層14、第2絕緣層15、及第3絕緣層16與第4絕緣層24之接觸界面即第1接觸界面14a、第2接觸界面15a、第3接觸界面16a的路徑38(L字型)變長。路徑38(L字型)係自焊墊電極17到達基底基板12。
因此，即便藉由半導體而形成基底基板12，亦可降低自導電體32經由上述路徑38而流向基底基板12之電流洩漏之虞。由此，即便將此種貫通電極20應用於半導體亦可降低漏電流，且可提高貫通電極20之可靠性。
圖2~圖4中圖示有本實施形態之貫通電極、及半導體裝置之製造步驟。對本實施形態之貫通電極20、半導體裝置11之製造順序進行說明。
第1，如圖2(a)所示，準備於積層構造體10之基底基板12之一面側形成有元件電路層50之半導體基板100。元件電路層50係積體電路或感測器電路等，且積層形成有複數個電路元件、配線層、及絕緣層。於圖2(a)中，例示有自基底基板12側起依序積層有第1絕緣層14、第2絕緣層15、第3絕緣層16、元件配線層40(一部分焊墊電極17)、絕緣層41、第2元件配線層42、及絕緣層43之構成。元件配線層40與第2元件配線層42係藉由貫通電極44而連接。
例示使用Si基板作為半導體基板100之情形進行說明。
第2，如圖2(b)所示，於基底基板12之表面12a側，詳細而言，於形成有元件電路層50之面上經由接著劑61而貼附有支撐玻璃60。該支撐玻璃60係藉由增強被較薄地加工之基底基板12而防止該薄型加工後之步驟中之龜裂、確保流動性。支撐玻璃60於以後之步驟中有可能伴隨加熱，故而較理想的是與基底基板12(Si)之線膨脹係數接近者。例如，可使用Pyrex(註冊商標)、石英玻璃等。
第3，如圖2(c)所示，將基底基板12薄型化。藉由對露出之基底 基板12之背面12b進行背面研削而將其薄型化至例如50μm左右之厚度為止。對於經背面研削後之面，例如亦可藉由乾式蝕刻、旋轉蝕刻、拋光等之方法而去除背面研削中所形成之Si之破碎層。
第4，如圖3(a)所示，進行基底基板12之蝕刻。自基底基板12之背面12b之與焊墊電極17對向之位置朝焊墊電極17進行蝕刻，形成貫通基底基板12而到達第1絕緣層14為止之孔。藉由蝕刻而露出之第1絕緣層14成為圓形之貫通口。作為孔之形成方法，有RIE(Reactive Ion Etch，活性離子蝕刻)、ICP(Inductively Coupled Plasma，感應耦合電漿)等之乾式蝕刻之方法、藉由雷射而形成之方法。若以乾式蝕刻為例，則可使用一面交替地反覆進行蝕刻、沈積一面進行挖掘之波希法。作為該情形時之氣體，於蝕刻中使用SF6、O2，於沈積中使用C4F8、O2。作為方法，以抗蝕劑等去除欲使第1凹部22開放之部分而進行被覆保護，於乾式蝕刻處理後，去除抗蝕劑等之被覆膜。
第5，如圖3(b)所示，形成第1凹部22，進而進行用以形成第2凹部26之第1絕緣層14、第2絕緣層15、及第3絕緣層16之蝕刻。本實施形態中使用氧化膜蝕刻系統，作為該製程氣體，使用C2F6、CF4、CHF3。此處本形態中，第1絕緣層14中使用SiO2，第2絕緣層15中使用AlO，第3絕緣層16中使用SiO2。
與第1絕緣層14相比，第2絕緣層15之乾式蝕刻時之蝕刻速率較慢，故而即便第1絕緣層14已被蝕刻，第2絕緣層15亦僅蝕刻至中途。
又，於乾式蝕刻之特性上，係自貫通口之中心進行蝕刻，故而第1絕緣層14係自貫通口中心附近蝕刻，且於貫通口中心附近露出第2絕緣層15。若繼續蝕刻，則第1絕緣層14、第2絕緣層15逐漸地進行蝕刻直至貫通口外周為止。進而若繼續蝕刻，則第2絕緣層15之貫通口中心附近被蝕刻，第3絕緣層16露出。於該時間點，第1絕緣層14之貫通口內部側之蝕刻結束。又，第2絕緣層15中，與貫通口外周相比， 貫通口中心附近之膜厚變薄，故而第1凹部22之底部22a可形成為隨著朝向中心而厚度變薄。最終貫通第3絕緣層16而使焊墊電極17露出。
第6，如圖3(c)所示，將基底基板12之背面12b、第1凹部22之內壁22b、第1凹部22之底部22a、及第2凹部26之內壁26a由第4絕緣層24被覆而形成貫通孔20a。作為第4絕緣層24，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成SiO2、SiN等之無機膜。關於膜厚，於第1凹部22之內壁22b、底部22a、及第2凹部26之內壁26a上形成為3000Å，於基底基板12之背面12b上形成為2~3μm。再者，於CVD法中露出之焊墊電極17上亦會形成無機膜，故而藉由乾式蝕刻而去除貫通孔20a內之焊墊電極17上之第4絕緣層24，使焊墊電極17露出。該絕緣層去除步驟係對第4絕緣層24之並非欲去除之部分進行抗蝕劑保護之後，使用氧化膜蝕刻系統進行。作為製程氣體，使用C2F6、CF4、CHF3等。
第7，如圖4(a)所示，於第1凹部22、第2凹部26、及基底基板12之背面12b之第4絕緣層24上形成障壁層28、籽晶層30(參照圖1(b))。作為障壁層28，可使用Ti、TiW、TiN等。又，其後，形成用於下一個電鍍步驟之籽晶層30。籽晶層30之材料可使用例如Cu。
該等之步驟係可由濺鍍、CVD而形成。障壁層28之厚度宜為100nm，籽晶層30之厚度宜為300nm左右。再者，為了去除由Al形成之焊墊電極17之露出之部分之自然氧化膜，於障壁層28形成前亦可進行逆濺鍍。逆濺鍍之處理量例如以SiO2換算為300nm進行蝕刻之程度即可。
第8，如圖4(b)所示，藉由導電體而形成貫通電極20、再配線層34。在將導電體32填充至第1凹部22、第2凹部26中時，形成有電鍍用之抗蝕劑(未圖示)。該情形時，抗蝕劑(未圖示)係形成於貫通電極20、基底基板12之背面12b上，形成有與貫通電極20連接之再配線層 34之位置被開口。首先對第1凹部22、及第2凹部26藉由導電體32進行電鍍填充，繼而藉由再配線層34之導電體進行電鍍。
再者，雖已顯示以一連串之電鍍步驟形成第1凹部22、及第2凹部26之埋孔與背面12b之配線等之情形，但亦可將其等以各別之步驟形成。再配線層34之厚度為6μm左右即可。
於上述電鍍步驟結束之後，藉由蝕刻而去除以露出於基底基板12之背面12b上之狀態殘留之障壁層28、籽晶層30。
最後，如圖4(c)所示，自基底基板12之貼附有支撐玻璃60之側照射雷射而使接著支撐玻璃60之接著劑61(圖2(b))熔解，剝離支撐玻璃60以使元件電路層50之積體電路或感測器電路等露出。藉此可形成包含本實施形態之貫通電極20之積層構造體10(半導體裝置11)。
利用溫度循環試驗對使用以上製程而製作之包含貫通電極20之積層構造體10(半導體裝置11)進行可靠性測試後之結果為，本案發明者確認不會在焊墊電極17與貫通電極20間之絕緣層部分因剝離等而產生不良。
再者，當然可形成於圖1(a)所示之構成之包含該積層構造體10之半導體裝置11上連接有電子器件56的電路裝置200。
(實施形態2)
其次對實施形態2之半導體裝置進行說明。實施形態2之半導體裝置110之構成與上述實施形態1之半導體裝置11之構成部分相同。實施形態1中，於第2絕緣層15與第3絕緣層16上第2凹部26之直徑為相同口徑，相對於此，實施形態2之特徵為，與第2絕緣層15(圖5(b)直徑D2)相比，第3絕緣層16(圖5(b)直徑D3)之開口部較為小徑。因此，以與實施形態1不同之部分為中心，對與實施形態1相同之部位標註相同符號而進行說明。
將包含實施形態2之貫通電極之半導體裝置110示於圖5中。圖 5(a)係半導體裝置之剖面圖，圖5(b)係圖5(a)之部分詳細圖。
實施形態2之貫通電極20為形成於積層構造體10上之貫通電極20，該積層構造體10包括：基底基板12；積層於基底基板12之表面12a上之第1絕緣層14；積層於第1絕緣層14上之第2絕緣層15；積層於第2絕緣層15上之第3絕緣層16；及積層於第3絕緣層16上之焊墊電極17。
貫通電極20包括：第1凹部22，其在基底基板12之背面12b之與焊墊電極17對向之位置上形成，貫通基底基板12，進而貫通第1絕緣層14；第2凹部26，其在露出於第1凹部22之底部22a上之第2絕緣層15之中央部分上，貫通第2絕緣層15；及第3凹部27，其在露出於第2凹部之底部26b上之第3絕緣層16之中央部分，貫通第3絕緣層16而到達焊墊電極17露出之位置。
且貫通電極20係包括以下者：第2絕緣層15，其露出於第1凹部22之內壁22b、及第1凹部22之底部22a；第3絕緣層16，其貫通第2絕緣層15，且露出於第2凹部26之底部26b；第4絕緣層24，其積層於貫通第3絕緣層16而到達焊墊電極17露出之位置的第3凹部27之內壁27a上；及導電體32，其以埋入第1凹部22、第2凹部26、及第3凹部27之方式、或者以被覆第1凹部22、第2凹部26、及第3凹部27之內壁22b、26a、27a與底部22a、26b之方式而形成，且與露出於第3凹部27之焊墊電極17連接。
又，如圖5(b)所示，於第1凹部22之底部22a上，第2絕緣層15係以朝向底部22a之中心而厚度變薄之方式形成，進而於第2凹部26之底部26b上，第3絕緣層16中之被第4絕緣層24覆蓋之底部26b係以朝向第2凹部26之中心而厚度變薄之方式形成，即形成為鈍角之錐形。
藉此，可增加第2絕緣層15及第3絕緣層16與第4絕緣層24之接觸面積而提高接合強度。進而，由於第2絕緣層15、及第3絕緣層16之被 第4絕緣層24覆蓋之部分(底部22a、底部26b)係較薄地形成，因此可降低由施加熱應力時之第2絕緣層15、及第3絕緣層16與導電體32之熱膨脹收縮差所導致的施加至焊墊電極17與導電體32之接觸部分上之應力。
包含上述實施形態2之積層構造體10之半導體裝置110之構成與實施形態1為相同。
利用溫度循環試驗對如此實施形態2中構成之包含貫通電極20之積層構造體10(半導體裝置110)進行可靠性測試後之結果為，本案發明者確認不會產生焊墊電極17與貫通電極20間之絕緣層部分之剝離等之不良。再者，當然可形成於圖5(a)所示之構成之包含該積層構造體10之半導體裝置110上連接有電子器件的電路裝置200。
最後，對包含上述半導體裝置11或電路裝置200之電子機器進行說明。
圖6係作為電子機器之一例而圖示之行動電話機1000之立體圖。行動電話機1000包括：顯示部1001、複數個操作按紐1002、受話口1003、及送話口1004。於行動電話機1000之內部，包括上述之半導體裝置11、110或電路裝置200。因此，行動電話機1000藉由採用上述之可靠性高、集成度高之半導體裝置11、110或電路裝置200，而可實現小型化‧輕量化，進而可有助於高功能化。
再者，作為應用有本發明之電子機器，可不限於如上所述之行動電話機1000而應用。
例如，於電路裝置200包含慣性感測器之情形時，可應用於導航裝置、電子相機、車載相機、運動感測器裝置、遊戲機、及機器人裝置等。
又，於電路裝置200包含物理量感測器之情形時，可應用於傾斜計、重量‧重力計、流量計等，尤其最適宜於要求小型化與高密度化 之便攜式電子機器。
10‧‧‧積層構造體
11‧‧‧半導體裝置
12‧‧‧基底基板
12a‧‧‧表面
12b‧‧‧背面
14‧‧‧第1絕緣層
15‧‧‧第2絕緣層
16‧‧‧第3絕緣層
17‧‧‧焊墊電極
20‧‧‧貫通電極
22‧‧‧第1凹部
22a‧‧‧底部
22b‧‧‧內壁
24‧‧‧第4絕緣層
26‧‧‧第2凹部
26a‧‧‧內壁
28‧‧‧障壁層
30‧‧‧籽晶層
32‧‧‧導電體
34‧‧‧再配線層
35‧‧‧連接用電極
50‧‧‧元件電路層
56‧‧‧電子器件
57‧‧‧配線層
58‧‧‧連接端子
200‧‧‧電路裝置

Claims (13)

  1. 一種基板，其特徵在於包括：基底基板、設置於上述基底基板之第1面上之第1絕緣層、設置於上述第1絕緣層上之第2絕緣層、設置於上述第2絕緣層上之第3絕緣層、及設置於上述第3絕緣層上之焊墊電極，且形成有自上述基底基板之上述第1面之相反側之第2面貫通上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層而到達上述焊墊電極之孔，於上述孔中，包含覆蓋上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層之第4絕緣層，包括連接於上述焊墊電極、且被上述第4絕緣層覆蓋之導電體，上述第1絕緣層中之上述孔之直徑大於上述第2絕緣層中之上述孔之直徑，上述第1絕緣層與上述第2絕緣層由互不相同之材料形成，且上述第2絕緣層與上述第3絕緣層由互不相同之材料形成。
  2. 如請求項1之基板，其中上述第2絕緣層中之上述孔之直徑大於上述第3絕緣層中之上述孔之直徑。
  3. 如請求項1或2之基板，其中上述第2絕緣層中被上述第4絕緣層覆蓋之部分其厚度隨著朝向上述孔之中心變薄。
  4. 如請求項1之基板，其中上述第3絕緣層中被上述第4絕緣層覆蓋之部分其厚度隨著朝向上述孔之中心而變薄。
  5. 一種半導體裝置，其特徵在於包括：如請求項1之基板；元件電路，其形成於上述基底基板之上述第1面側；及 再配線層，其連接於上述導電體，且形成於上述基底基板之上述第2面側。
  6. 一種電子機器，其特徵在於包含如請求項5之半導體裝置。
  7. 一種基板之製造方法，其特徵在於包括如下步驟：於基底基板之第1面上形成第1絕緣層；於上述第1絕緣層上，以與上述第1絕緣層不同之材料而形成第2絕緣層；於上述第2絕緣層上，以與上述第2絕緣層不同之材料而形成第3絕緣層；於上述第3絕緣層上形成焊墊電極；形成自上述基底基板之上述第1面之相反側之第2面貫通上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層而到達上述焊墊電極之孔；於上述孔中，形成覆蓋上述基底基板、上述第1絕緣層、上述第2絕緣層及上述第3絕緣層之第4絕緣層；及於上述孔之被上述第4絕緣層覆蓋之區域，形成與上述焊墊電極連接之導電體；且於形成上述孔之步驟中，使上述第1絕緣層中之上述孔之直徑形成為大於上述第2絕緣層中之上述孔之直徑。
  8. 如請求項7之基板之製造方法，其中於形成上述孔之步驟中，將上述第2絕緣層中之上述孔之直徑形成為大於上述第3絕緣層中之上述孔之直徑。
  9. 如請求項7之基板之製造方法，其中於形成上述孔之步驟中，藉由乾式蝕刻而去除上述第1絕緣層、上述第2絕緣層及上述第3絕緣層。
  10. 如請求項9之基板之製造方法，其中於形成上述第2絕緣層之步 驟中，以與上述第1絕緣層之乾式蝕刻速率不同之材料而形成上述第2絕緣層。
  11. 如請求項9之基板之製造方法，其中於形成上述第3絕緣層之步驟中，以與上述第2絕緣層之乾式蝕刻速率不同之材料而形成上述第3絕緣層。
  12. 一種基板，其特徵在於包括：基底基板、積層於上述基底基板上之3個絕緣層、及設置於上述3個絕緣層中存在於距上述基底基板最遠之位置上之絕緣層上之焊墊電極，且形成有貫通上述基底基板及上述3個絕緣層而到達上述焊墊電極之孔，相較於上述3個絕緣層中位在距上述基底基板最近之位置上之絕緣層中之上述孔之直徑，位在距上述基底基板最遠之位置上之絕緣層中之上述孔之直徑較小；上述3個絕緣層中位在中間位置上之絕緣層係由金屬氧化物而形成；位在距上述基底基板最近之位置上之絕緣層係由半導體氧化物或半導體氮化物而形成。
  13. 如請求項12之基板，其中上述3個絕緣層中位在中間位置上之絕緣層，以與位在距上述基底基板最近之位置上之絕緣層相比較慢的乾式蝕刻時之蝕刻速率形成。
TW102123491A 2012-07-04 2013-07-01 基板、基板之製造方法、半導體裝置及電子機器 TWI587470B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150345A JP2014013810A (ja) 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器

Publications (2)

Publication Number Publication Date
TW201403780A TW201403780A (zh) 2014-01-16
TWI587470B true TWI587470B (zh) 2017-06-11

Family

ID=49877913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123491A TWI587470B (zh) 2012-07-04 2013-07-01 基板、基板之製造方法、半導體裝置及電子機器

Country Status (5)

Country Link
US (1) US9349673B2 (zh)
JP (1) JP2014013810A (zh)
KR (1) KR20140005107A (zh)
CN (1) CN103531553B (zh)
TW (1) TWI587470B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
KR102411064B1 (ko) * 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
JP2016225471A (ja) 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP6226113B1 (ja) * 2017-04-25 2017-11-08 三菱電機株式会社 半導体装置
US20190013302A1 (en) * 2017-07-07 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging method and package structure for fingerprint recognition chip and drive chip
US10957712B2 (en) 2017-08-02 2021-03-23 Sharp Kabushiki Kaisha Substrate and method for producing substrate
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
WO2023074233A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225004A1 (en) * 2009-03-03 2010-09-09 Olympus Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
TW201041127A (en) * 2008-12-18 2010-11-16 Toshiba Kk Semiconductor device and method of manufacturing the same
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
TW201201342A (en) * 2010-04-05 2012-01-01 Fujikura Ltd Semiconductor device and method for manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686721D1 (de) * 1986-10-08 1992-10-15 Ibm Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist.
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP4289146B2 (ja) 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP4127095B2 (ja) 2003-03-27 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP4155154B2 (ja) 2003-10-15 2008-09-24 セイコーエプソン株式会社 半導体装置、回路基板、及び電子機器
JP2005235860A (ja) 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4845368B2 (ja) 2004-10-28 2011-12-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4501632B2 (ja) 2004-10-27 2010-07-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4388454B2 (ja) 2004-10-27 2009-12-24 信越半導体株式会社 ワーク保持板並びに半導体ウエーハの製造方法及び研磨方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP5326361B2 (ja) * 2008-05-28 2013-10-30 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009295676A (ja) 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041127A (en) * 2008-12-18 2010-11-16 Toshiba Kk Semiconductor device and method of manufacturing the same
US20100225004A1 (en) * 2009-03-03 2010-09-09 Olympus Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
TW201201342A (en) * 2010-04-05 2012-01-01 Fujikura Ltd Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9349673B2 (en) 2016-05-24
CN103531553B (zh) 2018-08-03
TW201403780A (zh) 2014-01-16
CN103531553A (zh) 2014-01-22
KR20140005107A (ko) 2014-01-14
JP2014013810A (ja) 2014-01-23
US20140008816A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
TWI587470B (zh) 基板、基板之製造方法、半導體裝置及電子機器
TWI636001B (zh) 混合整合構件及其製造方法
JP4937842B2 (ja) 半導体装置およびその製造方法
US11336257B2 (en) Wafer level packaging for semiconductor devices
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
JP5730654B2 (ja) 配線基板及びその製造方法
JP4063944B2 (ja) ３次元半導体集積回路装置の製造方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
US9355895B2 (en) Method of providing a via hole and routing structure
WO2020029096A1 (zh) 芯片封装结构及其制造方法
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
JP2011238674A (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2005243689A (ja) 半導体チップの製造方法および半導体装置
US8535977B2 (en) Semiconductor device manufacturing method
TWI836378B (zh) 具有密封ｔｓｖ之半導體裝置及其製造方法
JP6446934B2 (ja) 導電材スルーホール基板及びその製造方法
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
TWI512923B (zh) 中介板及其製法
JP2012099518A (ja) 貫通電極基板
CN106206502B (zh) 半导体元件及其制造方法
JP2012134526A (ja) 半導体装置
KR101299217B1 (ko) 반도체 소자 및 그의 제조 방법
TW202226396A (zh) 半導體裝置及其製造方法
JP2017041558A (ja) 貫通電極基板及びその製造方法