JP2016012604A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016012604A
JP2016012604A JP2014132430A JP2014132430A JP2016012604A JP 2016012604 A JP2016012604 A JP 2016012604A JP 2014132430 A JP2014132430 A JP 2014132430A JP 2014132430 A JP2014132430 A JP 2014132430A JP 2016012604 A JP2016012604 A JP 2016012604A
Authority
JP
Japan
Prior art keywords
cylindrical electrode
substrate
cavity
mold
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014132430A
Other languages
English (en)
Other versions
JP2016012604A5 (ja
JP6249892B2 (ja
Inventor
吉松　直樹
Naoki Yoshimatsu
直樹 吉松
清宏 内田
Kiyohiro Uchida
清宏 内田
武敏 鹿野
Taketoshi Kano
武敏 鹿野
雅芳 新飼
Masayoshi Aragai
雅芳 新飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014132430A priority Critical patent/JP6249892B2/ja
Priority to US14/665,577 priority patent/US9437460B2/en
Priority to DE102015210603.9A priority patent/DE102015210603B4/de
Priority to CN201510363009.3A priority patent/CN105225971B/zh
Publication of JP2016012604A publication Critical patent/JP2016012604A/ja
Publication of JP2016012604A5 publication Critical patent/JP2016012604A5/ja
Application granted granted Critical
Publication of JP6249892B2 publication Critical patent/JP6249892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】部品の点数を不必要に増やすことなく、かつ部材に不必要にダメージを与えることなく、筒状電極内への樹脂の進入を抑制可能な半導体装置の製造方法を提供する。【解決手段】基板１の一方の主表面上に、半導体チップ２と、筒状電極３とが実装される。上記筒状電極３の、基板１に実装される一方の端部１１と反対側の他方の端部１２が少なくとも露出するように、基板１、半導体チップ２および筒状電極３が樹脂材料４により封止される。上記封止する工程の後に、筒状電極３の、他方の端部１２から筒状電極３内の空洞部１４に通じる開口１７が形成される。上記開口１７を形成する工程を行なう前においては、筒状電極３の他方の端部１２は塞がっている。【選択図】図１２

Description

本発明は半導体装置の製造方法に関し、特に、電気自動車または産業機器などのモータを制御するインバータ、ならびに回生用のコンバータに使用される半導体装置の製造方法に関するものである。
電力用半導体装置は回路を構成するパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびダイオードなどの半導体素子が樹脂封止されることにより当該半導体素子が保護される構成である。樹脂封止は金型内部に樹脂封止されるべき対象物を搬入し、当該金型の内部にモールド樹脂を注入することによりなされる。ここで対象物としてはたとえば基板、基板の一方の主表面上の回路パターン、半導体素子および筒状電極が接合されたものが挙げられる。
筒状電極は封止された樹脂の内部で半導体素子と接続されることにより、半導体素子と外部の電極などとを電気的に接続するための外部接続端子である。したがって筒状電極は、基板に実装される一方の端部と反対側の他方の端部が樹脂の外部に露出される。上記の筒状電極を用いた電力用半導体装置は、たとえば以下の特許文献１〜特許文献３に開示されている。
特開２０１１−１８７８１９号公報 特開２０１０−１２９８１８号公報 特開２０１０−１８６９５３号公報
特許文献１においては筒状電極の端部の開口を塞ぐためのキャップ治具が用いられる技術が、特許文献２においては筒状電極の端部にスリーブを圧入した状態でスリーブの上面を樹脂封止用の金型の内壁面に接触させる技術が開示される。これらは樹脂封止の際における筒状電極内への樹脂の進入を抑制している。また特許文献３においては、筒状電極の最上面が樹脂封止用の金型の内壁面に直接接触される技術が開示され、これにより樹脂封止の際における筒状電極内への樹脂の進入を抑制している。
しかし特許文献１および特許文献２のようにキャップ治具またはスリーブなどを用いる場合、本来の半導体装置の構成上は不必要と思われる部品が用いられることになるため、部品の点数が不必要に多くなり、半導体装置のコストが高騰する可能性がある。
また特許文献３においては、平面視における外周の大きさが領域ごとに異なるような形状によりバネ性を有する筒状電極が用いられ、樹脂封止用の金型が筒状電極を直接押圧する。筒状電極とこれが実装される下地基板とははんだ等の熱溶融性の接合材で接合されているため、たとえ筒状電極がバネ性を有していても、上方からの押圧により上記はんだによる接合部がダメージを受ける懸念がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、部品の点数を不必要に増やすことなく、かつ部材に不必要にダメージを与えることなく、筒状電極内への樹脂の進入を抑制可能な半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、以下の工程を備えている。まず基板の一方の主表面上に、半導体チップと、筒状電極とが実装される。上記筒状電極の、基板に実装される一方の端部と反対側の他方の端部が少なくとも露出するように、基板、半導体チップおよび筒状電極が樹脂材料により封止される。上記封止する工程の後に、筒状電極の、他方の端部から筒状電極内の空洞部に通じる開口が形成される。上記開口を形成する工程を行なう前においては、筒状電極の他方の端部は塞がっている。
本発明によれば、樹脂材料による封止工程の後に筒状電極の他方の端部に開口が形成され、封止工程の段階では筒状電極の他方の端部に開口が形成されていない。このため、部品の点数を不必要に増やすことなく、かつ部材に不必要にダメージを与えることなく、封止工程の際に筒状電極の他方の端部から樹脂材料が進入する可能性を排除できる。
本実施の形態のパワーモジュールの構成を示す概略斜視図である。 図１のＩＩ−ＩＩ線に沿う、本実施の形態のパワーモジュールの構成を示す概略断面図である。 図２の筒状電極の構成の第１例を示す概略断面図（Ａ）と、図２の筒状電極の構成の第２例を示す概略断面図（Ｂ）とである。 図１のように切断される前のパワーモジュールの概略斜視図である。 本実施の形態におけるパワーモジュールの製造方法の第１工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第２工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第３工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第４工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第５工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第６工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第７工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第８工程を示す図４の点線で囲まれた領域に対応した概略断面図である。 本実施の形態におけるパワーモジュールの製造方法の第９工程を示す図４の点線で囲まれた領域に対応した概略断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
まず本実施の形態の半導体装置の構成としてパワーモジュールの構成について図１〜図２を用いて説明する。図１を参照して、本実施の形態のパワーモジュール１００は、基板１と、半導体チップ２と、筒状電極３と、モールド樹脂４（樹脂材料）とを主に有している。なお図１においては図を見やすくする観点から、モールド樹脂４は想像線で示している。また図２以降の断面図においては、理解を容易にする観点から、当該図が示す部分の奥に見える後述のワイヤ配線９を加えたものを示している。
図１および図２を参照して、基板１は、たとえば金属基板５と、絶縁層６と、回路パターン７とを含んでおり、これら３つの部材がこの順に積層された構成を有している。金属基板５は、半導体チップ２の駆動時に発生する熱を高効率に外部に放出するために配置され、たとえば銅などの熱伝導性が良好な金属材料により形成された平板状の部材である。絶縁層６はたとえば熱伝導性が良好なエポキシ系樹脂により形成された平板状の部材である。回路パターン７は、たとえば銅の薄板により形成されている。回路パターン７は、たとえば平面視において矩形状を有しており、これが複数、互いに間隔をあけて配置されている。なお図１においては奥行き方向に１列、横方向に３列の回路パターン７が行列状に並んでいるが、複数の回路パターン７は必ずしも行列状に並ぶ必要はなく、無秩序に並んでもよい。
半導体チップ２は、基板１の最上層である回路パターン７の一方の主表面上（絶縁層６と接触する下側とは反対側である上側の主表面上）に、はんだ８を介在して接着されている。ここでは一例として、図２において３つ並ぶ回路パターン７のうち中央の回路パターン７の一方の主表面上に半導体チップ２が接着されている。半導体チップ２には、ＩＧＢＴまたはダイオードなどの大電力を供給することが可能な半導体素子が実装されている。
たとえば図２において３つ並ぶ回路パターン７のうち互いに隣り合う回路パターン７間の電気的な接続は、ワイヤ配線９によりなされる。ワイヤ配線９はたとえばアルミニウム、または高純度の銅により形成される。ワイヤ配線９はたとえば一般公知のワイヤボンディング技術により、回路パターン７の表面上などに接続される。図２においては半導体チップ２と、それが載置される回路パターン７に隣り合う回路パターン７とが、ワイヤ配線９により電気的に接続されている。
筒状電極３は、基板１の回路パターン７の一方の主表面上に、はんだ８を介在して接着されている。筒状電極３は、図の上下方向に延在する導電性の部材であり、パワーモジュール１００の外部と電気的に接続するための外部接続端子である。筒状電極３は、たとえば銅により形成されている。図２においては筒状電極３は、各回路パターン７の一方の主表面上に１つずつ接続されている。
後述するように、筒状電極３の内部には空洞部が形成されており、これが筒状電極３の一方の端部（たとえば図２の最下部）からこれと反対側の他方の端部（たとえば図２の最上部）まで筒状電極３の内部を貫通している。また筒状電極３は図の下方から上方に向けて、その外周の平面視における大きさが徐々に小さくなるように傾斜している。
モールド樹脂４は、基板１の図２における下側の表面を除く表面、半導体チップ２、筒状電極３の図２における上側の端部を除く表面を覆うように、基板１、半導体チップ２および筒状電極３を埋め込むように封止している。これにより、たとえばワイヤ配線９もモールド樹脂４の内部に埋め込まれる。
基板１の下側の表面すなわち金属基板５の下側の表面はモールド樹脂４に覆われることなく露出する。これにより金属基板５は放熱板として機能することができる。
また筒状電極３の最上部はモールド樹脂に覆われることなく露出する。これにより、筒状電極３の内部には図２の上方から、たとえば銅製でかつその表面にニッケルなどの膜が形成された取り出し電極１０が挿入される。取り出し電極１０はその筒状電極３内への挿入時に、図２の上下方向に関して筒状電極３の最下部に達し、かつ筒状電極３の最上部よりも上方に突出する長さを有している。また筒状電極３内の空洞部の内壁面には、たとえば銅のめっき膜が形成されており、このめっき膜が空洞部内に挿入された取り出し電極１０の表面と接触する。これにより筒状電極３内の取り出し電極１０を用いて、モールド樹脂４内の半導体素子などとパワーモジュール１００の外部の電極などとを電気的に接続することができる。
本実施の形態のように筒状電極３内に挿入された取り出し電極１０を用いてパワーモジュール１００内とパワーモジュール１００外との電気的な接続を行なうことには以下のような利点がある。たとえば取り出し電極を筒状電極３内に挿入させずに半導体チップ２などの表面上に直接接続した場合、その取り出し電極はモールド樹脂４の最上面から露出させる必要があり、かつ取り出し電極は樹脂封止の際に（その端部に樹脂が供給されるのを抑制するために）金型の内壁面に接触する必要がある。これを金型の加工により実現するためには、モールド樹脂４から突起する取り出し電極の位置の制御など、非常に高い位置精度および形状精度が要求されるため、高精度な製造が困難になる。
しかし筒状電極３のみをモールド樹脂４に封止させ、その後で実際に電気的接続を行なう取り出し電極１０を挿入することにより、モールド樹脂４に覆われることなくモールド樹脂４から露出した電極を容易に形成することができる。また後から取り出し電極１０を挿入する場合には、樹脂封止に用いる金型の形状を設計する際に、モールド樹脂４から突出する取り出し電極１０の形状を考慮する必要がないため、当該金型の形状をシンプルにすることができ、金型のコストを低減することができる。さらにプレスフィット接続により筒状電極３内に容易に取り出し電極１０を挿入することができるため、取り出し電極１０の形状を自由に選択することができる。
次に図３（Ａ）、（Ｂ）を用いて、筒状電極３の構成についてより詳細に説明する。
図３（Ａ）、（Ｂ）を参照して、筒状電極３は、その延在方向に関する一方（はんだ８により接着される図の下側）の端部である下方端部１１から、これと反対側の他方（図の上側）の端部である上方端部１２に向けて、その外周の平面視における大きさ（図３の左右方向の寸法）が徐々に小さくなるように傾斜した形状を有している。なお筒状電極３の平面形状は、たとえば円形状であってもよいが、正方形状など多角形状であってもよい。
筒状電極３は、特に図３に示す、パワーモジュール１００として完成する前（特に上方端部１２側に開口が形成される前）においては、フランジ１３と、空洞部１４と、空洞切欠き部１５とを含んでいる。フランジ１３は、筒状電極３の下方端部１１に形成された、その外周の平面視における大きさがフランジ１３以外の領域（フランジ１３の上方端部１２側の領域）に比べて階段状に大きくなり、基板１と広い面積で接合することが可能となった領域である。筒状電極３は、フランジ１３の最下部すなわち下方端部１１がはんだ８によりその下方の回路パターン７と接続されることにより、基板１に実装される。
空洞部１４は、筒状電極３の下方端部１１から上方端部１２に向けて延在するように筒状電極３の内部に形成された中空の領域である。図示されないが空洞部１４は平面視においてたとえば円形状であっても正方形状であってもよい。空洞部１４は下方端部１１から上方端部１２側の端部まで、その平面視における大きさがほぼ一定であることが好ましい。なお空洞部１４の平面視における大きさが一定であることと、筒状電極３の外周の平面視における大きさが下方端部１１から上方端部１２に向けて徐々に小さくなることとにより、空洞部１４の側方に配置される筒状電極３の本体の肉厚Ｗは、下方端部１１から上方端部１２に向けて徐々に薄くなることが好ましい。
空洞部１４の特に最も上方端部１２側の端部の少なくとも一部には、空洞切欠き部１５が形成されている。図３（Ａ）のように空洞切欠き部１５はたとえば空洞部１４の平面視における最外周の縁部１４ａの真上に形成されることがより好ましいが、図３（Ｂ）のように縁部１４ａの真上以外の任意の領域の真上に形成されてもよい。
空洞部１４と平面的に重なる領域における上方端部１２での筒状電極３本体の肉厚Ｔは、空洞切欠き部１５においてそれ以外の領域よりも薄くなっている。なお空洞切欠き部１５はたとえば図３（Ａ）、（Ｂ）のように、空洞部１４の中心からの距離が等しい円形の平面形状を有するように形成されるが、このような態様に限らず、たとえば空洞部１４の真上の筒状電極３の本体の一部に、平面視において十字状に交差する成分を有する２つの小さい切欠き部として形成されてもよい。
ただし後述するように、図３の筒状電極３は、パワーモジュール１００を形成するために回路パターン７の主表面上に実装され、モールド樹脂４により封止された後に、上方端部１２側の一部の領域の肉厚部が除去され、空洞部１４の縁部１４ａが下方端部１１から上方端部１２まで貫通する。このため図２に示すように、製品として完成した後のパワーモジュール１００の筒状電極３の空洞部１４は、図３に示す完成前（後述する開口１７の形成前）の筒状電極３とは異なり、下方端部１１から上方端部１２まで貫通している。
図４を参照して、以上の図１〜図３に示すパワーモジュール１００は、通常はこれと同様の構成が、たとえば基板１の主表面上に互いに間隔をあけて複数並ぶように形成されたパワーモジュール２００から形成されたものである。すなわち、互いに隣り合う１対のパワーモジュール１００に挟まれた領域をダイシングライン領域１０１として、パワーモジュール２００がダイシングライン領域１０１にてこれに沿うように切断されることにより、パワーモジュール１００が形成される。
次に図５〜図１３を用いて、パワーモジュール１００の形成方法について説明する。なお図５〜図１３においては、基本的に図４において点線で囲んだ、パワーモジュール２００の切断後の単一のパワーモジュール１００の領域についてのみ示し他の領域については図示を省略しているが、パワーモジュール２００全体（複数並ぶパワーモジュール１００のそれぞれ）において図５〜図１３と同様の処理がなされる。
図５を参照して、まず金属基板５と、絶縁層６と、回路パターン７とがこの順に適宜積層された構成を有する基板１が準備され、このうち最上層である回路パターン７の一方（図５の上側）の主表面上に、はんだ８が適宜供給される。はんだ８はたとえば一般公知のマイクロソルダリングにより供給されることが好ましい。
図６を参照して、あらかじめ準備された、図３に示す形状を有する（上方端部１２が塞がっている）複数の筒状電極３が、単一の整列治具２１に形成された複数の保持部２１ａのそれぞれに１つずつ保持される。保持部２１ａは、パワーモジュール１００を形成するために筒状電極３を配置したい箇所に対応する箇所に形成されており、たとえば基板１に対向させる側の表面の一部に形成された凹形状として存在する。
図３に示す形状を有する筒状電極３は、銅を溶融したものを金型により成形することで形成される。この成形は、たとえば冷間深絞り加工とプレス加工とを用いてなされることが好ましい。空洞切欠き部１５についても、金型を用いて所望の形状となるように加工される。なお図３に示す上方端部１２の肉厚Ｔは、空洞切欠き部１５により薄くなった部分以外の部分においてたとえば５０μｍ以上１００μｍ以下となるように形成されることが好ましく、空洞切欠き部１５により薄くなった部分についてはそれよりもさらに薄くされてもよい。
形成された筒状電極３は、たとえばパーツフィーダにより整列治具２１の保持部２１ａに入れられる。
図７を参照して、図６の整列治具２１を上下反転させ、複数の筒状電極３を保持する整列治具２１が、基板１と間隔をあけて互いに対向するようにセットされる。このとき保持部２１ａが形成される側が基板１に対向するよう図７の下側を向くため、保持部２１ａはそこから筒状電極３が落下しない程度の保持力を有することが好ましい。なおこのとき、半導体チップ２を所望の位置（所望のはんだ８上）に載置することが好ましい。
図８を参照して、図７の整列治具２１を下方に移動させ、筒状電極３をその真下の回路パターン７上のはんだ８に接するように載置させる。このように整列治具２１は、複数の筒状電極３を一括して（一時に）その真下の回路パターン７上のはんだ８に接するように載置させることができる。次にその状態でたとえば一般公知のはんだリフロー工程を用いて、各筒状電極３および半導体チップ２が回路パターン７に接続される。
以上により、基板１の一方の主表面上に、半導体チップ２と、筒状電極３とが実装される。
図９を参照して、整列治具２１が除去された後、たとえば半導体チップ２の表面上の電極と回路パターン７とが、銅またはアルミニウムのワイヤ配線９により超音波ボンディングされる。
図１０を参照して、筒状電極３およびワイヤ配線９が形成された基板１が、樹脂封止用の上金型２２にセットされる。また上金型２２と対向することにより対をなす下金型２３が準備される。下金型２３は樹脂材料をその内部のキャビティに保持可能な容器状の形状を有している。下金型２３に樹脂材料が供給されるキャビティの内壁面を覆うように、フィルム材２４が貼り付けられる。上金型２２と下金型２３とが互いに対向するようにいわゆる型締めされることにより、上金型２２にセットされた基板１は上金型２２と下金型２３の内部領域とにより形成されるキャビティ内に配置される。このとき上金型２２にセットされた基板１は上下反転されるため、上金型２２はそこから基板１が落下しない程度の保持力を有することが好ましい。
上金型２２および下金型２３は、基板１を収納する領域が基板１にフィット可能な平面形状、すなわちたとえば矩形の平面形状を有することが好ましい。フィルム材２４は、たとえばその厚みが５０μｍ以上１５０μｍ以下であり、たとえばＰＥＴフィルム、テフロン（登録商標）のフィルム、フッ素フィルムからなる群から選択される少なくとも一種により形成されることが好ましい。
図１１を参照して、図１０の上金型２２と下金型２３とが、特に基板１を収納する領域の外側の領域において互いに接触するように型締めされる。これにより、筒状電極３の基板１から最も離れた上方端部１２（図１１においては筒状電極３の最下部）がフィルム材２４を押圧するようにフィルム材２４と接触する。フィルム材２４は柔軟性が高いため、たとえば図１１において複数並ぶ筒状電極３の上下方向の高さにばらつきがあったとしても、当該ばらつきを吸収するようにすべての筒状電極３の上方端部１２と接触することができる。このため、フィルム材２４が存在することにより、図１１において複数並ぶ筒状電極３の上下方向の高さにばらつきがあったとしても、すべての筒状電極３の上方端部１２上に樹脂材料が回り込まないように樹脂材料を供給することができる。
また金属基板５の絶縁層６と隣接する側と反対側の主表面（図１１における上側の主表面）についても、通常はキャビティ１６内の上金型２２の内壁面に接触するため、当該主表面上には基本的に樹脂材料は供給されない。
上金型２２と下金型２３とが型締めされた状態で、たとえば一般公知のトランスファーモールド法を用いて、両者間のキャビティ１６内にモールド樹脂４が充填される。具体的には、まず、トランスファーモールド法で用いるエポキシ樹脂などの樹脂材料が加熱溶融され、低粘度の状態でモールド樹脂４としてキャビティ１６内に注入される。そして、キャビティ１６への当該樹脂材料の充填完了後に圧力を保持しながら樹脂材料を硬化反応させることにより固形のモールド樹脂４の形態が形成される。このようにして基板１、半導体チップ２、筒状電極３がモールド樹脂４により封止される。
なお当該封止する工程においては、上記のトランスファーモールド法の代わりに、一般公知のコンプレッションモールド法またはインジェクションモールド法が用いられてもよい。
図１２を参照して、モールド樹脂４により封止された基板１から、上金型２２および下金型２３が取り外される。上記のように筒状電極３の上方端部１２の最上面上は、フィルム材２４に覆われるためモールド樹脂４が供給されない。このため上方端部１２はモールド樹脂４から露出している。また金属基板５の絶縁層６と隣接する側と反対側の主表面もモールド樹脂４から露出している。
図１３を参照して、モールド樹脂４により基板１などが封止された後、筒状電極３の上方端部１２から筒状電極３内の空洞部１４に通じるスリット状の開口１７が形成される。この開口１７は、一般公知の機械加工または特に穴開け用のパンチプレスを用いた加工（プレス加工）により形成される。開口１７は、平面視において空洞部１４（空洞部１４の縁部１４ａ）と重なるように形成されることが好ましい。形成された開口１７は空洞部１４と一体になり、上方端部１２から下方端部１１まで筒状電極３を貫通する空洞部１４となる。
機械加工は加工精度が高いが、切削屑が発生することと、長い加工時間を要することとにより、加工の効率が低下する可能性がある。そこで、切削屑の発生しにくいプレス加工を用いることにより、加工時間を短縮することができる。
以上のように、モールド樹脂４により封止された後、図１３の工程において開口１７が形成されるまで、上方端部１２は開口を有することなくその全体が筒状電極３の本体により塞がれた状態となっている。
図２を再度参照して、図１３の工程において筒状電極３を貫通するように形成された空洞部１４内に取り出し電極１０が、一般公知のプレスフィット接続により挿入される。具体的には、空洞部１４よりやや幅の広い端子としての取り出し電極１０が、上方端部１２側から空洞部１４内に圧入される。これにより、取り出し電極１０と空洞部１４との表面に形成されためっき膜など同士が接触するため、両者が電気的に接続される。
最後に図４を参照して、パワーモジュール２００に複数並ぶように形成された個々のパワーモジュール１００ごとに、基板１が切断される。具体的には、パワーモジュール２００の主表面に沿う方向に関して複数のパワーモジュール１００の間に挟まれたダイシングライン領域１０１において、これに沿うようにパワーモジュール２００が切断され、個々のパワーモジュール１００に分割される。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、筒状電極３の上方端部１２が塞がれた状態で樹脂封止がなされるため、モールド樹脂４が上方端部１２から筒状電極３の空洞部１４内に進入することが抑制される。
仮に空洞部１４内にモールド樹脂４が進入すれば、空洞部１４内に取り出し電極１０が挿入されても、パワーモジュール１００内とパワーモジュール１００外との電気的な接続が得られなくなる可能性がある。また空洞部１４内のモールド樹脂４が取り出し電極１０の挿入を妨げる可能性もある。本実施の形態により、モールド樹脂４の空洞部１４内への進入が抑制されることにより、上記の不具合の発生を排除することができる。
本実施の形態においては上方端部１２が塞がれた状態でモールド樹脂４が供給されるため、モールド樹脂４の供給の際に上方端部１２を塞ぐためのキャップ治具またはスリーブを用いる必要がなくなる。したがって、モールド樹脂４の供給に不要な部品を用いる必要がなくなることから、パワーモジュール１００の製造コストを削減することができる。
また本実施の形態においては上方端部１２が塞がれた状態でモールド樹脂４が供給されるため、モールド樹脂４の供給の際に筒状電極３の上方端部１２の開口を塞ぐためにことさら筒状電極３をバネ性を有する形状にして金型２２，２３を用いて強く押圧する必要もない。このため、筒状電極３と回路パターン７とを接続するはんだ８が強い応力によるダメージを受けるなどの不具合の発生を抑制することができる。
本実施の形態の筒状電極３は、下方端部１１側にフランジ１３を含むように形成され、フランジ１３が基板１の回路パターン７に実装される。フランジ１３が基板１に実装されるため、筒状電極３と基板１との接合面積が大きくなり、はんだ８による接合部の強度が上がるなど、当該接合部の信頼性を向上することができる。この観点からも、筒状電極３と回路パターン７とを接続するはんだ８が強い応力によるダメージを受けるなどの不具合の発生を抑制することができる。
また接合部の強度が向上することにより、筒状電極３に開口１７を形成する工程の際に上方端部１２に加える応力がはんだ８およびその下側の基板１にダメージを与える可能性を低減することができる。
また筒状電極３が下方端部１１において広い接合面積を有するフランジ１３により回路パターン７に実装されるため、たとえばフランジ１３と回路パターン７との間に隙間が発生し、そこから筒状電極３の空洞部１４内にモールド樹脂４が進入する可能性を低減することができる。
筒状電極３の外周は、下方端部１１から上方端部１２に向けて徐々に小さくなるように、（基板１の主表面に垂直な方向に対して）傾斜している。このため、金型により筒状電極３の外形を成形することが容易となる。また上記の外観形状を有する筒状電極３は、金型による成形後に当該金型から取り外すことが容易になる。さらに上記の外観形状を有する筒状電極３は、整列治具２１の保持部２１ａからの取り外しを容易にすることができる。
筒状電極３の上方端部１２の肉厚Ｔ（図３参照）が、空洞部１４と平面視において重なる領域の少なくとも一部の真上において他の領域よりも薄くなった空洞切欠き部１５を有することにより、開口１７の形成時にたとえばプレス加工により上方端部１２側の筒状電極３をより容易に打ち抜くことができる。特に当該空洞切欠き部１５が、空洞部１４の外周の真上すなわち縁部１４ａに沿うように形成されることにより、プレス加工による筒状電極３の打ち抜きがいっそう容易になる。
また空洞切欠き部１５を有することにより、開口１７の形成時に上方端部１２を打ち抜く際に、打ち抜くための治具と筒状電極３の上方端部１２側の底面（内壁面）との間隔を小さくすることができる。このため、当該間隔によりプレス加工部位にいわゆるダレまたはカエリなどの加工不良が発生する可能性を低減することができる。
さらに本実施の形態においては、複数の筒状電極３を整列治具２１にセットすることにより、複数の筒状電極３を基板１の主表面上に一括して供給および実装することができる。これにより、筒状電極３を高精度に所望の位置に実装することができるとともに、筒状電極３を容易にかつ高効率に実装することができる。
さらに本実施の形態においては、下金型２３のキャビティ１６を形成する領域の内壁面を覆うようにフィルム材２４が供給され、このフィルム材２４が樹脂封止の際に上方端部１２の最上面を覆う。フィルム材２４は複数の筒状電極３間の上下方向の高さのばらつきを吸収するようにすべての上方端部１２の最上面を覆うことができるため、筒状電極３の最上面上に樹脂材料が供給され、その最上面上に不要な樹脂のバリなどが形成される可能性を低減することができる。仮にこのような樹脂のバリが形成されれば、後の開口１７を形成する工程の際に樹脂のバリの分だけ開口１７を形成するために除去すべき部材の体積が大きくなり、開口１７を形成する加工の効率が低下する可能性がある。このため本実施の形態によれば、上記のバリに起因する加工の効率の低下を抑制することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 基板、２ 半導体チップ、３ 筒状電極、４ モールド樹脂、５ 金属基板、６ 絶縁層、７ 回路パターン、８ はんだ、９ ワイヤ配線、１０ 取り出し電極、１１ 下方端部、１２ 上方端部、１３ フランジ、１４ 空洞部、１４ａ 縁部、１５ 空洞切欠き部、１６ キャビティ、１７ 開口、２１ 整列治具、２１ａ 保持部、２２ 上金型、２３ 下金型、２４ フィルム材、１００，２００ パワーモジュール、１０１ ダイシングライン領域。

Claims (6)

  1. 基板の一方の主表面上に、半導体チップと、筒状電極とを実装する工程と、
    前記筒状電極の、前記基板に実装される一方の端部と反対側の他方の端部が少なくとも露出するように、前記基板、前記半導体チップおよび前記筒状電極を樹脂材料により封止する工程と、
    前記封止する工程の後に、前記筒状電極の、前記他方の端部から前記筒状電極内の空洞部に通じる開口を形成する工程とを備え、
    前記開口を形成する工程を行なう前においては、前記筒状電極の前記他方の端部は塞がっている、半導体装置の製造方法。
  2. 前記筒状電極は、前記一方の端部側にフランジを含むように形成され、
    前記筒状電極は、前記フランジにおいて前記基板に実装される、請求項１に記載の半導体装置の製造方法。
  3. 前記筒状電極の外周は、前記筒状電極の外周の平面視における大きさが、前記一方の端部側から前記他方の端部側に向けて徐々に小さくなるように傾斜している、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記開口を形成する工程を行なう前においては、前記筒状電極は、前記他方の端部の肉厚が、前記空洞部と平面視において重なる領域の少なくとも一部の真上において前記重なる領域以外の領域よりも薄くなっている、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記開口を形成する工程を行なう前においては、前記筒状電極は、前記他方の端部の肉厚が、前記空洞部の外周の真上において前記空洞部の外周の真上以外の領域よりも薄くなっている、請求項４に記載の半導体装置の製造方法。
  6. 前記筒状電極を実装する工程は、単一の治具により複数の前記筒状電極を保持する工程と、
    前記治具が複数の前記筒状電極を一括して前記基板の一方の主表面上に供給する工程とを含む、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
JP2014132430A 2014-06-27 2014-06-27 半導体装置の製造方法 Active JP6249892B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014132430A JP6249892B2 (ja) 2014-06-27 2014-06-27 半導体装置の製造方法
US14/665,577 US9437460B2 (en) 2014-06-27 2015-03-23 Method for manufacturing semiconductor device
DE102015210603.9A DE102015210603B4 (de) 2014-06-27 2015-06-10 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201510363009.3A CN105225971B (zh) 2014-06-27 2015-06-26 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014132430A JP6249892B2 (ja) 2014-06-27 2014-06-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016012604A true JP2016012604A (ja) 2016-01-21
JP2016012604A5 JP2016012604A5 (ja) 2016-06-23
JP6249892B2 JP6249892B2 (ja) 2017-12-20

Family

ID=54839996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014132430A Active JP6249892B2 (ja) 2014-06-27 2014-06-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9437460B2 (ja)
JP (1) JP6249892B2 (ja)
CN (1) CN105225971B (ja)
DE (1) DE102015210603B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522435B2 (en) 2016-03-18 2019-12-31 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2020047377A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 半導体装置、半導体装置の製造方法
US11171078B2 (en) 2019-07-19 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062621B2 (en) * 2016-04-30 2018-08-28 Ixys, Llc Power semiconductor device module having mechanical corner press-fit anchors
US10347549B2 (en) * 2016-04-30 2019-07-09 Littelfuse, Inc. Power semiconductor device module having mechanical corner press-fit anchors
CN109417068B (zh) * 2017-01-17 2022-05-06 富士电机株式会社 半导体装置
DE112017007673B4 (de) * 2017-06-21 2022-08-18 Mitsubishi Electric Corporation Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
CN107946273A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种插接功率模块封装装置
JP7279354B2 (ja) * 2018-12-17 2023-05-23 富士電機株式会社 半導体素子及び半導体素子の識別方法
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11901273B2 (en) * 2021-07-26 2024-02-13 Infineon Technologies Ag Power module with press-fit contacts
US20240170378A1 (en) * 2022-11-17 2024-05-23 Semiconductor Components Industries, Llc Power module package with molded via and dual side press-fit pin
WO2024110052A1 (en) * 2022-11-25 2024-05-30 Huawei Digital Power Technologies Co., Ltd. Molded power module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374061A (ja) * 2001-06-15 2002-12-26 Ibiden Co Ltd プリント配線板の製造方法
JP2009088150A (ja) * 2007-09-28 2009-04-23 Spansion Llc 半導体装置及びその製造方法
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP2010129670A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2010182828A (ja) * 2009-02-04 2010-08-19 Mitsubishi Electric Corp 電力用半導体モジュールとその製造方法
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5262793B2 (ja) 2009-02-13 2013-08-14 三菱電機株式会社 電力用半導体装置とその製造方法
JP2011187819A (ja) 2010-03-10 2011-09-22 Mitsubishi Electric Corp 樹脂封止型パワーモジュールおよびその製造方法
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
CN103824821B (zh) * 2014-03-11 2016-04-06 湖南进芯电子科技有限公司 一种塑料密闭封装的开关电源模块及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374061A (ja) * 2001-06-15 2002-12-26 Ibiden Co Ltd プリント配線板の製造方法
JP2009088150A (ja) * 2007-09-28 2009-04-23 Spansion Llc 半導体装置及びその製造方法
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP2010129670A (ja) * 2008-11-26 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2010182828A (ja) * 2009-02-04 2010-08-19 Mitsubishi Electric Corp 電力用半導体モジュールとその製造方法
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522435B2 (en) 2016-03-18 2019-12-31 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2020047377A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 半導体装置、半導体装置の製造方法
US11171078B2 (en) 2019-07-19 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN105225971A (zh) 2016-01-06
DE102015210603B4 (de) 2019-05-23
DE102015210603A1 (de) 2015-12-31
US9437460B2 (en) 2016-09-06
CN105225971B (zh) 2018-12-04
JP6249892B2 (ja) 2017-12-20
US20150380274A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6249892B2 (ja) 半導体装置の製造方法
JP5339800B2 (ja) 半導体装置の製造方法
CN107078127B (zh) 电力用半导体装置及其制造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US9431326B2 (en) Semiconductor device and manufacturing method thereof
EP2775524B1 (en) Method for manufacturing a semiconductor device
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
WO2018179981A1 (ja) 半導体装置
JP2014123618A (ja) 半導体モジュール、その製造方法およびその接続方法
US20150270207A1 (en) Semiconductor module package and method of manufacturing the same
CN106252301A (zh) 具有增大的爬电距离的电子装置
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
JP4894783B2 (ja) 半導体装置および半導体装置の製造方法
JP2015176871A (ja) 半導体装置及びその製造方法
CN108538728B (zh) 制造半导体器件的方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP4784945B2 (ja) 半導体装置の製造方法
JP2007311518A (ja) 半導体装置の製造方法及び半導体装置
JP4887346B2 (ja) 半導体装置
JP2012174748A (ja) 半導体モジュールの構造およびその製造方法
CN112750801B (zh) 功率半导体装置
JP4293232B2 (ja) 半導体装置の製造方法
JP5086315B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6249892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250