JP5012772B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP5012772B2
JP5012772B2 JP2008303795A JP2008303795A JP5012772B2 JP 5012772 B2 JP5012772 B2 JP 5012772B2 JP 2008303795 A JP2008303795 A JP 2008303795A JP 2008303795 A JP2008303795 A JP 2008303795A JP 5012772 B2 JP5012772 B2 JP 5012772B2
Authority
JP
Japan
Prior art keywords
rod
sleeve
shaped electrode
electrode terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008303795A
Other languages
English (en)
Other versions
JP2010129818A (ja
Inventor
義弘 山口
誠次 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008303795A priority Critical patent/JP5012772B2/ja
Publication of JP2010129818A publication Critical patent/JP2010129818A/ja
Application granted granted Critical
Publication of JP5012772B2 publication Critical patent/JP5012772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、トランスファー成形を行う半導体装置の製造方法および半導体装置に関し、特に棒状電極端子を半導体素子の表面に対して直立するように配置してシステムおよび半導体装置の小型化を行う半導体装置の製造方法および半導体装置に関する。
半導体装置のパッケージは、製造コストや生産性などの観点からトランスファー成形による樹脂封止で形成されることが多い。トランスファー成形では、樹脂組成物（モールド樹脂）を必要に応じて高周波加熱し溶融させ、高温に保たれた金属金型内部の空洞であるキャビティ内に充填する。金属金型は典型的には上金型と下金型からなり、前述のキャビティは上金型の内壁と下金型の内壁により規定される空洞である。そして、モールド樹脂の充填およびその後に行われるモールド樹脂の加圧にはプランジャーが用いられモールド樹脂が加熱硬化される。
トランスファー成形によりパッケージされる対象全体はインサート物とよばれることがある。インサート物には、例えば回路パターンの形成された絶縁基板や回路パターンに接合された半導体素子、回路パターン又は半導体素子の電極と接合されモールド樹脂の外部にのびるべき電極端子などが含まれる。トランスファー成形では典型的には下金型の内壁にインサート物を搭載し上金型と下金型を直接的または間接的に接触させて型締めを行う。
型締めが行われた状態でキャビティへモールド樹脂が充填されて周知の方法によりモールド樹脂により樹脂封止された半導体装置が製造される。トランスファー成形では、型締めされた状態において電極端子が前述の上金型内壁に接触するなどして、樹脂封止後にモールド樹脂の外部へ露出する。
ここでいう電極端子はトランスファー成形後にパッケージ外部へのびてパッケージ外部と電気的に接続されるものである。そして、複数のパッケージをプリント基板に平面配置することを考慮すると、電極端子はパッケージ側面（半導体素子の表面と平行方向）にのびるのではなく、パッケージ上面（半導体素子の表面と垂直方向）にのびるように配置する方がシステムおよび半導体装置の小型化に好ましい。
特許文献１には電極端子がパッケージ側面（半導体素子の表面と平行方向）にのびる構成が開示されており、特許文献４には電極端子がパッケージ上面（半導体素子の表面と垂直方向）にのびる構成が開示されている。
特開平０８−２０４０６４号公報 特開２００１−３３２５７３号公報 特開２００６−１２８２５０号公報 特開２００７−１８４３１５号公報
電極端子がパッケージ上面（半導体素子の表面と垂直方向）にのびる構成を採用する場合、半導体素子の表面に対して直立する棒状電極が電極端子として用いられる（以後このような構成を電極端子直立型と称する）。棒状電極は一端が回路パターン又は半導体素子の電極と接合され、他端ではモールド樹脂の外部に露出する必要がある。よって上金型と下金型によって型締めされキャビティ内部に棒状電極を含むインサート物が配置された状態において、棒状電極の他端が上金型の内壁に接触している必要がある。
ところがインサート物の総厚がキャビティ内部の縦方向距離より厚いと、インサート物が型締めによってダメージを受ける問題があった。一方インサート物の総厚がキャビティ内部の縦方向距離より薄いと、型締めの際に棒状電極の他端が上金型の内壁に接触せず、棒状電極の他端の全てがモールド樹脂で覆い隠されて外部に露出しない問題があった。さらにこれらの問題を回避するためにはインサート物の厚さおよび金型の寸法精度を厳しく管理する必要があり、製造コストの増加や歩留まり低下の問題があった。また、これらの問題よって棒状電極を絶縁基板の回路パターン上などではなく、半導体素子上に設けることを困難としていたので半導体装置の小型化が制限されていた。
本発明は、上述のような課題を解決するためになされたもので、インサート物の厚さおよび金型の寸法精度を厳しく管理することによる製造コストの増加等を回避して小型化に対応した半導体装置を供給できる半導体装置の製造方法および半導体装置を提供することを目的とする。
本願の発明にかかる半導体装置の製造方法は、棒状電極端子が、絶縁基板表面に形成された回路パターン又は半導体素子上に直立するように、該棒状電極端子の一端を該回路パターン又は該半導体素子上に接合する工程と、該棒状電極端子の他端に装着される該棒状電極端子の長手方向に可動であるスリーブを、該棒状電極の長手方向の長さより該棒状電極と該スリーブからなる構造の長さの方が長くなるように該棒状電極端子の他端に装着する工程とを備える。さらに、上金型の内壁を該スリーブに下方向の力を及ぼすように該スリーブと接触させ、かつ、下金型の内壁からは該絶縁基板の裏面に上方向の力を及ぼすようにした状態で型締めを行い、該棒状電極と該スリーブからなる構造の長さを短くするように該スリーブの該棒状電極に対する相対位置を変化させつつ該スリーブを該棒状電極端子に圧入する工程と、該スリーブを該棒状電極端子に圧入した後に該上金型と該下金型から構成される空洞であるキャビティ内にモールド樹脂を充填する工程とを備える。そして、該モールド樹脂を充填する際には該上金型の内壁と該スリーブが接触していることを特徴とする。
本願の発明にかかる半導体装置は、金属製のベース板と、該ベース板の表面に接合された絶縁基板と、該絶縁基板の該ベース板に接合された面と反対の面に形成された回路パターンと、該回路パターン上に接合された半導体素子と、該回路パターン又は、該半導体素子の該回路パターンと接合された面と反対の面上に直立するように、該回路パターン又は該半導体素子に一端が接合された棒状電極端子と、該棒状電極端子の他端に装着したスリーブとを備える。そして、該ベース板、該絶縁基板、該半導体素子、該棒状電極端子、該スリーブを、該スリーブの該絶縁基板と対向する面と反対の面および該ベース板の裏面を露出するようにして覆うモールド樹脂とを備えることを特徴とする。
本発明により容易にシステムおよび半導体装置の小型化ができる。
実施の形態
本実施形態は容易にシステムおよび半導体装置の小型化が可能な半導体装置の製造方法および半導体装置に関する。実施形態では図を参照して説明を進める。なお、同一材料または同一、対応する構成要素には同一の符号を付して説明を省略する場合がある。
図１はこの実施形態の半導体装置１０における断面図である。この実施形態の半導体装置１０はインサート物１１がモールド樹脂４２により覆われるように配置される構成である。インサート物１１とはトランスファー成形の際にキャビティ内に配置されて樹脂封止の対象となるものをいう。インサート物１１は金属製のベース板１２を備える。ベース板１２の表面には鉛フリーはんだにより絶縁基板１６の導体ベタパターン１８が接合される。一方ベース板１２の裏面はモールド樹脂４２から露出する。モールド樹脂４２としては、熱硬化性であるエポキシ樹脂などである。
ベース板１２は主に後述する半導体素子などからの放熱を促進するヒートスプレッダとして機能するものである。ベース板１２の材料としては例えばＣｕ、ＡｌＳｉＣ、Ｃｕ−Ｍｏ等の材料が用いられる。
また、絶縁基板１６はアルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）などのセラミックスからなり、その表面に回路パターン２０が形成され裏面に導体ベタパターン１８が形成されている。回路パターン２０、導体ベタパターン共に例えばＣｕ箔等で形成される。
絶縁基板１６に形成された回路パターン２０には半導体素子２４およびチップ抵抗２６が接合される。これらの接合には鉛フリーはんだ２２が用いられる。この実施形態で半導体素子２４はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であって鉛フリーはんだ２２で回路パターン２０と接合される。ＩＧＢＴ（半導体素子２４）の裏面にはコレクタ電極が形成されている。一方半導体素子２４の表面にはエミッタ電極が形成されている。なお、半導体素子２４はＩＧＢＴに限定されない。
さらに回路パターン２０には、半導体素子２４（絶縁基板１６）の表面に対して直立するように棒状電極端子３０が接合される。半導体素子２４の表面のエミッタ電極には、これに対して直立するように棒状電極端子３２が接合される。チップ抵抗２６が接合された回路パターン２０には、同様に絶縁基板１６に対して直立するように棒状電極端子３４が接合される。そして、それぞれにおいて棒状電極端子との接合は鉛フリーはんだ２３により行われる。なお、棒状電極端子３０、３２、３４の材料としては、導電性に優れるＣｕやその合金等が用いられる。
前述したように棒状電極端子３０、３２、３４はいずれも絶縁基板１６に対して直立するようにその一端が回路パターン２０又は半導体素子２４と接合される。すなわち、棒状電極端子３０、３２、３４はその長手方向が絶縁基板１６の回路パターン２０が形成された表面に対して垂直方向にのびるように接合される。
棒状電極端子３０、３２、３４の他端にはそれぞれスリーブ３６、３８、４０が装着（嵌合）されている。スリーブ３６、３８、４０は締りばめの筒状の形状（以後、筒状という）で棒状電極端子３０、３２、３４の他端を覆うが他端の上面は覆わない。そしてスリーブ３６、３８、４０の上面はモールド樹脂４２から露出しており、棒状電極端子３０、３２、３４の他端上面もモールド樹脂で覆われることなく外部との電気的接続が可能な構造となっている。この実施形態ではスリーブ３６、３８、４０は、その線膨張係数がモールド樹脂４２の線膨張係数と棒状電極端子３０、３２、３４の線膨張係数の間の値をとる材料、例えばＰＢＴ（ポリブチレンテレフタレート）で形成されている。この実施形態における各材料の線膨張係数αは、モールド樹脂のエポキシが約１３×１０−６／Ｋ、スリーブのＰＢＴが約１５×１０−６／Ｋ、棒状電極端子のＣｕが約１６×１０−６／Ｋである。なお、一般に樹脂の線膨張係数はフィラーの含有量を調整することによって所望の値を得るのに都合がよく、また射出成形によって形成可能なので安価である。
図２は図１の破線枠内の拡大図である。図２は棒状電極端子３０の他端とスリーブ３６の位置関係について説明する図である。図２から把握されるように、棒状電極端子３０の長手方向の長さより棒状電極端子３０とスリーブ３６からなる構造の長さの方が長くなる。
図３は図１の平面図である。先に述べているが図３に示されるようにこの実施形態の半導体装置はモールド樹脂４２の上面からスリーブ３６、３８、４０が表面に露出する。また、スリーブ３６、３８、４０に他端が覆われた棒状電極端子３０、３２、３４の上面もモールド樹脂４２から露出する。
図４は図３と同様に図１の平面図である。図４は半導体素子２４などのインサート物の配置を説明するためにモールド樹脂４２を省略した図である。図４から把握される通り、この実施形態ではＩＧＢＴである半導体装置２４の裏面のコレクタ電極は回路パターン２０により棒状電極端子３０と接合される。ＩＧＢＴである半導体装置２４の表面のエミッタ電極は棒状電極端子３２と接合される。半導体装置２４の表面のゲート電極はアルミワイヤ２８により回路パターン２０に引き出され、チップ抵抗２６を介して棒状電極端子３４と接続されている。
図５は図４などで説明したこの実施形態の半導体装置を回路記号に表したものである。図５から把握される通り、チップ抵抗２６はゲート抵抗である。この発明に係る半導体装置１０は上述の構成を備える。以後、半導体装置１０の製造方法について説明する。
図６はこの実施形態の半導体装置の製造方法を説明するフローチャートである。まず、絶縁基板の回路パターン２０に鉛フリーはんだ２２を塗布し半導体素子２４とチップ抵抗２６が回路パターンに接合される（ステップ５０）。次いで、アルミワイヤ２８によりワイヤボンディングが行われる（ステップ５２）。ワイヤボンディングによる接続は図４を参照して説明したとおり回路パターンと半導体素子２４とを接合する接続を含む。次いで、ベース１２板上に鉛フリーはんだ１４を塗布し、絶縁基板の裏面の導体ベタパターン１８とベース板１２の接合が行われる。これにより絶縁基板１６とベース板１２が接合される（ステップ５４）。なお、この例では絶縁基板の回路パターン上への半導体素子等の接合（ステップ５０）と、絶縁基板の導体ベタパターンとベース板との接合（ステップ５４）とを個別に行っているが、これらは同時に接合されるようにしてもよい。
次いで、棒状電極端子の接合が行われる（ステップ５６）。ステップ５６ではまず、棒状電極端子３０、３２、３４が接合されるべき部分である回路パターン２０および半導体素子２４表面に鉛フリーはんだ２３が塗布される。その後、この塗布された鉛フリーはんだ２３に対して棒状電極端子３０、３２、３４の接合を行うのだが、この際、位置決め冶具７２の使用により、例えばベース板１２を基準にして棒状電極端子３０、３２、３４が所定位置に配置され、かつ直立（鉛直）に固定されるように行われる。そして、棒状電極端子３０、３２、３４が所定位置への接合により固定された後は、そのベース板１２の裏面がモールド成形のための下金型７０の内壁と接するように設置される（図７参照）。またこの際、棒状電極端子３０、３２、３４が半導体装置の外形に係る仕様（規格）にあわせて正確に位置されるようにするためには、ベース板１２が下金型７０の所定位置に設置される必要がある。
ここで、棒状電極３０、３２、３４の他端からベース板１２の裏面までの距離は図７ではＨａで示されている。この実施形態でＨａは後述するキャビティ内部の縦方向距離ｈ以下である。なお、言うまでも無くこの距離ｈは半導体装置におけるパッケージの厚さと同じである。
次いで、棒状電極端子３０、３２、３４にスリーブ３６、３８、４０が装着される（ステップ５８）。ステップ５８は図８を参照して説明する。スリーブ３６、３８、４０は図８矢印方向に押下されそれぞれ棒状電極端子３０、３２、３４の他端に装着される。スリーブ３６、３８、４０は筒状の形状である。また、スリーブ３６、３８、４０は後述する金型の型締めにおいて力が加えられることで棒状電極端子３０、３２、３４の長手方向に圧入され得るものである。なお、「圧入」とは力を加えて押し込むことであり広義に解釈されるべきものである。この圧入における力によって、半導体素子表面に損傷等を与えることのないよう棒状電極端子とスリーブとの装着の程度が決定されている。つまり、比較的その厚さの薄いＩＧＢＴなどの半導体素子の場合、その損傷を避けるためには表面にかかる圧力を約４０ＭＰａ以下に抑えることが必要であるが、本発明の棒状電極端子とスリーブによる構成では、この値よりも十分小さな圧力範囲に抑えることが可能である。
スリーブ３６、３８、４０の装着によりインサート物の形成を終える。ステップ５８を終えた段階でのインサート物の総厚すなわち、ベース板１２の裏面からスリーブ３６、３８、４０の上面までの距離は、ベース板１２の裏面から棒状電極端子３０、３２、３４の他端（の先端）までの距離より長い。換言すれば、スリーブ３６は、棒状電極端子３０単体の長手方向の長さより棒状電極端子３０とスリーブ３６からなる構造の長さの方が長くなるように棒状電極端子３０に装着される。他の棒状電極端子とスリーブも同様の関係である。
ここで、ステップ５８は下金型７０へベース板１２を接触させて行うことは必須ではなく、スリーブ３６、３８、４０の装着後に下金型７０へベース板１２を接触させてもよい。
次いで、ステップ５８までの工程で形成されたインサート物をキャビティ内部に配置するように上金型と下金型とが型締めされ、スリーブ３６、３８、４０は棒状電極端子３０、３２、３４へ圧入される（ステップ６０）。ステップ６０は図９、１０を参照して説明する。
図９は型締め直前のインサート物の総厚を説明する図である。図８を参照して説明したように、ステップ５８を終えた段階でのインサート物の総厚Ｈｂは前述のＨａより大きい。また、Ｈｂは後述するキャビティ内部の縦方向距離ｈよりも大きい。図９に示されるように上金型７４が下金型７０に対して近づき型締めが行われる際には、Ｈｂはｈより大きいのだから上金型の内壁がスリーブ３６、３８、４０に接触する。より詳細には、上金型の内壁がスリーブ３６、３８、４０に下方向の力を及ぼし、下金型の内壁がベース板１２の裏面に上方向の力を及ぼす。このとき、スリーブ３６、３８、４０が棒状電極端子３０、３２、３４の長手方向に圧入される。この圧入が行われるため、型締めの最中にＨｂの値が徐々に小さくなっていき、型締めを終えた段階では、キャビティ内部の縦方向距離ｈとＨｂとが一致する。
図１０は、下金型７０と上金型７４とで型締めされた状態を説明する図である。図１０で示されるようスリーブ３６、３８、４０が棒状電極端子３０、３２、３４に圧入された結果、Ｈｂとｈは一致する。また、型締めを完了した時点でもスリーブ３６、３８、４０は上金型７４の内壁への接触を保っている。
次いで、上述の接触を維持した状態でキャビティ７６内にゲート８０からモールド樹脂を加圧充填し、モールド樹脂の加熱硬化を行う（ステップ６２）。ステップ６２は図１１を参照して説明する。図１１に示されるとおり、ゲート８０からキャビティ７６内へモールド樹脂４２が加圧充填される。なお、図１１中のエアベント８２はキャビティ７６内が意図しない高圧になることを防止する自動開閉弁であり周知の技術である。
次いで、インサート物の樹脂封止が完了した半導体装置を金型から取り出して処理を終える（ステップ６４）。この実施形態の半導体装置の製造方法は上述の各工程を備える。
この実施形態の半導体装置の製造方法によれば、図６のステップ６０において説明した通り、型締めの際にスリーブ３６、３８、４０がそれぞれ棒状電極端子３０、３２、３４へ圧入される。これによりモールド樹脂注入の際のインサート物の総厚をキャビティ内部の縦方向距離と一致させることができる。従って棒状電極端子を確実にモールド樹脂外部へ露出することができる。また、型締めにおいてもインサート物の総厚がキャビティ内部の縦方向距離より大きくなることによるインサート物へのダメージが発生することもない。
さらに、この実施形態のインサート物はスリーブ３６、３８、４０が必要に応じてインサート物総厚とキャビティ内部の縦方向距離が一致するように圧入されるからインサート物の製造工程においてその総厚を厳しく管理する必要はない。よって電極端子直立型の半導体装置を製造する場合であっても、厳密な製造工程管理による製造コストの増加や歩留まり低下の問題を回避してシステムおよび半導体装置の小型化ができる。
さらに、この実施形態のスリーブ３６、３８、４０の線膨張係数はモールド樹脂４２の線膨張係数と棒状電極端子３０、３２、３４の線膨張係数の間の値をとる材料で形成されている。よってモールド樹脂４２と棒状電極端子３０、３２、３４との間の線膨張係数の差に起因して温度サイクルで半導体装置内に生じる応力はスリーブ３６、３８、４０により緩和される。
このようにこの実施形態の半導体装置の製造方法および半導体装置によれば、システムおよび半導体装置の小型化に好適な電極端子直立型の半導体装置を金型とインサート物の厳密な寸法管理なしに容易に製造できる。さらにスリーブによる前述した応力緩和によって、棒状電極端子とモールド樹脂との間に隙間や亀裂が生じにくくなることで、外観上の不良が減少するので歩留まりの向上が図られ、また長期間に渡って良好な信頼性を得ることができる。
この実施形態でスリーブの形状は筒状であるとしたが本発明はこれに限定されない。すなわちこの実施形態におけるスリーブは図１２（Ａ）に記載されるように締りばめの筒状のスリーブであるが、図１２（Ｂ）、（Ｃ）に示すようにスリーブ内壁に突起を有する構成であってもこの発明の効果を得られる。図１２（Ｂ）に示されるように円周状の突起９２を備えると、棒状電極の他端における気密性が高まりモールド樹脂が棒状電極の他端上面に及ぶことを確実に抑制できる。一方図１２（Ｃ）に示されるように部分的な突起部９４を備えるとスリーブの棒状電極に対する可動性を高めることができる。なお、図１２（Ａ）、（Ｂ）、（Ｃ）ともに上に記載されるのはスリーブの平面図であり、その下には正面図が記載されている。後述する図１３についても同様である。
同様に、スリーブの形状は図１３（Ａ）、（Ｂ）、（Ｃ）に示す形状であってもよい。図１３（Ａ）には巻状スリーブ９６が示されている。巻状スリーブ９６は棒状電極端子の他端に巻きつく構成である。図１３（Ｂ）には絞り状スリーブ９８が示されている。絞り状スリーブ９８はその内壁に絞り構造を有することで棒状電極端子に圧入、装着が可能である。図１３（Ｃ）にはゴム製リング状スリーブ１００が示されている。ゴム製リング状スリーブ１００はゴムの弾性力を利用して棒状電極端子の他端に圧入、装着が可能である。
この実施形態で説明した棒状電極端子は細長い形状の電極端子である限りにおいて様々な形状が考えられるため、棒状電極端子の語は広義に解釈されるべきものである。例えば、棒状電極端子は図１４に示すように棒状部１０２と板状底部１０４を備える構成であってもよい。この場合、電極端子と回路パターンとの接合は棒状部１０２単体の場合と比較して大面積で行われるため、半導体装置の信頼性の確保に好ましい。
同様に棒状電極端子は図１５に示される柱状電極端子１０６であってもよい。その場合にはスリーブ１０８の形状を柱状電極端子１０６の形状に対応させれば本発明の効果を得られる。また、図示していないが、棒状電極端子の他端部には穴が設けられていてもよい。この場合、半導体装置の棒状電極端子との電気的接続を実現するシステム側の接続用電極端子に、プレスフィットコネクタが利用できるので、溶接やはんだによる接合が不要となり、組み立て、取り付けが容易に行える。これは、柱状電極端子においても同様であって、柱状電極端子の場合は穴を複数個設けるようにしてもよい。
この実施形態におけるスリーブの材料としては、ＰＢＴの他の樹脂として、射出成形が可能で耐熱性も良好なＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ（ポリフェニレンサルファイド）などが適している。またスリーブは樹脂である必要はなく金属であるＣｕやＡｌなどを使用してもよい。なお、スリーブに金属を用いる場合は、システム側などとの接続において、その接続面積の増加を可能とするので、電気抵抗や熱抵抗を低下させる効果を有する。
棒状電極端子の他端からベース板の裏面までの距離Ｈａ（図７参照）を調整すること、例えば棒状電極端子の長さを選択することによって、半導体装置のパッケージ表面から棒状電極端子の他端表面までの距離（＝ｈ−Ｈａ）を任意に変更できるが、スリーブが樹脂による場合は、距離Ｈａを短く（薄く）することで電極端子間の沿面距離を伸ばす効果があり、半導体装置の耐圧をあげることが可能となる。そしてその効果を高めるには、ｈ−Ｈａ≧１ｍｍの条件を満足することが好ましい。
また、棒状電極端子を除くインサート物に関しては、半導体素子がベース板上の絶縁基板（回路パターン）に接合される形態のものについて説明したが、本発明はこれに限定されるものではない。例えば、特開２００４−１６５２８１に示されているような、絶縁シート上のヒートスプレッダ（金属板）に半導体素子が接合される形態のものに対して、そのリードフレームを棒状電極端子に置換することで本発明の利用が可能であり、当該構造の半導体装置に関連しても、容易にシステムおよび半導体装置の小型化が実現できる。
この実施形態における接合には鉛フリーはんだを用いているがこの発明はこれに限定されない。一般に鉛フリーはんだは鉛はんだと比較して数十度融点が高いことが知られている。よって、半導体素子へのダメージを考慮する必要がある場合など、鉛はんだを用いる方が好ましい場合には鉛はんだを用いても、前述したスリーブが圧入されることによる効果を得ることができる。
実施形態の半導体装置の断面図を説明する図である。 図１の破線枠内の拡大図である。 図１の平面図である。 モールド樹脂を省略した図１の平面図である。 回路記号で表された実施形態の半導体装置である。 実施形態の半導体装置の製造方法を説明するフローチャートである。 棒状電極端子の接合などについて説明する図である。 スリーブの棒状電極端子への装着などについて説明する図である。 スリーブの棒状電極端子への圧入などについて説明する図である。 上金型と下金型による型締めが行われた状態を説明する図である。 キャビティ内へのモールド樹脂の充填などについて説明する図である。 スリーブの形状について説明する図である。 スリーブの構成の例を説明する図である。 電極端子の一端を板状にした構成を説明する図である。 柱状の電極端子とスリーブについて説明する図である。
符号の説明
１０ 半導体装置、 １１ インサート物、 １２ ベース板、 １６ 絶縁基板、 ２０ 回路パターン、 ２３ 鉛フリーはんだ、 ３０ 棒状電極端子、 ３６ スリーブ、 ４２ モールド樹脂

Claims (11)

  1. 棒状電極端子が、絶縁基板表面に形成された回路パターン又は半導体素子上に直立するように、前記棒状電極端子の一端を前記回路パターン又は前記半導体素子上に接合する工程と、
    前記棒状電極端子の他端に装着される前記棒状電極端子の長手方向に可動であるスリーブを、前記棒状電極の長手方向の長さより前記棒状電極と前記スリーブからなる構造の長さの方が長くなるように前記棒状電極端子の他端に装着する工程と、
    上金型の内壁を前記スリーブに下方向の力を及ぼすように前記スリーブと接触させ、かつ、下金型の内壁からは前記絶縁基板の裏面に上方向の力を及ぼすようにした状態で型締めを行い、前記棒状電極と前記スリーブからなる構造の長さを短くするように前記スリーブの前記棒状電極に対する相対位置を変化させつつ前記スリーブを前記棒状電極端子に圧入する工程と、
    前記スリーブを前記棒状電極端子に圧入した後に前記上金型と前記下金型から構成される空洞であるキャビティ内にモールド樹脂を充填する工程とを備え、
    前記モールド樹脂を充填する際には前記上金型の内壁と前記スリーブが接触していることを特徴とする半導体装置の製造方法。
  2. 前記絶縁基板の裏面には金属製のベース板が接合され、
    前記圧入する際には、前記下金型の内壁と前記ベース板の前記絶縁基板と接合された面と反対の面とを接触させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記スリーブの線膨張係数は前記モールド樹脂の線膨張係数と前記棒状電極端子の線膨張係数との間の値であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記スリーブはＰＥＴ（ポリエチレンテレフタレート）、ＰＰＳ（ポリフェニレンサルファイド）、ＰＢＴ（ポリブチレンテレフタレート）、Ｃｕ、Ａｌのいずれかからなることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
  5. 前記スリーブは弾性体からなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記スリーブは、締りばめの筒状の形状であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記スリーブの内壁には絞り形状の突起が形成されたことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  8. 前記スリーブは前記棒状電極端子の他端に巻きつくばねからなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  9. 前記棒状電極端子の一端は他の部分より太く形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 金属製のベース板と、
    前記ベース板の表面に接合された絶縁基板と、
    前記絶縁基板の前記ベース板に接合された面と反対の面に形成された回路パターンと、
    前記回路パターン上に接合された半導体素子と、
    前記回路パターン又は、前記半導体素子の前記回路パターンと接合された面と反対の面上に直立するように、前記回路パターン又は前記半導体素子に一端が接合された棒状電極端子と、
    前記棒状電極端子の他端に装着したスリーブと、
    前記ベース板、前記絶縁基板、前記半導体素子、前記棒状電極端子、前記スリーブを、前記スリーブの前記絶縁基板と対向する面と反対の面および前記ベース板の裏面を露出するようにして覆うモールド樹脂とを備えることを特徴とする半導体装置。
  11. 前記スリーブの線膨張係数は前記モールド樹脂の線膨張係数と前記棒状電極端子の線膨張係数との間の値であることを特徴とする請求項１０に記載の半導体装置。
JP2008303795A 2008-11-28 2008-11-28 半導体装置の製造方法および半導体装置 Active JP5012772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303795A JP5012772B2 (ja) 2008-11-28 2008-11-28 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008303795A JP5012772B2 (ja) 2008-11-28 2008-11-28 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2010129818A JP2010129818A (ja) 2010-06-10
JP5012772B2 true JP5012772B2 (ja) 2012-08-29

Family

ID=42330003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303795A Active JP5012772B2 (ja) 2008-11-28 2008-11-28 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP5012772B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093277B2 (en) 2013-02-06 2015-07-28 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US9735100B2 (en) 2013-02-06 2017-08-15 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US10490422B2 (en) 2015-10-06 2019-11-26 Mitsubishi Electric Corporation Manufacturing method for semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102094566B1 (ko) * 2012-08-31 2020-03-27 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 및 파워 모듈
JP2014123638A (ja) * 2012-12-21 2014-07-03 Murata Mfg Co Ltd 部品モジュール
JP6204124B2 (ja) * 2013-09-12 2017-09-27 ニチコン株式会社 樹脂モールド型コンデンサ
JP6274986B2 (ja) * 2014-06-26 2018-02-07 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP6249892B2 (ja) 2014-06-27 2017-12-20 三菱電機株式会社 半導体装置の製造方法
CN111081662A (zh) * 2019-12-30 2020-04-28 珠海零边界集成电路有限公司 一种芯片模块、电子模组及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187217A (ja) * 1985-02-14 1986-08-20 Matsushita Electric Works Ltd 電気部品封入成形方法
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093277B2 (en) 2013-02-06 2015-07-28 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US9735100B2 (en) 2013-02-06 2017-08-15 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE102013225135B4 (de) 2013-02-06 2019-03-28 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
US10490422B2 (en) 2015-10-06 2019-11-26 Mitsubishi Electric Corporation Manufacturing method for semiconductor device
DE112015007004B4 (de) 2015-10-06 2024-05-16 Mitsubishi Electric Corporation Fertigungsverfahren für eine halbleitervorrichtung

Also Published As

Publication number Publication date
JP2010129818A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5012772B2 (ja) 半導体装置の製造方法および半導体装置
JP5345017B2 (ja) 電力用半導体装置とその製造方法
JP5262793B2 (ja) 電力用半導体装置とその製造方法
CN102456652B (zh) 功率半导体装置
CN101765891B (zh) 电阻器
US9691730B2 (en) Semiconductor device and method for manufacturing the same
JP5272768B2 (ja) 電力用半導体装置とその製造方法
JP5171777B2 (ja) 電力用半導体装置
JP5098440B2 (ja) 電力半導体装置の製造方法
JP2006202885A (ja) 半導体装置
JP2010027813A (ja) 電力用半導体装置
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
JPWO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JP5069758B2 (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
JP2013171870A (ja) 半導体モジュールとその製造方法
JP2011150833A (ja) 半導体装置
CN104600038B (zh) 半导体装置
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP2017092388A (ja) 半導体装置および半導体装置の製造方法
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
JP2012248907A (ja) 電力半導体装置
JP5377733B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5012772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250