JP2015219913A - ストレージ装置と、その動作方法、及びそのアクセス方法 - Google Patents

ストレージ装置と、その動作方法、及びそのアクセス方法 Download PDF

Info

Publication number
JP2015219913A
JP2015219913A JP2015097615A JP2015097615A JP2015219913A JP 2015219913 A JP2015219913 A JP 2015219913A JP 2015097615 A JP2015097615 A JP 2015097615A JP 2015097615 A JP2015097615 A JP 2015097615A JP 2015219913 A JP2015219913 A JP 2015219913A
Authority
JP
Japan
Prior art keywords
time
weighted
memory
data
weighted time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097615A
Other languages
English (en)
Other versions
JP6502164B2 (ja
JP2015219913A5 (ja
Inventor
世 正 張
Se-Jeong Jang
世 正 張
経 綸 金
Kyungryun Kim
経 綸 金
男 鎬 金
Nam-Ho Kim
男 鎬 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2015219913A publication Critical patent/JP2015219913A/ja
Publication of JP2015219913A5 publication Critical patent/JP2015219913A5/ja
Application granted granted Critical
Publication of JP6502164B2 publication Critical patent/JP6502164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】向上した信頼性を有するストレージ装置と、その動作方法、及びそのアクセス方法を提供する。
【解決手段】本発明の動作方法は、温度情報を獲得する段階と、獲得された温度情報を利用して現在の加重時間を計算する段階と、加重時間を利用して不揮発性メモリからデータを読み出す段階と、により構成される。現在の加重時間は、データを保存するメモリセルから温度により流出する電荷の量にしたがって決定される。
【選択図】図６

Description

本発明はストレージ装置と、その動作方法、及びそのアクセス方法に係り、より詳しくは、温度変化を考慮したデータの読出しを行うストレージ装置と、その動作方法、及びそのアクセス方法に関する。
ストレージ装置はコンピューター、スマートフォン、スマートパッド等のホスト装置の制御によってデータを格納する装置である。ストレージ装置はハードディスクドライブ（ＨＤＤ、Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）のように磁気ディスクにデータを格納する装置、ソリッドステートドライブ（ＳＳＤ、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、メモリカード等の半導体メモリ、特に不揮発性メモリにデータを格納する装置を含む。
不揮発性メモリ装置はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、フラッシュメモリ装置、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等である。
半導体の製造技術の発展に伴って半導体メモリの集積度が持続的に向上している。半導体メモリの集積度の向上は、半導体メモリにより構成されたストレージ装置の容量を大幅に向上させる長所を有する。反面、半導体メモリの集積度の向上は、半導体メモリに書き込まれたデータにおいてエラーが発生する確率、即ちエラー率を増加させる短所を有する。したがって、半導体メモリを含むストレージ装置のエラー率を減少させ、信頼性を向上させる新しい技術に対する要求が持続的に提起されている。
米国特許第８，５４２，５３７号公報 米国特許第８，５７６，６５１号公報 米国特許第８，４７２，２７４号公報 米国特許第８，４６７，２４９号公報 米国特許第８，３６３，４７８号公報
本発明の目的は、向上した信頼性を有するストレージ装置と、その動作方法、及びそのアクセス方法を提供することにある。
不揮発性メモリ及び前記不揮発性メモリを制御するように構成されるメモリコントローラを含む本発明の実施形態によるストレージ装置の動作方法は、温度情報を獲得する段階と、前記獲得された温度情報を利用して現在の加重時間を計算する段階と、前記現在の加重時間に基づいて調節される読出し電圧レベルを利用して、前記不揮発性メモリからデータを読み出す段階とを含む。
実施形態として、前記温度は、第１周期により周期的に検出され、前記現在の加重時間の計算は、前記検出された温度に基づいて第２周期により周期的に遂行され、前記現在の加重時間を計算する段階は、前記検出された温度に基づいて前記第２周期の時間を調節することによって加重経過時間を計算する段階と、前記加重経過時間を以前の加重時間に合算して前記現在の加重時間を計算する段階と、を含む。
実施例として、前記検出された温度が増加するほど、前記加重経過時間が増加する。
実施形態として、前記現在の加重時間が計算される第２周期の時間が増加するほど、前記加重経過時間が増加する。
実施形態として、前記第２周期の前記時間は、前記ストレージ装置の消去回数を利用してさらに調節され、前記消去回数が増加するほど、前記加重経過時間が増加する。
実施形態として、前記消去回数は、前記不揮発性メモリの複数のメモリブロックにおいて各々遂行された消去回数の平均値である。
実施形態として、前記現在の加重時間が計算される第２周期は、前記温度情報が獲得される第１周期より短い。
実施形態として、前記温度は、前記ストレージ装置の内部温度センサー又は前記ストレージ装置の外部温度センサーから受信される。
実施形態として、前記データを前記不揮発性メモリに書き込む段階と、前記不揮発性メモリに書き込まれた前記データと関連した加重時間を前記データの加重時間スタンプとして登録する段階と、をさらに含む。
実施形態として、前記データの前記現在の加重時間スタンプと前記データの前記現在の加重時間との差を計算する段階をさらに含み、前記読出し電圧レベルは、前記計算された差に基づいて調節される。
実施形態として、電源が遮断された後、供給されれば、直近の加重時間スタンプから前記データを読み出すための最適の読出し電圧レベルを検出する段階と、前記最適の読出し電圧レベルと初期読出し電圧レベルとの差を計算する段階と、前記差を利用して加重時間を計算する段階と、を含み、前記加重時間は、以前の加重時間として使用される。
実施形態として、前記加重時間スタンプは、前記データが書き込まれた前記不揮発性メモリの物理アドレス情報を含む。
本発明の実施形態によるストレージ装置は、温度センサーと、不揮発性メモリと、前記不揮発性メモリを制御するように構成されるメモリコントローラと、を含み、前記メモリコントローラは、前記温度センサーを通じて検出される温度の変化を反映して現在の加重時間を計算し、前記現在の加重時間によって調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出すように構成される。
実施形態として、ランダムアクセスメモリをさらに含み、前記メモリコントローラは、周期的に前記温度センサーから温度を検出し、前記検出された温度を周期的に前記ランダムアクセスメモリに格納するように構成される。
実施形態として、前記メモリコントローラは、前記不揮発性メモリに前記データを書き込み、前記ランダムアクセスメモリから前記加重時間を読み出し、そして前記加重時間を前記データの加重時間スタンプとして登録するように構成される。
実施形態として、前記不揮発性メモリに書き込まれるデータの加重時間スタンプは、時間スタンプテーブルとして前記ランダムアクセスメモリにより管理される。
実施形態として、前記時間スタンプテーブルは、前記不揮発性メモリにさらに格納される。
実施形態として、前記メモリコントローラは、前記現在の加重時間を前記ランダムアクセスメモリから読み出し、前記加重時間スタンプと前記現在の加重時間との差を計算し、前記計算された差によって読出しレベルを調節するように構成される。
実施形態として、前記不揮発性メモリは、垂直に積層されたメモリセルを含む。
実施形態として、各メモリセルは、電荷捕獲型である。
不揮発性メモリを含むストレージ装置をアクセスする本発明の実施形態によるアクセス方法は、前記不揮発性メモリにデータを書き込む段階と、加重時間を前記データの加重時間スタンプに登録する段階と、を含み、前記加重時間は、温度の変化を反映して反復的に更新される時間である。
本発明の実施形態によれば、時間の経過による温度の変化を考慮してデータの書込み及び読出しが遂行される。したがって、向上した信頼性を有するストレージ装置、ストレージ装置の動作方法、及びストレージ装置のアクセス方法が提供される。
本発明の実施形態によるストレージ装置を示すブロック図である。 本発明の実施形態による不揮発性メモリを示すブロック図である。 本発明の実施形態によるメモリブロックを示す回路図である。 時間及び温度にしたがって不揮発性メモリのメモリセルから流出する電荷の量を示すグラフである。 不揮発性メモリのメモリセルの閾値電圧を示す。 本発明の実施形態によるストレージ装置の動作方法を示す順序図である。 本発明の実施形態による加重時間計算部及び加重時間計算部と関連したＲＡＭ及び温度センサーを示すブロック図である。 本発明の実施形態によって感知温度を検出する方法を示す順序図である。 本発明の実施形態によって加重時間を計算する方法を示す順序図である。 加重経過時間の計算に使用される、本発明の第１実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第２実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第３実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第４実施形態によるテーブルを示す。 本発明の他の実施形態による加重時間計算部及び加重時間計算部と関連したＲＡＭ及び温度センサーを示すブロック図である。 本発明の実施形態によって不揮発性メモリにデータを書き込む方法を示す順序図である。 第１時間スタンプテーブルに登録された加重時間スタンプの例を示すテーブルである。 本発明の実施形態によって不揮発性メモリからデータを読み出す方法を示す順序図である。 本発明の他の実施形態によって不揮発性メモリからデータを読み出す方法を示す順序図である。 メモリコントローラが計算された差を補償する例を示すテーブルである。 ストレージ装置の電源が切られた後、再供給される時に、ストレージ装置が加重時間を復元する方法を示す順序図である。 メモリコントローラが読出しレベルと初期読出しレベルとの差によって加重時間を計算する例を示すテーブルである。 本発明の実施形態によるコンピューティング装置を示すブロック図である。 本発明の実施形態によるコンピューティング装置の動作方法を示す順序図である。 本発明の他の実施形態によるメモリブロックを示す回路図である。 本発明の実施形態によるメモリコントローラを示すブロック図である。 本発明の他の実施形態によるストレージ装置を示すブロック図である。 本発明の他の実施形態によるコンピューティング装置を示すブロック図である。 本発明の他の実施形態によるストレージ装置の動作方法を示す順序図である。 本発明のその他の実施形態によるコンピューティング装置を示すブロック図である。
以下において、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の実施形態を添付した図面を参照して説明する。
図１は本発明の実施形態によるストレージ装置１００を示すブロック図である。図１を参照すれば、ストレージ装置１００は不揮発性メモリ１１０、メモリコントローラ１２０、ＲＡＭ（１３０、Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及び温度センサー１４０を含む。ストレージ装置１００はソリッドステートドライブ（ＳＳＤ）、メモリカード、又は実装型メモリを形成できる。
不揮発性メモリ１１０はメモリコントローラ１２０の制御によって書込み、読出し、及び消去を遂行する。不揮発性メモリ１１０はフラッシュメモリを含む。しかし、不揮発性メモリ１１０はフラッシュメモリに限定されない。不揮発性メモリ１１０はＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等の多様な不揮発性メモリの中の少なくとも１つである。
メモリコントローラ１２０は外部ホスト装置の要請にしたがって、又は予め定められたスケジュールにしたがって不揮発性メモリ１１０を制御するように構成される。例えば、メモリコントローラ１２０は不揮発性メモリ１１０が書込み、読出し、又は消去を遂行するように制御する。
メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０をバッファメモリ、キャッシュメモリ、又は動作メモリとして使用する。メモリコントローラ１２０は外部ホスト装置から受信したデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納し、ランダムアクセスメモリ（ＲＡＭ）１３０に格納したデータを不揮発性メモリ１１０に書き込む。メモリコントローラ１２０は不揮発性メモリ１１０から読み出したデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納し、ランダムアクセスメモリ（ＲＡＭ）１３０に格納したデータを外部ホスト装置に出力する。メモリコントローラ１２０は不揮発性メモリ１１０から読み出したデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納し、ランダムアクセスメモリ（ＲＡＭ）１３０に格納したデータを再び不揮発性メモリ１１０に書き込む。例示的に、メモリコントローラのコマンドキューに登録された書込み要請のデータはランダムアクセスメモリ（ＲＡＭ）１３０により管理される。
メモリコントローラ１２０は不揮発性メモリ１１０を管理するために必要であるデータ又はコードをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。例えば、メモリコントローラ１２０は不揮発性メモリ１１０を管理するために必要とするデータ又はコードを不揮発性メモリ１１０から読み出し、ランダムアクセスメモリ（ＲＡＭ）１３０により駆動する。
例示的に、ストレージ装置１００がソリッドステートドライブ（ＳＳＤ）を形成する場合、ランダムアクセスメモリ（ＲＡＭ）１３０は不揮発性メモリ１１０及びメモリコントローラ１２０の外部に配置されてもよい。ストレージ装置１００が埋め込み型（ｅｍｂｅｄｄｅｄ）装置を形成する場合、ランダムアクセスメモリ（ＲＡＭ）１３０はメモリコントローラ１２０の内部に配置されてもよい。
メモリコントローラ１２０は加重時間計算部２２１を含む。加重時間計算部２２１は温度センサー１４０から感知温度ＳＴを受信する。例えば、加重時間計算部２２１は温度センサー１４０から感知温度ＳＴを読み出す。加重時間計算部２２１は受信した感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。
加重時間計算部２２１は感知温度ＳＴを反映して加重時間ＷＴを計算する。加重時間計算部２２１は計算された加重時間ＷＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。
メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴを利用して不揮発性メモリ１１０にデータＤＡＴＡを書き込むか、あるいは不揮発性メモリ１１０からデータＤＡＴＡを読み出す。例えば、メモリコントローラ１２０は不揮発性メモリ１１０にデータＤＡＴＡを書き込む時に、加重時間スタンプ（Ｗｅｉｇｈｔｅｄ Ｔｉｍｅ Ｓｔａｍｐ）を生成する。加重時間スタンプは第１時間スタンプテーブルＴＳＴ１に登録される。メモリコントローラ１２０は第１時間スタンプテーブルＴＳＴ１をランダムアクセスメモリ（ＲＡＭ）１３０に格納し、管理する。メモリコントローラ１２０は第１時間スタンプテーブルＴＳＴ１を第２時間スタンプテーブルＴＳＴ２として不揮発性メモリ１１０にバックアップする。
例えば、メモリコントローラ１２０は不揮発性メモリ１１０からデータＤＡＴＡを読み出す時に、ランダムアクセスメモリ（ＲＡＭ）１３０に格納された第１時間スタンプテーブルＴＳＴ１から加重時間スタンプを読み出し、ランダムアクセスメモリ（ＲＡＭ）１３０から加重時間ＷＴを読み出す。メモリコントローラ１２０は読み出された加重時間スタンプ及び加重時間ＷＴを利用してデータＤＡＴＡを読み出す。
加重時間計算部２２１、感知温度ＳＴ、加重時間ＷＴ、加重時間スタンプ、及び時間スタンプテーブルＴＳＴ１、ＴＳＴ２と関連した詳細な説明は添付した図面を参照して後述する。
ランダムアクセスメモリ（ＲＡＭ）１３０はＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等の多様なランダムアクセスメモリの中の少なくとも１つである。
図２は本発明の実施形態による不揮発性メモリ１１０を示すブロック図である。図２を参照すれば、不揮発性メモリ１１０はメモリセルアレイ１１１、アドレスデコーダー回路１１３、ページバッファ回路１１５、データ入出力回路１１７、及び制御ロジック回路１１９を含む。
メモリセルアレイ１１１は複数のメモリブロックＢＬＫ１乃至ＢＬＫｚを含む。各メモリブロックは複数のメモリセルを含む。各メモリブロックは少なくとも１つの接地選択ラインＧＳＬ、複数のワードラインＷＬ、及び少なくとも１つのストリング選択ラインＳＳＬを通じてアドレスデコーダー回路１１３に連結される。各メモリブロックは複数のビットラインＢＬを通じてページバッファ回路１１５に連結される。複数のメモリブロックＢＬＫ１乃至ＢＬＫｚは複数のビットラインＢＬに共通に連結される。複数のメモリブロックＢＬＫ１乃至ＢＬＫｚのメモリセルは同一な構造を有する。
アドレスデコーダー回路１１３は複数の接地選択ラインＧＳＬ、複数のワードラインＷＬ、及び複数のストリング選択ラインＳＳＬを通じてメモリセルアレイ１１１に連結される。アドレスデコーダー回路１１３は制御ロジック回路１１９の制御によって動作する。アドレスデコーダー回路１１３はメモリコントローラ１２０（図１参照）からアドレスを受信する。アドレスデコーダー回路１１３は受信したアドレスＡＤＤＲをデコーディングし、デコーディングされたアドレスにしたがってワードラインＷＬに印加される電圧を制御する。例えば、プログラムの時に、アドレスデコーダー回路１１３は、制御ロジック回路１１９の制御によって、ワードラインＷＬにパス電圧を印加する。プログラムの時に、アドレスデコーダー回路１１３は、制御ロジック回路１１９の制御によって、ワードラインＷＬの中のアドレスＡＤＤＲが示すワードラインにプログラム電圧をさらに印加する。
ページバッファ回路１１５は複数のビットラインＢＬを通じてメモリセルアレイ１１１に連結される。ページバッファ回路１１５は複数のデータラインＤＬを通じてデータ入出力回路１１７と連結される。ページバッファ回路１１５は制御ロジック回路１１９の制御によって動作する。
ページバッファ回路１１５はメモリセルアレイ１１１のメモリセルにプログラムされるデータ又はメモリセルから読み出されるデータを格納する。プログラムの時に、ページバッファ回路１１５はメモリセルにプログラムされるデータを格納する。格納されたデータに基づいてページバッファ回路１１５は複数のビットラインＢＬをバイアスする。プログラムの時に、ページバッファ回路１１５は書込みドライバーとして機能する。読出しの時に、ページバッファ回路１１５はビットラインＢＬの電圧をセンシングし、センシング結果を格納する。読出しの時に、ページバッファ回路１１５は感知増幅器として機能する。
データ入出力回路１１７は複数のデータラインＤＬを通じてページバッファ回路１１５と連結される。データ入出力回路１１７はメモリコントローラ１２０（図１参照）とデータＤＡＴＡを交換する。
データ入出力回路１１７はメモリコントローラ１２０から受信されるデータＤＡＴＡを臨時的に格納する。データ入出力回路１１７は格納されたデータをページバッファ回路１１５へ伝達する。データ入出力回路１１７はページバッファ回路１１５から伝達されるデータＤＡＴＡを臨時的に格納する。データ入出力回路１１７は格納されたデータＤＡＴＡをメモリコントローラ１２０へ伝送する。データ入出力回路１１７はバッファメモリとして機能する。
制御ロジック回路１１９はメモリコントローラ１２０からコマンドＣＭＤを受信する。制御ロジック回路１１９は受信されたコマンドＣＭＤをデコーディングし、デコーディングされたコマンドにしたがって不揮発性メモリ１１０の諸般動作を制御する。制御ロジック回路１１９はメモリコントローラ１２０（図１参照）から多様な制御信号及び電圧をさらに受信する。
図３は本発明の実施形態によるメモリブロックＢＬＫａを示す回路図である。図３を参照すれば、メモリブロックＢＬＫａは複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２を含む。複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２は行方向（ｒｏｗ ｄｉｒｅｃｔｉｏｎ）及び列方向（ｃｏｌｕｍｎ ｄｉｒｅｃｔｉｏｎ）に沿って配列されて行及び列を形成する。
例えば、行方向（ｒｏｗ ｄｉｒｅｃｔｉｏｎ）に沿って配列されたセルストリングＣＳ１１、ＣＳ１２は第１行を形成し、行方向（ｒｏｗ ｄｉｒｅｃｔｉｏｎ）に沿って配列されたセルストリングＣＳ２１、ＣＳ２２は第２行を形成する。列方向（ｃｏｌｕｍｎ ｄｉｒｅｃｔｉｏｎ）に沿って配列されたセルストリングＣＳ１１、ＣＳ２１は第１列を形成し、列方向（ｃｏｌｕｍｎ ｄｉｒｅｃｔｉｏｎ）に沿って配列されたセルストリングＣＳ１２、ＣＳ２２は第２列を形成する。
各セルストリングは複数のセルトランジスタを含む。複数のセルトランジスタは接地選択トランジスタＧＳＴａ、ＧＳＴｂ、メモリセルＭＣ１乃至ＭＣ６、及びストリング選択トランジスタＳＳＴａ、ＳＳＴｂを含む。各セルストリングの接地選択トランジスタＧＳＴａ、ＧＳＴｂ、メモリセルＭＣ１乃至ＭＣ６、及びストリング選択トランジスタＳＳＴａ、ＧＳＴｂはセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２が行及び列に沿って配列される平面（例えば、メモリブロックＢＬＫａの基板の上の平面）と垂直になる高さ方向に積層される。
複数のセルトランジスタは絶縁膜に捕獲された電荷量にしたがって可変する閾値電圧を有する電荷捕獲型（ｃｈａｒｇｅ ｔｒａｐ ｔｙｐｅ）トランジスタである。
最下端の接地選択トランジスタＧＳＴａは共通ソースラインＣＳＬに共通に連結される。
複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の接地選択トランジスタＧＳＴａ、ＧＳＴｂは接地選択ラインＧＳＬに共通に連結される。
例示的に、同一の高さ（又は順序）の接地選択トランジスタは同一の接地選択ラインに連結され、互に異なる高さ（又は順序）を有する接地選択トランジスタは互に異なる接地選択ラインに連結される。例えば、第１高さの接地選択トランジスタＧＳＴａは第１接地選択ラインに共通に連結され、第２高さの接地選択トランジスタＧＳＴｂは第２接地選択ラインに共通に連結される。
例示的に、同一の行の接地選択トランジスタは同一の接地選択ラインに連結され、互に異なる行の接地選択トランジスタは互に異なる接地選択ラインに連結される。例えば、第１行のセルストリングＣＳ１１、ＣＳ１２の接地選択トランジスタＧＳＴａ、ＧＳＴｂは第１接地選択ラインに連結され、第２行のセルストリングＣＳ２１、ＣＳ２２の接地選択トランジスタＧＳＴａ、ＧＳＴｂは第２接地選択ラインに連結される。
基板（又は接地選択トランジスタＧＳＴ）から同一の高さ（又は順序）に位置したメモリセルＭＣは１つのワードラインに共通に連結され、互に異なる高さ（又は順序）に位置したメモリセルＭＣは互に異なるワードラインＷＬ１乃至ＷＬ６に各々連結される。例えば、メモリセルＭＣ１はワードラインＷＬ１に共通に連結される。メモリセルＭＣ２はワードラインＷＬ２に共通に連結される。メモリセルＭＣ３はワードラインＷＬ３に共通に連結される。メモリセルＭＣ４はワードラインＷＬ４に共通に連結される。メモリセルＭＣ５はワードラインＷＬ５に共通に連結される。メモリセルＭＣ６はワードラインＷＬ６に共通に連結される。
複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の同一の高さ（又は順序）には、第１ストリング選択トランジスタＳＳＴａがあって、互に異なる行の第１ストリング選択トランジスタＳＳＴａは互に異なるストリング選択ラインＳＳＬ１ａ、ＳＳＬ２ａに各々連結される。例えば、セルストリングＣＳ１１、ＣＳ１２の第１ストリング選択トランジスタＳＳＴａはストリング選択ラインＳＳＬ１ａに共通に連結される。セルストリングＣＳ２１、ＣＳ２２の第１ストリング選択トランジスタＳＳＴａはストリング選択ラインＳＳＬ２ａに共通に連結される。
複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の同一の高さ（又は順序）には第２ストリング選択トランジスタＳＳＴｂがあって、互に異なる行の第２ストリング選択トランジスタＳＳＴｂは互に異なるストリング選択ラインＳＳＬ１ｂ、ＳＳＬ２ｂに各々連結される。例えば、セルストリングＣＳ１１、ＣＳ１２の第２ストリング選択トランジスタＳＳＴｂはストリング選択ラインＳＳＬ１ｂに共通に連結される。セルストリングＣＳ２１、ＣＳ２２の第２ストリング選択トランジスタＳＳＴｂはストリング選択ラインＳＳＬ２ｂに共通に連結される。
即ち、互に異なる行のセルストリングは互に異なるストリング選択ラインに連結される。同一の行のセルストリングの同一の高さ（又は順序）のストリング選択トランジスタは同一のストリング選択ラインに連結される。同一の行のセルストリングの互に異なる高さ（又は順序）のストリング選択トランジスタは互に異なるストリング選択ラインに連結される。
例示的に、同一の行のセルストリングのストリング選択トランジスタは１つのストリング選択ラインに共通に連結される。例えば、第１行のセルストリングＣＳ１１、ＣＳ１２のストリング選択トランジスタＳＳＴａ、ＳＳＴｂは１つのストリング選択ラインに共通に連結される。第２行のセルストリングＣＳ２１、ＣＳ２２のストリング選択トランジスタＳＳＴａ、ＳＳＴｂは１つのストリング選択ラインに共通に連結される。
複数のセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の列は互に異なるビットラインＢＬ１、ＢＬ２に各々連結される。例えば、第１列のセルストリングＣＳ１１、ＣＳ２１のストリング選択トランジスタＳＳＴｂはビットラインＢＬ１に共通に連結される。第２列のセルストリングＣＳ１２、ＣＳ２２のストリング選択トランジスタＳＳＴはビットラインＢＬ２に共通に連結される。
図３に示したメモリブロックＢＬＫａは例示的なものである。本発明の技術的思想は図３に示したメモリブロックＢＬＫａに限定されない。例えば、セルストリングの行の数は増加又は減少できる。セルストリングの行の数が変更されることによって、セルストリングの行に連結されるストリング選択ライン又は接地選択ラインの数、及び１つのビットラインに連結されるセルストリングの数もまた変更される。
セルストリングの列の数は増加又は減少できる。セルストリングの列の数が変更されることによって、セルストリングの列に連結されるビットラインの数、及び１つのストリング選択ラインに連結されるセルストリングの数もまた変更される。
セルストリングの高さは増加又は減少できる。例えば、セルストリングの各々に積層される接地選択トランジスタ、メモリセルＭＣ、又はストリング選択トランジスタの数は増加又は減少できる。
例示的に、書込み及び読出しはセルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の行の単位に遂行される。ストリング選択ラインＳＳＬ１ａ、ＳＳＬ１ｂ、ＳＳＬ２ａ、ＳＳＬ２ｂによって、セルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２が１つの行単位に選択される。
セルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の選択された行において、書込み及び読出しはワードラインの単位に遂行される。セルストリングＣＳ１１、ＣＳ２１、ＣＳ１２、及びＣＳ２２の選択された行において、選択されたワードラインに連結されたメモリセルＭＣがプログラムされる。
図４は時間及び温度にしたがって不揮発性メモリ１１０のメモリセルＭＣから流出する電荷の量を示すグラフである。図４において、横軸は時間Ｔを示し、縦軸は流出する電荷の量を示す。図５は不揮発性メモリ１１０のメモリセルＭＣの閾値電圧を示す。
図２乃至図５を参照すれば、不揮発性メモリ１１０のメモリセルＭＣは電荷（例えば、電子）の量に基づいてデータを格納する。例えば、不揮発性メモリ１１０の各メモリセルＭＣに蓄積又は捕獲された電荷の量にしたがって、各メモリセルＭＣの閾値電圧が異なる。各メモリセルＭＣが有する閾値電圧によって、各メモリセルＭＣが示すデータビットの値が決定される。各メモリセルＭＣにデータを書き込む動作は、各メモリセルＭＣが予め定められた範囲内の閾値電圧を有するように制御することによって、遂行される。各メモリセルＭＣからデータを読み出す動作は、各メモリセルＭＣが有する閾値電圧の範囲を判別することによって、遂行される。
図５に示したように、第１時刻Ｔ１に、メモリセルＭＣにデータが書き込まれる。各メモリセルＭＣは第１乃至第８状態Ｓ１乃至Ｓ８の中の１つの状態に対応する閾値電圧範囲に属する閾値電圧を有するように制御される。第１時刻Ｔ１に書き込まれたデータは、初期読出しレベル第１乃至第７電圧Ｖ１乃至Ｖ７を利用して読み出される。
各メモリセルＭＣの閾値電圧が第１電圧Ｖ１より低い場合、各メモリセルＭＣに書き込まれたデータは第１状態Ｓ１に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第１電圧Ｖ１と第２電圧Ｖ２との間である場合、各メモリセルＭＣに書き込まれたデータは第２状態Ｓ２に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第２電圧Ｖ２と第３電圧Ｖ３との間である場合、各メモリセルＭＣに書き込まれたデータは第３状態Ｓ３に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第３電圧Ｖ３と第４電圧Ｖ４との間である場合、各メモリセルＭＣに書き込まれたデータは第４状態Ｓ４に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第４電圧Ｖ４と第５電圧Ｖ５との間である場合、各メモリセルＭＣに書き込まれたデータは第５状態Ｓ５に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第５電圧Ｖ５と第６電圧Ｖ６との間である場合、各メモリセルＭＣに書き込まれたデータは第６状態Ｓ６に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第６電圧Ｖ６と第７電圧Ｖ７との間である場合、各メモリセルＭＣに書き込まれたデータは第７状態Ｓ７に対応する値を有すると読み出される。各メモリセルＭＣの閾値電圧が第７電圧Ｖ７より大きい場合、各メモリセルＭＣに書き込まれたデータは第８状態Ｓ８に対応する値を有すると読み出される。
図４に示したように、不揮発性メモリ１１０のメモリセルＭＣは時間の経過につれて電荷を失う。図４において、第１ラインＬ１は不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度が第１温度（例えば、ＣＯＬＤ）である時に、不揮発性メモリ１１０のメモリセルＭＣから流出する電荷の量（例えば、平均的に流出する電荷の量）を示す。第２ラインＬ２は不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度が第１温度より高い第２温度（例えば、ＡＶＥＲＡＧＥ）である時に、不揮発性メモリ１１０のメモリセルＭＣから流出する電荷の量（例えば、平均的に流出する電荷の量）を示す。第３ラインＬ３は不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度が第２温度より高い第３温度（例えば、ＨＯＴ）である時に、不揮発性メモリ１１０のメモリセルＭＣから流出する電荷の量（例えば、平均的に流出する電荷の量）を示す。
不揮発性メモリ１１０のメモリセルＭＣは時間Ｔが経過するにつれてさらに多くの量の電荷を失う。不揮発性メモリ１１０のメモリセルＭＣは温度がさらに高いほど、さらに多くの量の電荷を失う。メモリセルＭＣにデータが書き込まれた後、初期時間ＩＴが経過するまで失われる電荷の量は、メモリセルＭＣにデータが書き込まれた後、初期時間ＩＴの後に失われる電荷の量より多い。
不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は、不揮発性メモリ１１０の動作状態又は不揮発性メモリ１１０が置かれた環境にしたがって変わる。例えば、不揮発性メモリ１１０が遊休状態である時に、不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は低くなる。不揮発性メモリ１１０がビジー（ｂｕｓｙ）状態である時に、不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は高くなる。不揮発性メモリ１１０が高い温度を有するところに位置する時、不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は高くなる。不揮発性メモリ１１０が低い温度を有するところに位置する時、不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は低くなる。
不揮発性メモリ１１０のメモリセルＭＣから電荷が流出すれば、メモリセルＭＣに書き込まれたデータにおいてエラーが発生することがあり得る。例えば、図５に示したように、第２時刻Ｔ２に読出しが遂行される。第１時刻Ｔ１にデータが書き込まれた後、第２時刻Ｔ２まで時間の経過につれてメモリセルＭＣから電荷が流出する。メモリセルＭＣから電荷が流出すれば、メモリセルＭＣの閾値電圧が低くなる。例示的に、第２時刻Ｔ２に、メモリセルＭＣに書き込まれたデータを読み出すための最適の電圧は第１乃至第７電圧Ｖ１ａ乃至Ｖ７ａである。第１乃至第７電圧Ｖ１ａ乃至Ｖ７ａは各々の第１時刻Ｔ１の第１乃至第７電圧Ｖ１乃至Ｖ７より低いレベルを有する。例示的に、データを読み出すための最適の電圧は、最も少ないエラー率によりデータを読み出す電圧である。
また、図５に示したように、第３時刻Ｔ３に読出しが遂行される。第１時刻Ｔ１にデータが書き込まれた後、第２時刻Ｔ２を経て第３時刻Ｔ３まで時間の経過につれてメモリセルＭＣから電荷が流出する。メモリセルＭＣから電荷が流出すれば、メモリセルＭＣの閾値電圧が低くなる。例示的に、第３時刻Ｔ３にメモリセルＭＣに書き込まれたデータを読み出すための最適の電圧は第１乃至第７電圧Ｖ１ｂ乃至Ｖ７ｂである。第１乃至第７電圧Ｖ１ｂ乃至Ｖ７ｂは各々の第２時刻Ｔ２の第１乃至第７電圧Ｖ１ａ乃至Ｖ７ａより低いレベルを有する。
上述したように、メモリセルＭＣから流出する電荷の量は、メモリセルＭＣからデータを読み出すための最適の電圧のレベルに影響を与える。最適の電圧を利用して読出しが遂行されない場合、読出しの時にエラーの発生があり得る。メモリセルＭＣから流出する電荷の量は、時間の経過だけでなく、温度の影響も受ける。電荷の流出によって読出しの時にエラーが発生することを防止するために、本発明の実施形態によるストレージ装置１００はメモリセルＭＣに書き込まれたデータを読み出す時にメモリセルＭＣから流出した電荷の量を考慮する。ストレージ装置１００はメモリセルＭＣにデータが書き込まれた後の時間の経過だけでなく、温度の変化まで反映してメモリセルＭＣから流出した電荷の量を計算する。ストレージ装置１００は流出した電荷の量を反映してメモリセルＭＣに書き込まれたデータを読出す。
図６は本発明の実施形態によるストレージ装置１００の動作方法を示す順序図である。図１及び図６を参照すれば、Ｓ１１０段階において、ストレージ装置１００は温度を検出する。例えば、ストレージ装置１００は温度センサー１４０を利用して不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度を検出する。
Ｓ１２０段階において、ストレージ装置１００は検出された温度を利用して加重時間を計算する。加重時間は、検出された温度を反映した経過時間である。ストレージ装置１００は周期的に加重時間を計算する。加重時間を計算する毎に、ストレージ装置１００は検出された温度に基づいて１つの加重時間計算周期の間に経過した加重経過時間（ＷＥＴ、Ｗｅｉｇｈｔｅｄ Ｅｌａｐｓｅ Ｔｉｍｅ）を計算する。検出された温度が高いほど、加重経過時間は増加する。検出された温度が低いほど、加重経過時間は減少する。即ち、検出された温度が高いほど、加重時間は速く経過する。検出された温度が低いほど、加重時間は遅く経過する。加重時間は、温度にしたがってメモリセルＭＣから流出する電荷の量が反映されて正規化（ｎｏｒｍａｌｉｚｅ）された時間である。
Ｓ１３０段階において、加重時間を利用して不揮発性メモリ１１０にデータが書き込まれるか、あるいは不揮発性メモリ１１０からデータが読み出される。即ち、ストレージ装置１００は時間の経過による温度の変化を考慮して不揮発性メモリ１１０にデータを書き込むか、あるいは不揮発性メモリ１１０からデータを読み出すように構成される。不揮発性メモリ１１０に対する書込み及び読出しの時に、時間の経過及び温度の変化につれて変化する電荷の流出量が反映されるので、ストレージ装置１００の信頼性が向上する。
図７は本発明の実施形態による加重時間計算部２２１及び加重時間計算部２２１と関連したランダムアクセスメモリ（ＲＡＭ）１３０及び温度センサー１４０を示すブロック図である。図７を参照すれば、加重時間計算部２２１はクロック信号出力部２２２、インタラプト生成部２２３、感知温度制御部２２４、及び計算部２２５を含む。
クロック信号出力部２２２はクロック信号ＣＬＫを出力する。クロック信号ＣＬＫは周期的に振動する信号である。クロック信号出力部２２２はクロック信号ＣＬＫを生成して出力する。クロック信号出力部２２２は外部装置から受信される外部クロック信号を加工無しで又は加工してクロック信号ＣＬＫとして出力する。
インタラプト生成部２２３はクロック信号出力部２２２からクロック信号ＣＬＫを受信する。受信したクロック信号ＣＬＫに応答してインタラプト生成部２２３は第１インタラプト信号ＩＮＴ１及び第２インタラプト信号ＩＮＴ２を出力する。例えば、インタラプト生成部２２３はクロック信号ＣＬＫが第１回数振動する毎に第１インタラプト信号ＩＮＴ１を出力する。即ち、インタラプト生成部２２３は第１周期毎に第１インタラプト信号ＩＮＴ１を出力する。インタラプト生成部２２３はクロック信号ＣＬＫが第２回数振動する毎に第２インタラプト信号ＩＮＴ２を出力する。即ち、インタラプト生成部２２３は第２周期毎に第２インタラプト信号ＩＮＴ２を出力する。
感知温度制御部２２４は第１インタラプト信号ＩＮＴ１に応答して温度センサー１４０から感知温度ＳＴを読み出す。感知温度制御部２２４は温度センサー１４０から受信した感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。
計算部２２５は第２インタラプト信号ＩＮＴ２に応答してランダムアクセスメモリ（ＲＡＭ）１３０から感知温度ＳＴ及び加重時間ＷＴを読み出す。感知温度ＳＴ及び加重時間ＷＴに基づいて計算部２２５はランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴを更新する。例えば、計算部２２５は感知温度ＳＴ、第２インタラプト信号ＩＮＴ２にしたがう固定時間（例えば、第２インタラプト信号ＩＮＴ２の活性化周期）及び加重時間ＷＴを利用して新しい加重時間ＷＴを計算し、計算された新しい加重時間ＷＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。
図８は本発明の実施形態によって感知温度ＳＴを検出する方法を示す順序図である。図７及び図８を参照すれば、Ｓ２１０段階において、感知温度制御部２２４は第１インタラプト信号ＩＮＴ１が活性化されたか否かを判別する。第１インタラプト信号ＩＮＴ１が活性化されなければ、感知温度ＳＴの検出は遂行されない。第１インタラプト信号ＩＮＴ１が活性化されれば、Ｓ２２０段階において、感知温度制御部２２４は温度センサー１４０から感知温度ＳＴを読み出す。その後、Ｓ２３０段階において、感知温度制御部２２４は読み出された感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。例えば、感知温度ＳＴはランダムアクセスメモリ（ＲＡＭ）１３０の定められた位置に格納される。既にランダムアクセスメモリ（ＲＡＭ）１３０に感知温度ＳＴが格納されている場合、既にランダムアクセスメモリ（ＲＡＭ）１３０に格納されていた感知温度ＳＴは新しい感知温度ＳＴに更新（例えば、上書き）される。
例示的に、第１インタラプト信号ＩＮＴ１は１秒の周期により活性化される。即ち、ランダムアクセスメモリ（ＲＡＭ）１３０に格納された感知温度ＳＴは１秒の周期毎に更新される。不揮発性メモリ１１０又は不揮発性メモリ１１０の周辺の温度は１秒の周期によりモニターされ、ランダムアクセスメモリ（ＲＡＭ）１３０により管理される。
図９は本発明の実施形態によって加重時間ＷＴを計算する方法を示す順序図である。図７及び図９を参照すれば、Ｓ３１０段階において、計算部２２５は第２インタラプト信号ＩＮＴ２が活性化されたか否かを判別する。第２インタラプト信号ＩＮＴ２が活性化されなければ、加重時間ＷＴの計算は遂行されない。第２インタラプト信号ＩＮＴ２が活性化されれば、Ｓ３２０段階において、計算部２２５はランダムアクセスメモリ（ＲＡＭ）１３０から感知温度ＳＴ及び加重時間ＷＴを読み出す。
Ｓ３３０段階において、計算部２２５は読み出された感知温度ＳＴ及び加重時間ＷＴを利用して新しい加重時間ＷＴを計算する。例えば、計算部２２５は感知温度ＳＴに基づいて加重経過時間（ＷＥＴ、Ｗｅｉｇｈｔｅｄ Ｅｌａｐｓｅ Ｔｉｍｅ）を計算する。加重経過時間ＷＥＴは、ランダムアクセスメモリ（ＲＡＭ）１３０から読み出された加重時間ＷＴが計算された時から現在まで経過した時間を感知温度ＳＴを反映して加重計算した時間を示す。計算部２２５はランダムアクセスメモリ（ＲＡＭ）１３０から読み出された加重時間ＷＴと計算された加重経過時間とを合算して新しい加重時間ＷＴを計算する。
Ｓ３４０段階において、計算部２２５は計算された新しい加重時間ＷＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。例えば、加重時間ＷＴはランダムアクセスメモリ（ＲＡＭ）１３０の定められた位置に格納される。既存にランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴは新しい加重時間ＷＴとして更新（例えば、上書き）される。
例示的に、第２インタラプト信号ＩＮＴ２は１０ミリ秒の周期により活性化される。即ち、ランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴは１０ミリ秒の周期により更新される。不揮発性メモリ１１０又は不揮発性メモリ１１０の加重時間は１０ミリ秒の周期毎に更新され、ランダムアクセスメモリ（ＲＡＭ）１３０により管理される。
例示的に、加重経過時間ＷＥＴは予め格納されたテーブル（ＰＤＴ、ＰｒｅＤｅｔｅｒｍｉｎｅｄ Ｔａｂｌｅ）によって計算される。図１０は加重経過時間ＷＥＴの計算に使用される、本発明の第１実施形態によるテーブルＰＤＴ１を示す。図１０を参照すれば、テーブルＰＤＴ１は感知温度ＳＴにしたがう加重経過時間ＷＥＴに対する情報を含む。例えば、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属する時、第１加重経過時間ＷＥＴ１が選択される。第１加重経過時間ＷＥＴ１は、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属する時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴより高い温度範囲を有する第２範囲Ｒ２＿ＳＴに属する時、第１加重経過時間ＷＥＴ１より長い第２加重経過時間ＷＥＴ２が選択される。第２加重経過時間ＷＥＴ２は、感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属する時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴより高い温度範囲を有する第３範囲Ｒ３＿ＳＴに属する時、第２加重経過時間ＷＥＴ２より長い第３加重経過時間ＷＥＴ３が選択される。第３加重経過時間ＷＥＴ３は、感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属する時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが上昇するほど、テーブルＰＤＴ１から選択される加重経過時間ＷＥＴは長くなる。言い換えれば、感知温度ＳＴが上昇するほど、加重経過時間ＷＥＴは速く経過し、感知温度ＳＴが低くなるほど、加重経過時間ＷＥＴは遅く経過する。
計算部２２５はテーブルＰＤＴ１から選択された加重経過時間ＷＥＴをランダムアクセスメモリ（ＲＡＭ）１３０から読み出された加重時間ＷＴと合算して新しい加重経過時間ＷＥＴを計算する。即ち、感知温度ＳＴが上昇するほど、加重時間ＷＴは速く経過し、感知温度ＳＴが低くなるほど、加重時間ＷＴは遅く経過する。
例示的に、テーブルＰＤＴ１はメモリコントローラ１２０内の不揮発性格納媒体（例えば、ＲＯＭ等）に格納される。計算部２２５はメモリコントローラ１２０内の不揮発性格納媒体に格納されたテーブルＰＤＴ１を利用して加重時間ＷＴを計算する。テーブルＰＤＴ１は不揮発性メモリ１１０に格納される。不揮発性メモリ１１０に格納されたテーブルＰＤＴ１はランダムアクセスメモリ（ＲＡＭ）１３０にローディングされる。計算部２２５はランダムアクセスメモリ（ＲＡＭ）１３０に格納されたテーブルＰＤＴ１を利用して加重時間ＷＴを計算する。
他の例として、加重時間ＷＴは数式１に基づいて計算される。
［数１］
ＷＴｎ＝ＷＴｏ＋Ｆ１（ＳＴ）
数式１によれば、新しい加重時間ＷＴｎは関数Ｆ１（ＳＴ）及び既存の加重時間ＷＴｏの合算によって計算される。関数Ｆ１（ＳＴ）は感知温度ＳＴにしたがって決定される値を有し、実験的に定められる。関数Ｆ１（ＳＴ）は感知温度ＳＴが増加するほど、高い値を有し、感知温度ＳＴが減少するほど、少ない値を有する。
計算部２２５は数式１によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式１によって計算を遂行するように構成されるロジック回路を含む。計算部２２５はソフトウェア及びロジック回路の組合を利用して数式１の計算を遂行する。
図１０において、テーブルＰＤＴ１は感知温度ＳＴの範囲を第１乃至第３範囲Ｒ１＿ＳＴ乃至Ｒ３＿ＳＴに区分すると説明した。しかし、テーブルＰＤＴ１において区分される感知温度ＳＴの範囲は限定されない。感知温度ＳＴの範囲はより多くの数にさらに精密に区分され、又はより少ない数にさらにラフ（ｒｏｕｇｈ）に区分されて定義される。
図１１は加重経過時間ＷＥＴの計算に使用される、本発明の第２実施形態によるテーブルＰＤＴ２を示す。図１１を参照すれば、テーブルＰＤＴ２は感知温度ＳＴ及び時間間隔ＴＩにしたがう加重経過時間ＷＥＴに対する情報を含む。時間間隔ＴＩは第２インタラプト信号ＩＮＴ２が活性化される時間間隔を示す。
例えば、加重時間計算部２２１のインタラプト生成部２２３が第２インタラプト信号ＩＮＴ２を生成する時間間隔は、ストレージ装置１００内部の条件又はスケジュールにしたがって、又は外部装置の制御によって調節される。加重時間計算部２２１は感知温度ＳＴの変化のみならず、時間間隔ＴＩの変化にしたがって、加重経過時間ＷＥＴを計算する。
例えば、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、第２インタラプト信号ＩＮＴ２が活性化される時間間隔ＴＩが第１時間間隔ＴＩ１である時、テーブルＰＤＴ２から第１加重経過時間ＷＥＴ１が選択される。第１加重経過時間ＷＥＴ１は、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１である時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴより高い温度範囲を有する第２範囲Ｒ２＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１である時、テーブルＰＤＴ２から第１加重経過時間ＷＥＴ１より長い第２加重経過時間ＷＥＴ２が選択される。第２加重経過時間ＷＥＴ２は、感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１である時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴより高い温度範囲を有する第３範囲Ｒ３＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１である時、テーブルＰＤＴ２から第２加重経過時間ＷＥＴ２より長い第３加重経過時間ＷＥＴ３が選択される。第３加重経過時間ＷＥＴ３は、感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１である時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１より長い第２時間間隔ＴＩ２である時、テーブルＰＤＴ２から第１加重経過時間ＷＥＴ１より長い第４加重経過時間ＷＥＴ４が選択される。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１より長い第２時間間隔ＴＩ２である時、テーブルＰＤＴ２から第２加重経過時間ＷＥＴ２及び第４加重経過時間ＷＥＴ４より長い第５加重経過時間ＷＥＴ５が選択される。
感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属し、時間間隔ＴＩが第１時間間隔ＴＩ１より長い第２時間間隔ＴＩ２である時、テーブルＰＤＴ２から第３加重経過時間ＷＥＴ３及び第５加重経過時間ＷＥＴ５より長い第６加重経過時間ＷＥＴ６が選択される。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、時間間隔ＴＩが第２時間間隔ＴＩ２より長い第３時間間隔ＴＩ３である時、テーブルＰＤＴ２から第４加重経過時間ＷＥＴ４より長い第７加重経過時間ＷＥＴ７が選択される。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属し、時間間隔ＴＩが第２時間間隔ＴＩ２より長い第３時間間隔ＴＩ３である時、テーブルＰＤＴ２から第５加重経過時間ＷＥＴ５及び第７加重経過時間ＷＥＴ７より長い第８加重経過時間ＷＥＴ８が選択される。
感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属し、時間間隔ＴＩが第２時間間隔ＴＩ２より長い第３時間間隔ＴＩ３である時、テーブルＰＤＴ２から第６加重経過時間ＷＥＴ６及び第８加重経過時間ＷＥＴ８より長い第９加重経過時間ＷＥＴ９が選択される。
図１１に示したように、感知温度ＳＴが上昇するほど、そして時間間隔ＴＩが長くなるほど、テーブルＰＤＴ２から選択される加重経過時間ＷＥＴは長くなる。感知温度ＳＴが低くなるほど、そして時間間隔ＴＩが減少するほど、テーブルＰＤＴ２から選択される加重経過時間ＷＥＴは短くなる。
他の例として、加重時間ＷＴは数式２に基づいて計算される。
［数２］
ＷＴｎ＝ＷＴｏ＋Ｆ２（ＳＴ，ＴＩ）
数式２によれば、新しい加重時間ＷＴｎは関数Ｆ２（ＳＴ，ＴＩ）及び既存の加重時間ＷＴｏの合算によって計算される。関数Ｆ２（ＳＴ，ＴＩ）は感知温度ＳＴ及び時間間隔ＴＩにしたがって決定される値を有し、実験的に定められる。関数Ｆ２（ＳＴ，ＴＩ）は感知温度ＳＴが増加するほど、高い値を有し、感知温度ＳＴが減少するほど、少ない値を有する。関数Ｆ２（ＳＴ，ＴＩ）は時間間隔ＴＩが増加するほど、高い値を有し、時間間隔ＴＩが減少するほど、低い値を有する。
図１１において、テーブルＰＤＴ２中、時間間隔ＴＩは第１乃至第３時間間隔ＴＩ１乃至ＴＩ３の中の１つであると説明した。しかし、テーブルＰＤＴ２において時間間隔ＴＩの値の数は限定されない。時間間隔ＴＩはより多くの区分数又はより少ない区分数を有する。
図１２は加重経過時間ＷＥＴの計算に使用される、本発明の第３実施形態によるテーブルＰＤＴ３を示す。図１２を参照すれば、テーブルＰＤＴ３は感知温度ＳＴ及び消去回数ＰＥにしたがう加重経過時間ＷＥＴに対する情報を含む。消去回数ＰＥは不揮発性メモリ１１０により遂行された消去回数（例えば、平均回数）を示す。プログラム及び消去が遂行されるほど、不揮発性メモリ１１０のメモリセルＭＣは劣化する。メモリセルＭＣが劣化すれば、メモリセルＭＣから流出する電荷の量が増加する。加重時間計算部２２１は感知温度ＳＴのみならず、不揮発性メモリ１１０の消去回数ＰＥを反映して加重時間ＷＴを計算する。
例えば、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥに属する時、テーブルＰＤＴ３から第１加重経過時間ＷＥＴ１が選択される。第１加重経過時間ＷＥＴ１は、感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥに属する時の加重経過時間ＷＥＴの平均値（又は加重平均値）である。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴより高い温度範囲を有する第２範囲Ｒ＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥに属する時、テーブルＰＤＴ３から第１加重経過時間ＷＥＴ１より長い第２加重経過時間ＷＥＴ２が選択される。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴより高い温度範囲を有する第３範囲Ｒ３＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥに属する時、テーブルＰＤＴ３から第２加重経過時間ＷＥＴ２より長い第３加重経過時間ＷＥＴ３が選択される。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥより多くの消去回数の範囲を有する第２範囲Ｒ２＿ＰＥに属する時、テーブルＰＤＴ３から第１加重経過時間ＷＥＴ１より長い第４加重経過時間ＷＥＴ４が選択される。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥより多い回数の範囲を有する第２範囲Ｒ２＿ＰＥに属する時、テーブルＰＤＴ３から第２加重経過時間ＷＥＴ２及び第４加重経過時間ＷＥＴ４より長い第５加重経過時間ＷＥＴ５が選択される。
感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属し、消去回数ＰＥが第１範囲Ｒ１＿ＰＥより多くの消去回数の範囲を有する第２範囲Ｒ２＿ＰＥに属する時、テーブルＰＤＴ３から第３加重経過時間ＷＥＴ３及び第５加重経過時間ＷＥＴ５より長い第６加重経過時間ＷＥＴ６が選択される。
感知温度ＳＴが第１範囲Ｒ１＿ＳＴに属し、消去回数ＰＥが第２範囲Ｒ２＿ＰＥより多くの消去回数の範囲を有する第３範囲Ｒ３＿ＰＥに属する時、テーブルＰＤＴ３から第４加重経過時間ＷＥＴ４より長い第７加重経過時間ＷＥＴ７が選択される。
感知温度ＳＴが第２範囲Ｒ２＿ＳＴに属し、消去回数ＰＥが第２範囲Ｒ２＿ＰＥより多くの消去回数の範囲を有する第３範囲Ｒ３＿ＰＥに属する時、テーブルＰＤＴ３から第５加重経過時間ＷＥＴ５及び第７加重経過時間ＷＥＴ７より長い第８加重経過時間ＷＥＴ８が選択される。
感知温度ＳＴが第３範囲Ｒ３＿ＳＴに属し、消去回数ＰＥが第２範囲Ｒ２＿ＰＥより多くの消去回数の範囲を有する第３範囲Ｒ３＿ＰＥに属する時、テーブルＰＤＴ３から第６加重経過時間ＷＥＴ６及び第８加重経過時間ＷＥＴ８より長い第９加重経過時間ＷＥＴ９が選択される。
図１２に示したように、感知温度ＳＴが上昇するほど、そして消去回数ＰＥが増加するほど、テーブルＰＤＴ３から選択される加重経過時間ＷＥＴは長くなる。感知温度ＳＴが低くなるほど、そして消去回数ＰＥが減少するほど、テーブルＰＤＴ２から選択される加重経過時間ＷＥＴは短くなる。
他の例として、加重時間ＷＴは数式３に基づいて計算される。
［数３］
ＷＴｎ＝ＷＴｏ＋Ｆ３（ＳＴ，ＰＥ）
数式３によれば、新しい加重時間ＷＴｎは関数Ｆ３（ＳＴ，ＰＥ）及び既存の加重時間ＷＴｏの合算によって計算される。関数Ｆ３（ＳＴ，ＰＥ）は感知温度ＳＴ及び消去回数ＰＥにしたがって決定される値を有し、実験的に定められる。関数Ｆ２（ＳＴ，ＰＥ）は感知温度ＳＴが増加するほど、高い値を有し、感知温度ＳＴが減少するほど、少ない値を有する。関数Ｆ２（ＳＴ，ＰＥ）は消去回数ＰＥが増加するほど、高い値を有し、消去回数ＰＥが減少するほど、低い値を有する。
図１２において、テーブルＰＤＴ３は消去回数ＰＥの範囲を第１乃至第３範囲Ｒ１＿ＰＥ乃至Ｒ３＿ＰＥＴに区分すると説明した。しかし、テーブルＰＤＴ３において区分される消去回数ＰＥの範囲は限定されない。消去回数ＰＥの範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ（ｒｏｕｇｈ）に区分して定義できる。
図１３は加重経過時間ＷＥＴの計算に使用される、本発明の第４実施形態によるテーブルＰＤＴ４、ＰＤＴ５を示す。例示的に、感知温度ＳＴ、時間間隔ＴＩ及び消去回数ＰＥを全て考慮して加重経過時間ＷＥＴが計算される時のテーブルを図１３に示している。
第１例として、第４テーブルＰＤＴ４が使用される。第４テーブルＰＤＴ４は第１乃至第３サブテーブルを含む。第１サブテーブルはインタラプト生成部２２３が第１時間間隔ＴＩ１の周期によって第２インタラプト信号ＩＮＴ２を生成する時、感知温度ＳＴと消去回数ＰＥとにしたがう加重経過時間ＷＥＴの情報を含む。第２サブテーブルはインタラプト生成部２２３が第２時間間隔ＴＩ２の周期によって第２インタラプト信号ＩＮＴ２を生成する時、感知温度ＳＴと消去回数ＰＥにしたがう加重経過時間ＷＥＴの情報を含む。第３サブテーブルはインタラプト生成部２２３が第３時間間隔ＴＩ３の周期によって第２インタラプト信号ＩＮＴ２を生成する時、感知温度ＳＴと消去回数ＰＥにしたがう加重経過時間ＷＥＴの情報を含む。例示的に、第１乃至第３サブテーブルの各々は図１２に示したテーブルＰＤＴ３と類似の形態を有する。
第２例として、第５テーブルＰＤＴ５が使用される。第５テーブルＰＤＴ５は第１乃至第３サブテーブルを含む。第１サブテーブルは不揮発性メモリ１１０の消去回数ＰＥが第１範囲Ｒ１＿ＰＥに属する時、感知温度ＳＴ及び時間間隔ＴＩにしたがう加重経過時間ＷＥＴの情報を含む。第２サブテーブルは不揮発性メモリ１１０の消去回数ＰＥが第２範囲Ｒ２＿ＰＥに属する時、感知温度ＳＴ及び時間間隔ＴＩにしたがう加重経過時間ＷＥＴの情報を含む。第３サブテーブルは不揮発性メモリ１１０の消去回数ＰＥが第３範囲Ｒ３＿ＰＥに属する時、感知温度ＳＴ及び時間間隔ＴＩにしたがう加重経過時間ＷＥＴの情報を含む。例示的に、第１乃至第３サブテーブルの各々は図１１に示したテーブルＰＤＴ２と類似の形態を有する。
図１４は本発明の他の実施形態による加重時間計算部２２１’及び加重時間計算部２２１’と関連したランダムアクセスメモリ（ＲＡＭ）１３０及び温度センサー１４０’を示すブロック図である。図１４を参照すれば、加重時間計算部２２１’はクロック信号出力部２２２、インタラプト生成部２２３’、感知温度制御部２２４、及び計算部２２５を含む。
クロック信号出力部２２２はクロック信号ＣＬＫを出力する。
インタラプト生成部２２３’はクロック信号出力部２２２からクロック信号ＣＬＫを受信する。受信したクロック信号ＣＬＫに応答してインタラプト生成部２２３’は第２インタラプト信号ＩＮＴ２を出力する。
感知温度制御部２２４は第１インタラプト信号ＩＮＴ１に応答して温度センサー１４０から感知温度ＳＴを読み出す。感知温度制御部２２４は温度センサー１４０’から受信した感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）１３０に格納する。
計算部２２５は第２インタラプト信号ＩＮＴ２に応答してランダムアクセスメモリ（ＲＡＭ）１３０から感知温度ＳＴ及び加重時間ＷＴを読み出す。感知温度ＳＴ及び加重時間ＷＴに基づいて計算部２２５はランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴを更新する。
図７に示した加重時間計算部２２１と比較すれば、加重時間計算部２２１’のインタラプト生成部２２３’は第１インタラプト信号ＩＮＴ１を出力しない。第１インタラプト信号ＩＮＴ１は温度センサー１４０’から出力される。温度センサー１４０’は感知温度ＳＴが予め定められた値変化する毎に、第１インタラプト信号ＩＮＴ１を活性化する。例えば、温度センサー１４０’は感知温度ＳＴが１℃ずつ変化する毎に、第１インタラプト信号ＩＮＴ１を活性化する。
即ち、図７の加重時間計算部２２１が周期的に感知温度ＳＴをモニターするのに対して、加重時間計算部２２１’は感知温度ＳＴが変化する毎に感知温度ＳＴをモニターするように構成される。
図１５は本発明の実施形態によって不揮発性メモリ１１０にデータを書き込む方法を示す順序図である。図１及び図１５を参照すれば、Ｓ４１０段階において、メモリコントローラ１２０は不揮発性メモリ１１０にデータＤＡＴＡを書き込む。例えば、メモリコントローラ１２０において内部的に発生した書込み要請にしたがって又は外部のホスト装置から受信された書込み要請にしたがって、メモリコントローラ１２０は不揮発性メモリ１１０にデータを書き込む。
Ｓ４２０段階において、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴを読み出す。
Ｓ４３０段階において、メモリコントローラ１２０は加重時間ＷＴを書き込まれたデータＤＡＴＡの加重時間スタンプＷＴＳとして登録する。加重時間スタンプＷＴＳは不揮発性メモリ１１０にデータＤＡＴＡが書き込まれた時を加重時間ＷＴとして現わす。加重時間スタンプＷＴＳはランダムアクセスメモリ（ＲＡＭ）１３０の第１時間スタンプテーブルＴＳＴ１に登録される。例えば、加重時間スタンプＷＴＳはデータＤＡＴＡのアドレス及び加重時間ＷＴを含む。
メモリコントローラ１２０は不揮発性メモリ１１０に書き込まれるデータをランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングする。例えば、メモリコントローラ１２０は外部のホスト装置から書込み要請と共に伝達されるデータを不揮発性メモリ１１０に書き込まず、ランダムアクセスメモリ（ＲＡＭ）１３０に格納する。即ち、複数の書込み要請に対応する複数のデータがランダムアクセスメモリ（ＲＡＭ）１３０に蓄積される。予め定められたスケジュールにしたがって、外部のホスト装置の要請にしたがって、又は予め定められた条件が満足されるにしたがって、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされたデータを不揮発性メモリ１１０に書き込む。
ランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされたデータが不揮発性メモリ１１０の書込みの単位より大きい場合、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされたデータを不揮発性メモリ１１０の書込みの単位に対応する大きさを有する複数の分割データに分割し、複数の分割データを複数の書込み要請と共に不揮発性メモリ１１０へ伝送する。
即ち、外部のホスト装置からの書込み要請に関わらず、そして不揮発性メモリ１１０の書込みの単位に関わらず、ランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされたデータは同一の時に不揮発性メモリ１１０に書き込まれる。同一の時に不揮発性メモリ１１０に書き込まれるデータの加重時間スタンプＷＴＳとして同一の加重時間ＷＴが登録される。
即ち、ランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされた後、不揮発性メモリ１１０に書き込まれるデータは、外部のホスト装置の書込み要請の単位及び不揮発性メモリ１１０の書込みの単位と異なる大きさを有する。
図１６は第１時間スタンプテーブルＴＳＴ１に登録された加重時間スタンプＷＴＳの例を示すテーブルである。図１及び図１６を参照すれば、第１アドレスＡＤＤＲ１に対して書込みが遂行される時、書込みが遂行された時を示す第１加重時間ＷＴ１が第１アドレスＡＤＤＲ１の加重時間スタンプＷＴＳとして登録される。例えば、第１アドレスＡＤＤＲ１は書込みが遂行されたアドレスの範囲又は値を含む。
第１アドレスＡＤＤＲ１に対して書込みが遂行された後、第２アドレスＡＤＤＲ２に対して書込みが遂行される。第２アドレスＡＤＤＲ２に対して書込みが遂行される時、書込みが遂行された時を示す第２加重時間ＷＴ２が第２アドレスＡＤＤＲ２の加重時間スタンプＷＴＳとして登録される。例えば、第２アドレスＡＤＤＲ２は書込みが遂行されたアドレスの範囲又は値を含む。第２加重時間ＷＴ２は第１加重時間ＷＴ１より遅い時間である。
第２アドレスＡＤＤＲ２に対して書込みが遂行された後、第３アドレスＡＤＤＲ３に対して書込みが遂行される。第３アドレスＡＤＤＲ３に対して書込みが遂行される時、書込みが遂行された時を示す第３加重時間ＷＴ３が第３アドレスＡＤＤＲ３の加重時間スタンプＷＴＳとして登録される。例えば、第３アドレスＡＤＤＲ３は書込みが遂行されたアドレスの範囲又は値を含む。第３加重時間ＷＴ３は第２加重時間ＷＴ２より遅い時間である。
図１７は本発明の実施形態によって不揮発性メモリ１１０からデータを読み出す方法を示す順序図である。図１、図１６、及び図１７を参照すれば、Ｓ５１０段階において、メモリコントローラ１２０は読出し要請に対応する加重時間スタンプＷＴＳを読み出す。例えば、メモリコントローラ１２０において内部的に読出し要請が発生するか、又は外部のホスト装置から読出し要請が受信される。メモリコントローラ１２０は読出し要請にしたがって読み出されるデータに対応する加重時間スタンプＷＴＳをランダムアクセスメモリ（ＲＡＭ）１３０に格納された第１時間スタンプテーブルＴＳＴ１から読み出す。例えば、メモリコントローラ１２０は読出し要請と関連したアドレスを第１時間スタンプテーブルＴＳＴ１に登録されたアドレスと比較する。メモリコントローラ１２０は読出し要請と関連したアドレスに対応する加重時間スタンプＷＴＳを第１時間スタンプテーブルＴＳＴ１から読み出す。
Ｓ５２０段階において、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０から加重時間ＷＴを読み出す。例えば、メモリコントローラ１２０は現在時刻に対応する加重時間ＷＴをランダムアクセスメモリ（ＲＡＭ）１３０から読み出す。
Ｓ５３０段階において、メモリコントローラ１２０は加重時間スタンプＷＴＳと加重時間ＷＴとの差を計算する。例えば、メモリコントローラ１２０は現在時刻に対応する第１加重時間（例えば、ＷＴ１）及び加重時間スタンプＷＴＳに属する第２加重時間（例えば、ＷＴ２）の差を計算する。計算された差は、読み出されるデータが書き込まれた時（即ち、第２加重時間ＷＴ２）の後に現在時刻（即ち、第１加重時間ＷＴ１）まで経過した時間を加重時間として示す値である。即ち、計算された差は、読み出されるデータが不揮発性メモリ１１０のメモリセルＭＣに書き込まれた後、メモリセルＭＣから流出した電荷の量を温度変化を考慮して数値化した値である。
Ｓ５４０段階において、メモリコントローラ１２０は計算された差にしたがって読出しレベルを調節する。例えば、メモリコントローラ１２０は、加重時間スタンプＷＴＳ及び加重時間ＷＴの差を利用して読み出されるデータが格納されたメモリセルＭＣから流出した電荷の量を考慮して読出し電圧のレベルを調節する。メモリコントローラ１２０は時間の経過及び温度の変化を反映して読出し電圧のレベルを調節する。
Ｓ５５０段階において、メモリコントローラ１２０は調節された読出しレベルを利用してデータを読み出すように不揮発性メモリ１１０を制御する。例えば、メモリコントローラ１２０は読出し電圧のレベルを調節するコマンドを不揮発性メモリ１１０へ伝送する。メモリコントローラ１２０は読出し電圧のレベルを調節する制御信号を不揮発性メモリ１１０へ伝送する。メモリコントローラ１２０は調節された読出し電圧を利用して読出しを遂行するように、不揮発性メモリ１１０にコマンドを伝送する。メモリコントローラ１２０は調節された読出し電圧を示す情報を読出しコマンドと共に不揮発性メモリ１１０へ伝送する。
上述したように、本発明の実施形態によるストレージ装置１００は時間の経過及び温度の変化にしたがう電荷の流出量を反映した加重時間ＷＴを管理するように構成される。ストレージ装置１００は不揮発性メモリ１１０にデータを書き込む時に、加重時間ＷＴを利用して加重時間スタンプＷＴＳを生成する。ストレージ装置１００は不揮発性メモリ１１０からデータを読み出す時に、加重時間ＷＴ及び加重時間スタンプＷＴＳの差を計算し、計算された差を利用して読出し電圧のレベルを調節するように構成される。調節された読出し電圧を利用して不揮発性メモリ１１０からデータが読み出される。したがって、時間の経過及び温度の変化を反映して読出し電圧が調節されることができ、向上した信頼性を有するストレージ装置１００及びストレージ装置１００の動作方法、及び不揮発性メモリ１１０のアクセス方法が提供される。
図１８は本発明の他の実施形態によって不揮発性メモリ１１０からデータを読み出す方法を示す順序図である。図１、図１６、及び図１８を参照すれば、Ｓ６１０段階において、メモリコントローラ１２０は読出し要請に対応する加重時間スタンプＷＴＳを読み出す。Ｓ６２０段階において、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０から加重時間ＷＴを読み出す。Ｓ６３０段階において、メモリコントローラ１２０は加重時間スタンプＷＴＳ及び加重時間ＷＴの差を計算する。Ｓ６１０段階乃至Ｓ６３０段階は図１７のＳ５１０段階乃至Ｓ５３０段階と同一の方法により遂行される。
Ｓ６４０段階において、メモリコントローラ１２０は計算された差によって計算された差を補償する。図４に示したように、メモリセルＭＣにデータが書き込まれた後、初期時間ＩＴが経過するまでの電荷の単位時間当たり流出量（例えば、第１流出量）と初期時間ＩＴが経過した後の電荷の単位時間当たり流出量（例えば、第２流出量）とは異なる。例えば、第１流出量は第２流出量より大きくなる。
計算された差が初期時間ＩＴより短い時間を示す時、メモリセルＭＣにデータが書き込まれた後、経過した時間は初期時間ＩＴより短くなる。この時、メモリコントローラ１２０は第１流出量を反映するように差を補償する。例えば、メモリコントローラ１２０は差を増加させる。
計算された差が初期時間ＩＴより長い時間を示す時、メモリセルＭＣにデータが書き込まれた後、経過した時間は初期時間ＩＴより長い。この時、メモリコントローラ１２０は第１流出量及び第２流出量を全て反映するように差を補償する。例えば、メモリコントローラ１２０は差を維持させるか、或いは増加させる。
Ｓ６５０段階において、メモリコントローラ１２０は補償された差によって読出しレベルを調節する。Ｓ６６０段階において、メモリコントローラ１２０は調節された読出しレベルを利用してデータを読み出すように不揮発性メモリ１１０を制御する。Ｓ６５０段階及びＳ６６０段階は図１７のＳ５４０段階及びＳ５５０段階と類似の方法により遂行される。
図１９はメモリコントローラ１２０が計算された差を補償（Ｓ６４０段階）する例を示すテーブルＰＤＴ６である。図１９を参照すれば、計算された差が第１範囲Ｒ１＿ＤＩＦに属する時、メモリコントローラ１２０は第１補償係数ＣＣ１を選択する。メモリコントローラ１２０は選択された第１補償係数ＣＣ１に計算された差を乗算して補償された差を獲得する。
計算された差が第１範囲Ｒ１＿ＤＩＦより高い値を有する第２範囲Ｒ２＿ＤＩＦに属する時、メモリコントローラ１２０は第２補償係数ＣＣ２を選択する。メモリコントローラ１２０は選択された第２補償係数ＣＣ２に計算された差を乗算して補償された差を獲得する。
計算された差が第２範囲Ｒ２＿ＤＩＦより高い値を有する第３範囲Ｒ３＿ＤＩＦに属する時、メモリコントローラ１２０は第３補償係数ＣＣ３を選択する。メモリコントローラ１２０は選択された第３補償係数ＣＣ２に計算された差を乗算して補償された差を獲得する。
例示的に、テーブルＰＤＴ６はメモリコントローラ１２０内の不揮発性格納媒体（例えば、ＲＯＭ等）に格納される。メモリコントローラ１２０は内部の不揮発性格納媒体に格納されたテーブルＰＤＴ６を利用して補償された差を計算する。テーブルＰＤＴ６は不揮発性メモリ１１０に格納される。不揮発性メモリ１１０に格納されたテーブルＰＤＴ６はランダムアクセスメモリ（ＲＡＭ）１３０にローディングされる。メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０に格納されたテーブルＰＤＴ６を利用して補償された差を計算する。
他の例として、補償された差は数式４によって計算される。
［数４］
ＤＩＦ２＝Ｆ４（ＤＩＦ１）
数式４によれば、補償された差ＤＩＦ２は関数Ｆ４（ＤＩＦ１）によって計算される。関数Ｆ４（ＤＩＦ１）は計算された差ＤＩＦ１にしたがって決定される値を有し、実験的に定められる。
メモリコントローラ１２０は数式４によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式４によって計算を遂行するように構成されるロジック回路を含む。メモリコントローラ１２０はソフトウェア及びロジック回路の組合を利用して数式４の計算を遂行する。
図１９において、テーブルＰＤＴ６は計算された差の範囲を第１乃至第３範囲Ｒ１＿ＤＩＦ乃至Ｒ３＿ＤＩＦに区分すると説明した。しかし、テーブルＰＤＴ６において区分される計算された差の範囲は限定されない。計算された差の範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ（ｒｏｕｇｈ）に区分して定義される。
上述したように、メモリセルＭＣから単位時間当たり電荷が流出する量は、メモリセルＭＣにデータが書き込まれた後、経過した時間によって変わる。本発明の実施形態によるストレージ装置１００は、単位時間当たり電荷の流出量が変化する特徴を反映して読出しレベルを調節する。したがって、向上した信頼性を有するストレージ装置１００、ストレージ装置１００の動作方法及び不揮発性メモリ１１０のアクセス方法が提供される。
図２０はストレージ装置１００の電源が切られた後、再供給される時に、ストレージ装置１００が加重時間ＷＴを復元する方法を示す順序図である。図１及び図２０を参照すれば、Ｓ７１０段階において、ストレージ装置１００においてパワーオンリセットが遂行される。
Ｓ７２０段階において、メモリコントローラ１２０は不揮発性メモリ１１０に格納された第２時間スタンプテーブルＴＳＴ２を読み出す。読み出された第２時間スタンプテーブルＴＳＴ２は第１時間スタンプテーブルＴＳＴ１としてランダムアクセスメモリ（ＲＡＭ）１３０に格納される。
Ｓ７３０段階において、メモリコントローラ１２０は第１時間スタンプテーブルＴＳＴ１に登録された加重時間スタンプＷＴＳの中の直近に登録された加重時間スタンプＷＴＳを検出する。例えば、第１時間スタンプテーブルＴＳＴ１が図１６のように構成された場合、第３データＤＡＴＡ３の加重時間スタンプＷＴＳが直近に登録された加重時間スタンプＷＴＳとして検出される。
Ｓ７４０段階において、メモリコントローラ１２０は直近に登録された加重時間スタンプＷＴＳに対応するメモリセルＭＣから読出しレベルを検出する。例えば、メモリコントローラ１２０は直近に登録された加重時間スタンプＷＴＳに対応するメモリセルＭＣから、図５を参照して説明した最適の読出しレベルを検出する。
Ｓ７５０段階において、メモリコントローラ１２０は検出された読出しレベルと図５において第１乃至第７電圧Ｖ１乃至Ｖ７で示される初期読出しレベルとの差を計算する。
Ｓ７６０段階において、メモリコントローラ１２０は計算された読出しレベルと前記初期読出しレベルとの差に基づいて加重時間ＷＴを計算する。計算された加重時間ＷＴはランダムアクセスメモリ（ＲＡＭ）１３０に格納される。
図２１はメモリコントローラ１２０が読出しレベルと前記初期読出しレベルとの差によって加重時間ＷＴを計算（Ｓ７５０段階）する例を示すテーブルＰＤＴ７である。図２１を参照すれば、計算された差が第１範囲Ｒ１＿Ｄに属する時、メモリコントローラ１２０は第１加重時間ＷＴ１を選択する。
計算された差が第１範囲Ｒ１＿Ｄより高い値を有する第２範囲Ｒ２＿Ｄに属する時、メモリコントローラ１２０は第２加重時間ＷＴ２を選択する。
計算された差が第２範囲Ｒ２＿Ｄより高い値を有する第３範囲Ｒ３＿Ｄに属する時、メモリコントローラ１２０は第３加重時間ＷＴ３を選択する。
例示的に、テーブルＰＤＴ７はメモリコントローラ１２０内の不揮発性格納媒体（例えば、ＲＯＭ等）に格納される。メモリコントローラ１２０は内部の不揮発性格納媒体に格納されたテーブルＰＤＴ７を利用して補償された差を計算する。テーブルＰＤＴ７は不揮発性メモリ１１０に格納される。不揮発性メモリ１１０に格納されたテーブルＰＤＴ７はランダムアクセスメモリ（ＲＡＭ）１３０にローディングされる。メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０に格納されたテーブルＰＤＴ７を利用して補償された差を計算する。
他の例として、補償された差は数式５によって計算される。
［数５］
ＷＴ２＝ＷＴ１＋Ｆ５（Ｄ）
数式５によれば、加重時間ＷＴ２は関数Ｆ５（Ｄ）と加重時間スタンプＷＴＳの加重時間ＷＴ１との合算によって計算される。関数Ｆ５（Ｄ）は計算された差Ｄにしたがって決定される値を有し、実験的に定められる。計算された差Ｄが増加するほど、関数Ｆ５（Ｄ）は増加する値を有する。計算された差Ｄが減少するほど、関数Ｆ５（Ｄ）は減少する値を有する。
メモリコントローラ１２０は数式５によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式５によって計算を遂行するように構成されるロジック回路を含む。メモリコントローラ１２０はソフトウェア及びロジック回路の組合を利用して数式５の計算を遂行する。
図２１において、テーブルＰＤＴ７は計算された差Ｄの範囲を第１乃至第３範囲Ｒ１＿Ｄ乃至Ｒ３＿Ｄに区分すると説明した。しかし、テーブルＰＤＴ７において区分される計算された差Ｄの範囲は限定されない。計算された差Ｄの範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ（ｒｏｕｇｈ）にくぶんして定義される。
上述したように、ストレージ装置１００の電源が切られた間にも、不揮発性メモリ１１０のメモリセルＭＣから電荷が持続的に流出する。即ち、加重時間ＷＴは続いて経過する。本発明の実施形態によるストレージ装置１００は、直近に登録された加重時間スタンプＷＴＳの最適の読出しレベル及び前記初期読出しレベルの差によって、電荷の流出量を計算する。さらに計算された電荷の流出量を基に、ストレージ装置１００は不揮発性メモリ１１０に電源が供給された時の加重時間ＷＴを計算する。したがって、ストレージ装置１００に電源が供給されない間に発生する電荷の流出量を考慮して書込み及び読出しが遂行され、向上した信頼性を有するストレージ装置１００、ストレージ装置１００の動作方法及び不揮発性メモリ１１０のアクセス方法が提供される。
図２２は本発明の実施形態によるコンピューティング装置１０００を示すブロック図である。図２２を参照すれば、コンピューティング装置１０００はプロセッサ１１００、ランダムアクセスメモリ（ＲＡＭ）１２００、ストレージ装置１３００、モデム１４００、及び使用者インターフェイス１５００を含む。
プロセッサ１１００はコンピューティング装置１０００の諸般動作を制御し、論理演算を遂行する。例えば、プロセッサ１１００はシステムオンチップ（ＳｏＣ、Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）により構成される。プロセッサ１１００は汎用プロセッサ、特殊目的プロセッサ又はアプリケーションプロセッサである。
ランダムアクセスメモリ（ＲＡＭ）１２００はプロセッサ１１００と通信できる。ランダムアクセスメモリ（ＲＡＭ）１２００はプロセッサ１１００又はコンピューティング装置１０００のメーンメモリである。プロセッサ１１００はランダムアクセスメモリ（ＲＡＭ）１２００にコード又はデータを臨時的に格納する。プロセッサ１１００はランダムアクセスメモリ（ＲＡＭ）１２００を利用してコードを実行し、データを処理できる。プロセッサ１１００はランダムアクセスメモリ（ＲＡＭ）１２００を利用して運営体系、アプリケーション等の多様なソフトウェアを実行する。プロセッサ１１００はランダムアクセスメモリ（ＲＡＭ）１２００を利用してコンピューティング装置１０００の諸般動作を制御する。ランダムアクセスメモリ（ＲＡＭ）１２００はＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）等のような揮発性メモリ、又はＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等の不揮発性メモリを含む。
ストレージ装置１３００はプロセッサ１１００と通信する。ストレージ装置１３００は長期的に保存されなければならないデータを格納する。即ち、プロセッサ１１００は長期的に保存されなければならないデータをストレージ装置１３００に格納する。ストレージ装置１３００はコンピューティング装置１０００を駆動するためのブートイメージを格納する。ストレージ装置１３００は運営体系、アプリケーションのような多様なソフトウェアのソースコードを格納する。ストレージ装置１３００は運営体系、アプリケーションのような多様なソフトウェアによって処理されたデータを格納する。
例示的に、プロセッサ１１００はストレージ装置１３００に格納されたソースコードをランダムアクセスメモリ（ＲＡＭ）１２００にロードし、ランダムアクセスメモリ（ＲＡＭ）１２００にロードされたコードを実行することによって、運営体系、アプリケーション等の多様なソフトウェアを駆動する。プロセッサ１１００はストレージ装置１３００に格納されたデータをランダムアクセスメモリ（ＲＡＭ）１２００にロードし、ランダムアクセスメモリ（ＲＡＭ）１２００にロードされたデータを処理できる。プロセッサ１１００はランダムアクセスメモリ（ＲＡＭ）１２００に格納されたデータの中の長期的に保存しようとするデータをストレージ装置１３００に格納する。
ストレージ装置１３００はフラッシュメモリ、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等の不揮発性メモリを含む。
モデム１４００はプロセッサ１１００の制御によって外部装置と通信を遂行する。例えば、モデム１４００は外部装置と有線又は無線通信を遂行する。モデム１４０はＬＴＥ（登録商標）（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＷｉＭａｘ（登録商標）、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、Ｗｉ−Ｆｉ（登録商標）、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）等の多様な無線通信方式、又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＨＳＩＣ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｒｃｈｉｐ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、Ｆｉｒｅｗｉｒｅ）、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＰＣＩｅ（ＰＣＩ ｅｘｐｒｅｓｓ）、ＮＶＭｅ（ＮｏｎＶｏｌａｔｉｌｅ Ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ）、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）、ＳＤＩＯ、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）、ＨＳ−ＳＰＩ（Ｈｉｇｈ Ｓｐｅｅｄ ＳＰＩ）、ＲＳ２３２、Ｉ２Ｃ（Ｉｎｔｅｒ−ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＨＳ−Ｉ２Ｃ、Ｉ２Ｓ、（Ｉｎｔｅｇｒａｔｅｄ−ｉｎｔｅｒｃｈｉｐ Ｓｏｕｎｄ）、Ｓ／Ｐ ＤＩＦ（Ｓｏｎｙ／Ｐｈｉｌｉｐｓ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）、ＭＭＣ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ）、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ ＭＭＣ）等の多様な有線通信方式の少なくとも１つに基づいて通信を遂行する。
使用者インターフェイス１５００はプロセッサ１１００の制御によって使用者と通信する。例えば、使用者インターフェイス１５００はキーボード、キーパッド、ボタン、タッチパネル、タッチスクリーン、タッチパッド、タッチボール、カメラ、マイク、ジャイロスコープセンサー、振動センサー、等の使用者入力インターフェイスを含む。使用者インターフェイス１５００はＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）表示装置、ＬＥＤ、スピーカー、モーター等の使用者出力インターフェイスを含む。
ストレージ装置１３００は本発明の実施形態によるストレージ装置１００を含む。ストレージ装置１３００は温度センサー１４０及び加重時間計算部２２１を含む。ストレージ装置１３００は時間の経過及び温度の変化を反映した加重時間ＷＴを計算し、加重時間ＷＴを利用して書込み及び読出しを遂行する。
プロセッサ１１００、ランダムアクセスメモリ（ＲＡＭ）１２００、モデム１４００及び使用者インターフェイス１５００はストレージ装置１３００の外部のホスト装置を形成する。
図２３は本発明の実施形態によるコンピューティング装置１０００の動作方法を示す順序図である。図１、図２２、及び図２３を参照すれば、Ｓ８１０段階において、ホスト装置はメモリコントローラ１２０に書込み要請を伝送する。Ｓ８１５段階において、メモリコントローラ１２０は書込み要請と共に受信されたデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納するバッファリングを遂行する。
Ｓ８２０段階において、ホスト装置はメモリコントローラ１２０に書込み要請を伝送する。Ｓ８２５段階において、メモリコントローラ１２０は書込み要請と共に受信されたデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納するバッファリングを遂行する。
Ｓ８３０段階において、ホスト装置はメモリコントローラ１２０に書込み要請を伝送する。Ｓ８３５段階において、メモリコントローラ１２０は書込み要請と共に受信されたデータをランダムアクセスメモリ（ＲＡＭ）１３０に格納するバッファリングを遂行する。
Ｓ８４０段階において、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０にバッファリングされたデータを不揮発性メモリ１１０に書き込む。例えば、メモリコントローラ１２０はＳ８１５段階、Ｓ８２５段階及びＳ８３５段階においてバッファリングされたデータを不揮発性メモリ１１０に書き込む。
Ｓ８４５段階において、メモリコントローラ１２０はランダムアクセスメモリ（ＲＡＭ）１３０に格納された加重時間ＷＴを利用してＳ８４０段階において書き込まれたデータの加重時間スタンプＷＴＳを設定する。
Ｓ８５０段階において、ホスト装置はメモリコントローラ１２０に読出し要請を伝送する。例えば、Ｓ８４０段階において不揮発性メモリ１１０に書き込まれたデータの一部又は全てに対する読出し要請が伝送される。
Ｓ８５５段階において、メモリコントローラ１２０は読出しレベルを調節する。例えば、メモリコントローラ１２０は加重時間スタンプＷＴＳ及び加重時間ＷＴの差を計算し、計算された差によって読出しレベルを調節する。
Ｓ８６０段階において、メモリコントローラ１２０は調節された読出しレベルを利用して不揮発性メモリ１１０からデータを読み出す。
図２３を参照して説明したように、ホスト装置はメモリコントローラ１２０に書込み要請及び読出し要請を伝送する。メモリコントローラ１２０は独立的に加重時間ＷＴ及び加重時間スタンプＷＴＳを管理し、加重時間ＷＴ及び加重時間スタンプＷＴＳにしたがって読出しレベルを調節する。
図２４は本発明の他の実施形態によるメモリブロックＢＬＫｂを示す回路図である。図２４を参照すれば、メモリブロックＢＬＫｂは複数のストリングＳＲを含む。複数のストリングＳＲは複数のビットラインＢＬ１乃至ＢＬｎに各々連結される。各ストリングＳＲは接地選択トランジスタＧＳＴ、メモリセルＭＣ、及びストリング選択トランジスタＳＳＴを含む。
各ストリングＳＲの接地選択トランジスタＧＳＴはメモリセルＭＣ及び共通ソースラインＣＳＬの間に連結される。複数のストリングＳＲの接地選択トランジスタＧＳＴは共通ソースラインＣＳＬに共通に連結される。
各ストリングＳＲのストリング選択トランジスタＳＳＴはメモリセルＭＣ及びビットラインＢＬの間に連結される。複数のストリングＳＲのストリング選択トランジスタＳＳＴは複数のビットラインＢＬ１乃至ＢＬｎに各々連結される。
各ストリングＳＲにおいて、接地選択トランジスタＧＳＴ及びストリング選択トランジスタＳＳＴの間に複数のメモリセルＭＣが提供される。各ストリングＳＲにおいて、複数のメモリセルＭＣは直列連結される。
複数のストリングＳＲにおいて、共通ソースラインＣＳＬから同一の順序に位置したメモリセルＭＣは１つのワードラインに共通に連結される。複数のストリングＳＲのメモリセルＭＣは複数のワードラインＷＬ１乃至ＷＬｍに連結される。
図２５は本発明の実施形態によるメモリコントローラ１２０を示すブロック図である。図２５を参照すれば、メモリコントローラ１２０はバス１２１、プロセッサ１２２、ランダムアクセスメモリ（ＲＡＭ）１２３、エラー訂正ブロック１２４、ホストインターフェイス１２５、バッファコントロール回路１２６、及びメモリインターフェイス１２７を含む。
バス１２１はメモリコントローラ１２０の構成要素の間にチャンネルを提供するように構成される。
プロセッサ１２２はメモリコントローラ１２０の諸般動作を制御し、論理演算を遂行する。プロセッサ１２２はホストインターフェイス２３０を通じて外部のホスト装置と通信する。プロセッサ１２２はホストインターフェイス１２５を通じて受信されるコマンド又はアドレスをランダムアクセスメモリ（ＲＡＭ）１２３に格納する。プロセッサ１２２はホストインターフェイス１２５を通じて受信されるデータをバッファコントロール回路１２６を通じて出力するか、又はランダムアクセスメモリ（ＲＡＭ）１２３に格納する。プロセッサ１２２はランダムアクセスメモリ（ＲＡＭ）１２３に格納されたコマンド又はアドレスにしたがって内部コマンド及びアドレスを生成し、生成された内部コマンド及びアドレスをメモリインターフェイス１２７を通じて出力する。プロセッサ１２２はランダムアクセスメモリ（ＲＡＭ）１２３に格納されたデータ又はバッファコントロール回路１２６を通じて受信されるデータをメモリインターフェイス１２７を通じて出力する。プロセッサ１２２はメモリインターフェイス１２７を通じて受信されるデータをランダムアクセスメモリ（ＲＡＭ）１２３に格納するか、又はバッファコントロール回路１２６を通じて出力する。プロセッサ１２２はランダムアクセスメモリ（ＲＡＭ）１２３に格納されたデータ又はバッファコントロール回路１２６を通じて受信されるデータをホストインターフェイス１２５又はメモリインターフェイス１２７を通じて出力する。例示的に、プロセッサ１２２はＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）を含み、ＤＭＡを利用してデータを出力する。
プロセッサ１２２は加重時間計算部２２１を含む。プロセッサ１２２は加重時間計算部２２１を利用して感知温度ＳＴ及び加重時間ＷＴを管理し、加重時間スタンプＷＴＳを生成する。
ランダムアクセスメモリ（ＲＡＭ）１２３はプロセッサ１２２の動作メモリ、キャッシュメモリ、又はバッファメモリとして使用される。ランダムアクセスメモリ（ＲＡＭ）１２３はプロセッサ１２２が実行するコード及び命令を格納する。ランダムアクセスメモリ（ＲＡＭ）１２３はプロセッサ１２２によって処理されるデータを格納する。ランダムアクセスメモリ（ＲＡＭ）１２３はＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）を含む。
エラー訂正ブロック１２４はエラー訂正を遂行する。エラー訂正ブロック１２４はメモリインターフェイス１２７に出力されるデータに基づいてエラー訂正を遂行するためのパリティーを生成する。データ及びパリティーはメモリインターフェイス１２７を通じて出力される。エラー訂正ブロック１２４はメモリインターフェイス１２７を通じて受信されるデータ及びパリティーを利用して受信されたデータのエラー訂正を遂行する。
ホストインターフェイス１２５はプロセッサ１２２の制御によって、外部のホスト装置と通信するように構成される。ホストインターフェイス１２５はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＨＳＩＣ（Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｒｃｈｉｐ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ファイアーワイヤ（Ｆｉｒｅｗｉｒｅ）、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＰＣＩｅ（ＰＣＩ ｅｘｐｒｅｓｓ）、ＮＶＭｅ（ＮｏｎＶｏｌａｔｉｌｅ Ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ）、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）、ＭＭＣ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ）、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ ＭＭＣ）等の多様な通信方法の中の少なくとも１つを利用して通信するように構成される。
バッファコントロール回路１２６はプロセッサ１２２の制御によって、ランダムアクセスメモリ（ＲＡＭ）１３０（図１参照）を制御するように構成される。バッファコントロール回路１２６はランダムアクセスメモリ（ＲＡＭ）１３０にデータを書き込み、ランダムアクセスメモリ（ＲＡＭ）１３０からデータを読み出す。
メモリインターフェイス１２７はプロセッサ１２２の制御によって、不揮発性メモリ１１０（図１参照）と通信するように構成される。
例示的に、プロセッサ１２２はコードを利用してメモリコントローラ１２０を制御する。プロセッサ１２２はメモリコントローラ１２０の内部に提供される不揮発性メモリ（例えば、Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）からコードをロードする。他の例として、プロセッサ１２２はメモリインターフェイス１２７から受信されるコードをロードする。
図２６は本発明の他の実施形態によるストレージ装置３００を示すブロック図である。図２６を参照すれば、ストレージ装置３００は不揮発性メモリ３１０、メモリコントローラ３２０、及び温度センサー３４０を含む。
図１のストレージ装置１００と比較すれば、ストレージ装置３００にはランダムアクセスメモリ（ＲＡＭ）１３０が提供されない。メモリコントローラ３２０は内部メモリを利用して感知温度ＳＴ、加重時間ＷＴ及び第１時間スタンプテーブルＴＳＴ１を管理する。例えば、図２５を参照して説明したように、メモリコントローラ３２０は内部のランダムアクセスメモリ（ＲＡＭ）１２３により感知温度ＳＴ、加重時間ＷＴ及び第１時間スタンプテーブルＴＳＴ１を管理する。
例示的に、ストレージ装置３００にランダムアクセスメモリ（ＲＡＭ）１３０が提供されない場合、メモリコントローラ３２０にバッファコントロール回路１２６が提供されないこともある。
図２７は本発明の他の実施形態によるコンピューティング装置２０００を示すブロック図である。図２７を参照すれば、コンピューティング装置２０００はプロセッサ２１００、ランダムアクセスメモリ（ＲＡＭ）２２００、ストレージ装置２３００、モデム２４００、及び使用者インターフェイス２５００を含む。プロセッサ２１００、ランダムアクセスメモリ（ＲＡＭ）２２００、モデム２４００、及び使用者インターフェイス２５００はストレージ装置２３００のホスト装置を形成する。
図２２のコンピューティング装置１０００と比較すれば、加重時間計算部２２１はストレージ装置２３００ではないプロセッサ２１００、即ち、ホスト装置に提供される。
ストレージ装置２３００は温度センサー１４０を含む。ストレージ装置２３００は温度センサー１４０によって感知温度ＳＴをホスト装置のランダムアクセスメモリ（ＲＡＭ）２２００に格納する。例えば、温度センサー１４０は感知温度ＳＴが予め定められた値以上に変化する毎に、感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）２２００にアップロードする。他の例として、温度センサー１４０は周期的に感知温度ＳＴをランダムアクセスメモリ（ＲＡＭ）２２００にアップロードする。
感知温度ＳＴがストレージ装置２３００の外部のホスト装置のランダムアクセスメモリ（ＲＡＭ）２２００に格納されることを除外すれば、感知温度ＳＴは図８を参照して説明した方法によって管理される。
加重時間計算部２２１はランダムアクセスメモリ（ＲＡＭ）２２００に格納された感知温度ＳＴを利用して加重時間ＷＴを計算する。加重時間計算部２２１は計算された加重時間ＷＴをランダムアクセスメモリ（ＲＡＭ）２２００に格納する。加重時間計算部２２１は図９を参照して説明した方法によって加重時間ＷＴを管理する。
プロセッサ２１００は加重時間ＷＴに基づいて加重時間スタンプＷＴＳを生成する。加重時間スタンプＷＴＳは第１時間スタンプテーブルＴＳＴ１に登録される。第１時間スタンプテーブルＴＳＴ１はランダムアクセスメモリ（ＲＡＭ）２２００により管理され、ストレージ装置２３００に第２時間スタンプテーブルＴＳＴ２としてバックアップされる。
図２８は本発明の他の実施形態によるストレージ装置２０００の動作方法を示す順序図である。図２７及び図２８を参照すれば、Ｓ９１０段階において、ホスト装置はストレージ装置２３００に書込み要請を伝送する。Ｓ９１５段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプＷＴＳを設定する。設定された加重時間スタンプＷＴＳは第１時間スタンプテーブルＴＳＴ１に登録される。
Ｓ９２０段階において、ホスト装置はストレージ装置２３００に書込み要請を伝送する。Ｓ９２５段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプＷＴＳを設定する。設定された加重時間スタンプＷＴＳは第１時間スタンプテーブルＴＳＴ１に登録される。
Ｓ９３０段階において、ホスト装置はストレージ装置２３００に書込み要請を伝送する。Ｓ９３５段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプＷＴＳを設定する。設定された加重時間スタンプＷＴＳは第１時間スタンプテーブルＴＳＴ１に登録される。
Ｓ９４０段階において、ホスト装置は加重時間ＷＴ及び加重時間スタンプＷＴＳ間の差を計算する。例えば、ホスト装置がストレージ装置２３００に格納されたデータを読み出す時、読み出されるデータと関連した加重時間スタンプＷＴＳ及び加重時間ＷＴ間の差が計算される。
Ｓ９４５段階において、ホスト装置はストレージ装置２３００に読出し要請及び差を伝送する。例えば、ホスト装置は差又は差が加工された情報をストレージ装置２３００へ伝送する。差が加工された情報は、差に基づいて調節された読出しレベルを含む。
読出し要請にしたがって、差又は差が加工された情報に基づいてストレージ装置２３００は読出しを遂行する。例えば、ストレージ装置２３００は差又は差が加工された情報に基づいて読出しレベルを調節し、調節された読出しレベルを利用して読出しを遂行する。例えば、ストレージ装置２３００はホスト装置から調節された読出しレベルを受信し、調節された読出しレベルを利用して読出しを遂行する。
上述したように、ストレージ装置２３００は温度センサー１４０を含み、温度センサー１４０を通じて獲得される感知温度ＳＴをホスト装置に提供する。ホスト装置は感知温度ＳＴを利用して加重時間ＷＴを計算し、加重時間ＷＴを利用して加重時間スタンプＷＴＳを生成し、時間スタンプテーブルＴＳＴを利用して加重時間スタンプＷＴＳを管理する。即ち、図１乃至図２６においてメモリコントローラ１２０により遂行されると説明した機能の中の一部の機能がホスト装置により遂行される。
ストレージ装置２３００はホスト装置に感知温度ＳＴを提供し、ホスト装置の要請にしたがって書込み及び読出しを遂行する。ストレージ装置２３００はホスト装置の要請にしたがって読出しレベルを調節する。ストレージ装置２３００は加重時間ＷＴ及び加重時間スタンプＷＴＳを生成するか、或いは管理する動作を遂行しないこともがあり得る。
図２９は本発明のその他の実施形態によるコンピューティング装置３０００を示すブロック図である。図２９を参照すれば、コンピューティング装置３０００はプロセッサ３１００、ランダムアクセスメモリ（ＲＡＭ）３２００、ストレージ装置３３００、モデム３４００、及び使用者インターフェイス３５００を含む。プロセッサ３１００、ランダムアクセスメモリ（ＲＡＭ）３２００、モデム３４００、及び使用者インターフェイス３５００はストレージ装置３３００のホスト装置を形成する。
図２７を参照して説明したコンピューティング装置２０００と比較すれば、温度センサー１４０がストレージ装置３３００ではないプロセッサ３１００、即ち、ホスト装置に提供される。
ホスト装置はストレージ装置３３００と独立的に感知温度ＳＴ、加重時間ＷＴ、及び加重時間スタンプＷＴＳを生成及び管理する。ホスト装置３３００は感知温度ＳＴ、加重時間ＷＴ、及び加重時間スタンプＷＴＳに基づいてストレージ装置３３００の読出しレベルを調節する。
ストレージ装置３３００はホスト装置の要請にしたがって書込み及び読出しを遂行する。ストレージ装置３３００はホスト装置の要請にしたがって読出しレベルを調節する。ストレージ装置３３００は感知温度ＳＴ、加重時間ＷＴ、及び加重時間スタンプＷＴＳを生成するか、或いは管理する動作を遂行しないことがあり得る。
本発明の詳細な説明においては具体的な実施形態に関して説明したが、本発明の範囲と技術的思想から逸脱しない限度内において様々な変形が可能である。したがって、本発明の範囲は上述した実施形態に限定されて定められてはならないし、後述する特許請求の範囲のみでなく、この発明の特許請求の範囲と均等なものによって定められる。
１００、３００ ストレージ装置
１１０、３１０ 不揮発性メモリ
１１１ メモリセルアレイ
１１３ アドレスデコーダー回路
１１５ ページバッファ回路
１１７ データ入出力回路
１１９ 制御ロジック回路
１２０、３２０ メモリコントローラ
１２１ バス
１２２ プロセッサ
１２３、１３０ ランダムアクセスメモリ（ＲＡＭ）
１２４ エラー訂正ブロック
１２５、２３０ ホストインターフェイス
１２６ バッファコントロール回路
１２７ メモリインターフェイス
１４０、１４０’、３４０ 温度センサー
２２１、２２１’ 加重時間計算部
２２２ クロック信号出力部
２２３、２２３’ インタラプト生成部
２２４ 感知温度制御部
２２５ 計算部
１０００、２０００、３０００ コンピューティング装置
１１００、２１００、３１００ プロセッサ
１２００、２２００、３２００ ランダムアクセスメモリ（ＲＡＭ）
１３００、２３００、３３００ ストレージ装置
１４００、２４００、３４００ モデム
１５００、２５００、３５００ 使用者インターフェイス

Claims (21)

  1. 不揮発性メモリ及び前記不揮発性メモリを制御するように構成されるメモリコントローラを含むストレージ装置の動作方法において、
    温度を検出する段階と、
    前記検出された温度情報を利用して現在の加重時間を計算する段階と、
    前記現在の加重時間に基づいて調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出す段階と、を含むことを特徴とするストレージ装置の動作方法。
  2. 前記温度は、第１周期により周期的に検出され、前記現在の加重時間の計算は、前記検出された温度に基づいて第２周期により周期的に遂行され、
    前記現在の加重時間を計算する段階は、
    前記検出された温度に基づいて前記第２周期の時間を調節することによって加重経過時間を計算する段階と、
    前記加重経過時間を以前の加重時間に合算して前記現在の加重時間を計算する段階と、を含むことを特徴とする請求項１に記載のストレージ装置の動作方法。
  3. 前記検出された温度が増加するほど、前記加重経過時間が増加することを特徴とする請求項２に記載のストレージ装置の動作方法。
  4. 前記現在の加重時間が計算される第２周期の時間が増加するほど、前記加重経過時間が増加することを特徴とする請求項２に記載のストレージ装置の動作方法。
  5. 前記第２周期の前記時間は、前記ストレージ装置の消去回数を利用してさらに調節され、
    前記消去回数が増加するほど、前記加重経過時間が増加することを特徴とする請求項２に記載のストレージ装置の動作方法。
  6. 前記消去回数は、前記不揮発性メモリの複数のメモリブロックにおいて各々遂行された消去回数の平均値であることを特徴とする請求項５に記載のストレージ装置の動作方法。
  7. 前記現在の加重時間が計算される前記第２周期は、前記温度が検出される前記第１周期より短いことを特徴とする請求項２に記載のストレージ装置の動作方法。
  8. 前記温度は、前記ストレージ装置の内部温度センサー又は前記ストレージ装置の外部温度センサーを利用して検出されることを特徴とする請求項１に記載のストレージ装置の動作方法。
  9. 前記データを前記不揮発性メモリに書き込む段階と、
    前記不揮発性メモリに書き込まれた前記データと関連した加重時間を前記データの加重時間スタンプとして登録する段階と、をさらに含むことを特徴とする請求項１に記載のストレージ装置の動作方法。
  10. 前記データの前記加重時間スタンプと前記データの前記現在の加重時間との差を計算する段階をさらに含み、
    前記読出し電圧レベルは、前記計算された差に基づいて調節されることを特徴とする請求項９に記載のストレージ装置の動作方法。
  11. 電源が遮断された後、供給されれば、直近の加重時間スタンプから前記データを読み出すための最適の読出し電圧レベルを検出する段階と、前記最適の読出し電圧レベルと初期読出し電圧レベルとの差を計算する段階と、前記差を利用して加重時間を計算する段階と、を含み、
    前記加重時間は、電源遮断時の加重時間として使用されることを特徴とする請求項９に記載のストレージ装置の動作方法。
  12. 前記加重時間スタンプは、前記データが書き込まれた前記不揮発性メモリの物理アドレス情報を含むことを特徴とする請求項９に記載のストレージ装置の動作方法。
  13. 温度センサーと、
    不揮発性メモリと、
    前記不揮発性メモリを制御するように構成されるメモリコントローラと、を含み、
    前記メモリコントローラは、前記温度センサーを通じて検出される温度の変化を反映して現在の加重時間を計算し、前記現在の加重時間によって調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出すように構成されることを特徴とするストレージ装置。
  14. ランダムアクセスメモリをさらに含み、
    前記メモリコントローラは、周期的に前記温度センサーにより温度を検出し、前記検出された温度を周期的に前記ランダムアクセスメモリに格納するように構成されることを特徴とする請求項１３に記載のストレージ装置。
  15. 前記メモリコントローラは、前記不揮発性メモリに前記データを書き込み、前記ランダムアクセスメモリから加重時間を読み出し、そして前記加重時間を前記データの加重時間スタンプとして登録するように構成されることを特徴とする請求項１４に記載のストレージ装置。
  16. 前記不揮発性メモリに書き込まれるデータの加重時間スタンプは、時間スタンプテーブルとして前記ランダムアクセスメモリにより管理されることを特徴とする請求項１５に記載のストレージ装置。
  17. 前記時間スタンプテーブルは、前記不揮発性メモリにさらに格納されることを特徴とする請求項１６に記載のストレージ装置。
  18. 前記メモリコントローラは、前記現在の加重時間を前記ランダムアクセスメモリから読み出し、前記加重時間スタンプと前記現在の加重時間との差を計算するように構成され、
    前記読出し電圧レベルは、前記計算された差によって調節されることを特徴とする請求項１５に記載のストレージ装置。
  19. 前記不揮発性メモリは、垂直に積層されたメモリセルを含むことを特徴とする請求項１３に記載のストレージ装置。
  20. 各メモリセルは、電荷捕獲型であることを特徴とする請求項１９に記載のストレージ装置。
  21. 不揮発性メモリを含むストレージ装置のアクセス方法において、
    前記不揮発性メモリにデータを書き込む段階と、
    加重時間を前記データの加重時間スタンプとして登録する段階と、を含み、
    前記加重時間は、温度の変化を反映して反復的に更新される時間であることを特徴とするストレージ装置のアクセス方法。
JP2015097615A 2014-05-13 2015-05-12 ストレージ装置と、その動作方法、及びそのアクセス方法 Active JP6502164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0057301 2014-05-13
KR1020140057301A KR102210964B1 (ko) 2014-05-13 2014-05-13 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법

Publications (3)

Publication Number Publication Date
JP2015219913A true JP2015219913A (ja) 2015-12-07
JP2015219913A5 JP2015219913A5 (ja) 2018-06-14
JP6502164B2 JP6502164B2 (ja) 2019-04-17

Family

ID=54539063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097615A Active JP6502164B2 (ja) 2014-05-13 2015-05-12 ストレージ装置と、その動作方法、及びそのアクセス方法

Country Status (4)

Country Link
US (1) US9343121B2 (ja)
JP (1) JP6502164B2 (ja)
KR (1) KR102210964B1 (ja)
CN (1) CN105097027B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023512246A (ja) * 2020-01-30 2023-03-24 マイクロン テクノロジー，インク． 可変の事前読み出し電圧レベルを使用した不揮発性メモリデバイスにおける書き込み動作の管理

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9404812B2 (en) * 2013-03-14 2016-08-02 Samsung Electronics Co., Ltd. Method for detecting environmental value in electronic device and electronic device
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) * 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9837146B2 (en) * 2016-01-08 2017-12-05 Sandisk Technologies Llc Memory system temperature management
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US9715937B1 (en) * 2016-06-15 2017-07-25 Sandisk Technologies Llc Dynamic tuning of first read countermeasures
CN106128507A (zh) * 2016-06-27 2016-11-16 联想(北京)有限公司 信息处理方法及存储设备
US9679661B1 (en) 2016-06-28 2017-06-13 Sandisk Technologies Llc Non-volatile storage system with self-test for read performance enhancement feature setup
KR102656168B1 (ko) 2016-07-06 2024-04-11 삼성전자주식회사 메모리 장치와 이를 포함하는 메모리 시스템
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US9672940B1 (en) * 2016-08-18 2017-06-06 Sandisk Technologies Llc Non-volatile memory with fast read process
KR102643916B1 (ko) * 2016-10-18 2024-03-08 삼성전자주식회사 스토리지 장치, 메모리 시스템, 및 그것의 읽기 전압 결정 방법
US9934859B1 (en) * 2016-12-27 2018-04-03 Intel Corporation Determining demarcation voltage via timestamps
CN106843771B (zh) * 2017-01-26 2019-11-19 合肥兆芯电子有限公司 存储器重读方法、存储器控制电路单元及存储器存储装置
CN106910528B (zh) * 2017-02-27 2020-05-29 郑州云海信息技术有限公司 一种固态硬盘数据巡检的优化方法及装置
US10163471B2 (en) 2017-03-30 2018-12-25 Intel Corporation Time tracking with trits
CN109298833B (zh) 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
KR20190064033A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
JP2020038746A (ja) * 2018-09-06 2020-03-12 キオクシア株式会社 半導体記憶装置
CN109992444A (zh) * 2019-03-25 2019-07-09 深圳忆联信息***有限公司 一种基于硬件的端对端数据保护方法、装置、计算机设备及存储介质
KR20200143107A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11567682B2 (en) * 2019-11-15 2023-01-31 Micron Technology, Inc. Temperature management for a memory device using memory trim sets
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN113918578B (zh) * 2020-07-10 2024-05-24 成都秦川物联网科技股份有限公司 一种物联网智能燃气表掉电数据补齐存储方法
US11227666B1 (en) * 2020-08-07 2022-01-18 Micron Technology, Inc. Track charge loss based on signal and noise characteristics of memory cells collected in calibration operations
KR20220023609A (ko) * 2020-08-21 2022-03-02 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011671A (ja) * 1998-06-29 2000-01-14 Hitachi Ltd 半導体記憶装置
JP2002163895A (ja) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg フラッシュメモリの安全な高温作動のための装置及び方法
JP2009026119A (ja) * 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
JP2011100519A (ja) * 2009-11-06 2011-05-19 Toshiba Corp メモリシステム
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2014154169A (ja) * 2013-02-10 2014-08-25 Lsi Corp リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464256B1 (ko) * 2008-06-13 2014-11-25 삼성전자주식회사 온도 센서를 포함하는 메모리 시스템
US7957189B2 (en) 2004-07-26 2011-06-07 Sandisk Il Ltd. Drift compensation in a flash memory
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
JP2008251138A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
US7743203B2 (en) 2007-05-11 2010-06-22 Spansion Llc Managing flash memory based upon usage history
US7796424B2 (en) 2007-06-21 2010-09-14 Qimonda North America Corp. Memory device having drift compensated read operation and associated method
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7755946B2 (en) 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
KR101504340B1 (ko) 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20190006091A (ko) * 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8363478B1 (en) 2010-02-17 2013-01-29 Marvell International Ltd. Group based read reference voltage management in flash memory
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US20120008414A1 (en) 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8248856B2 (en) 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
KR101184814B1 (ko) 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US8542537B2 (en) 2011-04-29 2013-09-24 Spansion Llc Method and apparatus for temperature compensation for programming and erase distributions in a flash memory
WO2013027642A1 (en) * 2011-08-19 2013-02-28 Kabushiki Kaisha Toshiba Information processing apparatus, method for controlling information processing apparatus, non-transitory recording medium storing control tool, host device, non-transitory recording medium storing performance evaluation tool, and performance evaluation method for external memory device
US8576651B2 (en) 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011671A (ja) * 1998-06-29 2000-01-14 Hitachi Ltd 半導体記憶装置
JP2002163895A (ja) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg フラッシュメモリの安全な高温作動のための装置及び方法
JP2009026119A (ja) * 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
JP2011100519A (ja) * 2009-11-06 2011-05-19 Toshiba Corp メモリシステム
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2014154169A (ja) * 2013-02-10 2014-08-25 Lsi Corp リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023512246A (ja) * 2020-01-30 2023-03-24 マイクロン テクノロジー，インク． 可変の事前読み出し電圧レベルを使用した不揮発性メモリデバイスにおける書き込み動作の管理

Also Published As

Publication number Publication date
US20150332780A1 (en) 2015-11-19
KR20150130632A (ko) 2015-11-24
CN105097027A (zh) 2015-11-25
JP6502164B2 (ja) 2019-04-17
CN105097027B (zh) 2020-10-16
KR102210964B1 (ko) 2021-02-03
US9343121B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP6502164B2 (ja) ストレージ装置と、その動作方法、及びそのアクセス方法
KR102128406B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102637160B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR102316441B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102248276B1 (ko) 스토리지 장치의 동작 방법
KR102311916B1 (ko) 스토리지 장치
KR102377469B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR102292183B1 (ko) 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
KR102403253B1 (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102215741B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
KR102294848B1 (ko) 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
KR102321745B1 (ko) 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
KR102291505B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102365171B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102293082B1 (ko) 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법
KR102313017B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 쓰기를 제어하는 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20150096220A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR102451154B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102295058B1 (ko) 반도체 메모리 시스템 및 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6502164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250