JP5487469B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5487469B2 JP5487469B2 JP2010075428A JP2010075428A JP5487469B2 JP 5487469 B2 JP5487469 B2 JP 5487469B2 JP 2010075428 A JP2010075428 A JP 2010075428A JP 2010075428 A JP2010075428 A JP 2010075428A JP 5487469 B2 JP5487469 B2 JP 5487469B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- resist
- low dielectric
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 170
- 230000008569 process Effects 0.000 claims description 126
- 238000005530 etching Methods 0.000 claims description 89
- 239000010949 copper Substances 0.000 claims description 67
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 66
- 229910052802 copper Inorganic materials 0.000 claims description 66
- 238000004380 ashing Methods 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 31
- 230000002265 prevention Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 230000036211 photosensitivity Effects 0.000 claims description 9
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 8
- -1 polysiloxane Polymers 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229920001709 polysilazane Polymers 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 473
- 239000010410 layer Substances 0.000 description 362
- 239000007789 gas Substances 0.000 description 69
- 239000002356 single layer Substances 0.000 description 34
- 239000000463 material Substances 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 25
- 101001138022 Homo sapiens La-related protein 1 Proteins 0.000 description 20
- 102100020859 La-related protein 1 Human genes 0.000 description 20
- 230000000694 effects Effects 0.000 description 20
- 239000011368 organic material Substances 0.000 description 20
- 102100023826 ADP-ribosylation factor 4 Human genes 0.000 description 18
- 101000684189 Homo sapiens ADP-ribosylation factor 4 Proteins 0.000 description 18
- 101000959274 Tenebrio molitor Antidiuretic factor A Proteins 0.000 description 13
- 108010016281 ADP-Ribosylation Factor 1 Proteins 0.000 description 10
- 102100034341 ADP-ribosylation factor 1 Human genes 0.000 description 10
- 230000018109 developmental process Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000001629 suppression Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000001624 naphthyl group Chemical group 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜が形成される。上記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき膜がこの順に積層される。上記マスク層となるべき膜上に形成した第1のレジストマスクを用いて、第3の低誘電率膜が露出するようにマスク層となるべき膜をエッチングし、マスク層となるべき膜に底面が第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、マスク層が形成される。アッシング処理により第1のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第2の低誘電率膜となるように、第2の低誘電率膜および第3の低誘電率膜に配線溝が形成される。上記配線溝と平面的に重なる位置において、銅配線の一部を露出するように形成されたビア穴の内部と、配線溝の内部とに銅金属が充填される。少なくとも銅金属の頂面から第3の低誘電率膜までの層がCMP法により除去される。上記第1、第2、第3の低誘電率膜はFSGよりも誘電率の低い絶縁膜であり、第2の低誘電率膜は第3の低誘電率膜よりも誘電率の低い膜である。第1のレジストマスクは、下層レジストと、中間層レジストと、上層レジストとがこの順で積層された構成を有する多層レジストである。マスク層が形成される工程においては、マスク層となるべき膜上に、下層レジストと、中間層レジストと、上層レジストとがこの順で積層された構成を有する多層レジストが形成される。上層レジストが、平面視において配線溝パターンの形状となるようにパターニングされる。配線溝パターンの形状となるようにパターニングされた上層レジストをマスクとして中間層レジストがパターニングされる。配線溝パターンの形状となるようにパターニングされた中間層レジストをマスクとして下層レジストがパターニングされるとともに、上層レジストを除去して中間層レジストが最上面に露出される。配線溝パターンの形状となるようにパターニングされた下層レジストをマスクとしてマスク層となるべき膜がパターニングされるとともに、中間層レジストを除去し、さらに第3の低誘電率膜が露出される。第3の低誘電率膜が露出される工程においては、第1のガスを用いて中間層レジストを除去して下層レジストを最上面に露出させる第1の工程と、第1のガスとは異なる第2のガスを用いてマスク層となるべき膜の一部を除去して第3の低誘電率膜を露出させる第2の工程とを有している。
半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜が形成される。上記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき膜がこの順に積層される。上記マスク層となるべき膜上に形成した第1のレジストマスクを用いて、第3の低誘電率膜が露出するようにマスク層となるべき膜をエッチングし、マスク層となるべき膜に底面が第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、マスク層が形成される。アッシング処理により第1のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第2の低誘電率膜となるように、第2の低誘電率膜および第3の低誘電率膜に配線溝が形成される。上記配線溝と平面的に重なる位置において、銅配線の一部を露出するように形成されたビア穴の内部と、配線溝の内部とに銅金属が充填される。少なくとも銅金属の頂面から第3の低誘電率膜までの層がCMP法により除去される。上記第1、第2、第3の低誘電率膜はFSGよりも誘電率の低い絶縁膜であり、第2の低誘電率膜は第3の低誘電率膜よりも誘電率の低い膜である。
半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜が形成される。上記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき膜がこの順に積層される。上記マスク層となるべき膜上に形成した第1のレジストマスクを用いて、第3の低誘電率膜が露出するようにマスク層となるべき膜をエッチングし、マスク層となるべき膜に底面が第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、マスク層が形成される。アッシング処理により第1のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第2の低誘電率膜となるように、第2の低誘電率膜および第3の低誘電率膜に配線溝が形成される。上記配線溝と平面的に重なる位置において、銅配線の一部を露出するように形成されたビア穴の内部と、配線溝の内部とに銅金属が充填される。
半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜が形成される。上記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき金属膜がこの順に積層される。上記マスク層となるべき金属膜上に形成した第1のレジストマスクを用いて、第3の低誘電率膜が露出するようにマスク層となるべき金属膜をエッチングし、マスク層となるべき金属膜に底面が第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、マスク層が形成される。アッシング処理により第1のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第2の低誘電率膜となるように、第2の低誘電率膜および第3の低誘電率膜に配線溝が形成される。上記配線溝と平面的に重なる位置において、銅配線の一部を露出するように形成されたビア穴の内部と、配線溝の内部とに銅金属が充填される。上記第1のレジストマスクには、露光及び現像処理が施され感光性を有するレジスト材料からなるレジスト層を有する。上記第1、第2、第3の低誘電率膜はFSGよりも誘電率の低い絶縁膜であり、第2の低誘電率膜は第3の低誘電率膜よりも誘電率の低い膜である。
半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜が形成される。上記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき金属膜がこの順に積層される。上記マスク層となるべき金属膜上に形成した第1のレジストマスクを用いて、マスク層となるべき金属膜をエッチングし、マスク層となるべき金属膜に底面が第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、マスク層が形成される。マスク層の配線溝パターンを用いて、底面が第2の低誘電率膜となるように、第2の低誘電率膜および第3の低誘電率膜に配線溝が形成される。上記配線溝と平面的に重なる位置において、銅配線の一部を露出するように形成されたビア穴の内部と、配線溝の内部とに銅金属が充填される。上記第1のレジストマスクには、露光及び現像処理が施され感光性を有するレジスト材料からなるレジスト層を有する。上記銅配線と平面視において重なる位置にビア穴パターンを形成する工程をさらに備える。
(実施の形態1)
まず、本発明において形成する半導体装置の多層配線構造について説明する。
ることにより、下層レジストBLaは上層レジストARF2よりも、感光性以外の機能を多く有するものとしている。たとえば下層レジストBLaのエッチング耐性を上層レジストARF2よりも高くすることができる。つまり下層レジストBLaがエッチングされにくくなり、エッチングダメージを受けることが抑制される。また下層レジストBLaが形成されることにより、当該多層レジストLAR2の層ごとのエッチング選択比が高くなる。このことからも、下層レジストBLaのエッチング耐性を上層レジストARF2よりも高くすることができる。また下層レジストBLaを上層レジストARF2よりも安価なものとすることもできる。
上記第1の工程のエッチングに用いる第1のガスは、たとえばCF4やCHF3など、比較的炭素比率の低いフロロカーボンガスを有するエッチャントガスであることが好ましい。より具体的には、たとえばCF4/CHF3/N2/Arの混合ガスである。
本実施の形態は、実施の形態1と比較して、最終のCMPにおいて除去する領域において異なっている。以下、本実施の形態の製造方法について説明する。
たとえば実施の形態1のように、CMPにより第3の低誘電率膜を除去すれば、図2に示すようにその下の第2の低誘電率膜LOWK2が最上面として露出される。第2の低誘電率膜LOWK2は第3の低誘電率膜に比べて誘電率が低いため、アッシングやエッチングによるダメージを受けやすい。
本実施の形態は、実施の形態1と比較して、マスク層(マスク用膜)の構成において異なっている。以下、本実施の形態の製造方法について説明する。
上記第1の工程のエッチングに用いる第1のガスは、たとえばCF4やCHF3など、比較的炭素比率の低いフロロカーボンガスを有するエッチャントガスであることが好ましい。より具体的には、たとえばCF4/CHF3/N2/Arの混合ガスである。
本実施の形態は、実施の形態1と比較して、パターンを形成する順序において異なっている。以下、本実施の形態の製造方法について説明する。
その後の工程は実施の形態1の図10と同様であり、最終的に図2と同様の多層配線構造が形成される。なお、本実施の形態においても、実施の形態2と同様に、CMPにおいて第3の低誘電率膜を除去しなくてもよい。
本実施の形態は、実施の形態3と比較して、第1のレジストマスク(配線溝パターンを形成するためのレジストマスク)において異なっている。以下、本実施の形態の製造方法について説明する。
なお、単層レジストSIR1aを用いてビア穴パターンを形成する場合においても、上記の配線溝パターンTRCHaを形成する際と同様のエッチャントガスを用いて同様の処理がなされることが好ましい。
本実施の形態は、実施の形態5と比較して、パターンを形成する順序において異なっている。以下、本実施の形態の製造方法について説明する。
Claims (5)
- 半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜を形成する工程と、
前記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき膜をこの順に積層する工程と、
前記マスク層となるべき膜上に形成した第1のレジストマスクを用いて、前記第3の低誘電率膜が露出するように前記マスク層となるべき膜をエッチングし、前記マスク層となるべき膜に底面が前記第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、前記マスク層を形成する工程と、
アッシング処理により前記第1のレジストマスクを除去する工程と、
前記マスク層の前記配線溝パターンを用いて、底面が前記第2の低誘電率膜となるように、前記第2の低誘電率膜および前記第3の低誘電率膜に配線溝を形成する工程と、
前記配線溝と平面的に重なる位置において、前記銅配線の一部を露出するように形成されたビア穴の内部と、前記配線溝の内部とに銅金属を充填する工程と、
少なくとも前記銅金属の頂面から前記第3の低誘電率膜までの層をCMP法により除去する工程と、を備えており、
前記第1、第2、第3の低誘電率膜はFSGよりも誘電率の低い絶縁膜であり、前記第2の低誘電率膜は前記第3の低誘電率膜よりも誘電率の低い膜であり、
前記第1のレジストマスクは、下層レジストと、中間層レジストと、上層レジストとがこの順で積層された構成を有する多層レジストであり、
前記マスク層を形成する工程には、前記マスク層となるべき膜上に、前記下層レジストと、前記中間層レジストと、前記上層レジストとがこの順で積層された構成を有する前記多層レジストを形成する工程と、
前記上層レジストを、平面視において前記配線溝パターンの形状となるようにパターニングする工程と、
前記配線溝パターンの形状となるようにパターニングされた前記上層レジストをマスクとして前記中間層レジストをパターニングする工程と、
前記配線溝パターンの形状となるようにパターニングされた前記中間層レジストをマスクとして前記下層レジストをパターニングするとともに、前記上層レジストを除去して前記中間層レジストを最上面に露出させる工程と、
前記配線溝パターンの形状となるようにパターニングされた前記下層レジストをマスクとして前記マスク層となるべき膜をパターニングするとともに、前記中間層レジストを除去し、さらに前記第3の低誘電率膜を露出させる工程とを有しており、
前記第3の低誘電率膜を露出させる工程は、第1のガスを用いて前記中間層レジストを除去して前記下層レジストを最上面に露出させる第1の工程と、
前記第1のガスとは異なる第2のガスを用いて前記マスク層となるべき膜の一部を除去して前記第3の低誘電率膜を露出させる第2の工程とを有する、半導体装置の製造方法。 - 半導体基板上に形成された、銅配線が内部に形成された第1の低誘電率膜上を覆う、拡散防止膜を形成する工程と、
前記拡散防止膜上に、第2の低誘電率膜、第3の低誘電率膜、マスク層となるべき膜をこの順に積層する工程と、
前記マスク層となるべき膜上に形成した第1のレジストマスクを用いて、前記第3の低誘電率膜が露出するように前記マスク層となるべき膜をエッチングし、前記マスク層となるべき膜に底面が前記第3の低誘電率膜の表面により構成される配線溝パターンを形成することにより、前記マスク層を形成する工程と、
アッシング処理により前記第1のレジストマスクを除去する工程と、
前記マスク層の前記配線溝パターンを用いて、底面が前記第2の低誘電率膜となるように、前記第2の低誘電率膜および前記第3の低誘電率膜に配線溝を形成する工程と、
前記配線溝と平面的に重なる位置において、前記銅配線の一部を露出するように形成されたビア穴の内部と、前記配線溝の内部とに銅金属を充填する工程と、を備えており、
前記第1のレジストマスクは、下層レジストと、中間層レジストと、上層レジストとがこの順で積層された構成を有する多層レジストであり、
前記マスク層を形成する工程には、前記マスク層となるべき膜上に、前記下層レジストと、前記中間層レジストと、前記上層レジストとがこの順で積層された構成を有する前記多層レジストを形成する工程と、
前記上層レジストを、平面視において前記配線溝パターンの形状となるようにパターニングする工程と、
前記配線溝パターンの形状となるようにパターニングされた前記上層レジストをマスクとして前記中間層レジストをパターニングする工程と、
前記配線溝パターンの形状となるようにパターニングされた前記中間層レジストをマスクとして前記下層レジストをパターニングするとともに、前記上層レジストを除去して前記中間層レジストを最上面に露出させる工程と、
前記配線溝パターンの形状となるようにパターニングされた前記下層レジストをマスクとして前記マスク層となるべき膜をパターニングするとともに、前記中間層レジストを除去し、さらに前記第3の低誘電率膜を露出させる工程とを有しており、
前記第3の低誘電率膜を露出させる工程は、第1のガスを用いて前記中間層レジストを除去して前記下層レジストを最上面に露出させる第1の工程と、
前記第1のガスとは異なる第2のガスを用いて前記マスク層となるべき膜の一部を除去して前記第3の低誘電率膜を露出させる第2の工程とを有し、
前記第1、第2、第3の低誘電率膜はFSGよりも誘電率の低い絶縁膜であり、前記第2の低誘電率膜は前記第3の低誘電率膜よりも誘電率の低い膜である、半導体装置の製造方法。 - 前記マスク層は絶縁層からなり、前記上層レジストは感光性を有する第1有機膜であり、前記下層レジストは前記第1有機膜よりも感光性が低い第2有機膜であり、前記中間層レジストはポリシロキサンまたはポリシラザンからなる群から選択されるいずれか1種であり、
前記第1のガスおよび前記第2のガスはフロロカーボンガスを有し、
前記第2のガスを構成する前記フロロカーボンガスの炭素比率は、前記第1のガスを構成する前記フロロカーボンガスの炭素比率よりも高い、請求項1または2に記載の半導体装置の製造方法。 - 前記絶縁層はシリコン酸化膜であり、前記第2の工程に用いる前記第2のガスによる前記マスク層の前記第3の低誘電率膜に対するエッチング選択比は、前記第1の工程に用いる前記第1のガスによる前記マスク層と前記第3の低誘電率膜に対するエッチング選択比よりも高い、請求項3に記載の半導体装置の製造方法。
- 前記マスク層は金属膜からなり、前記上層レジストは感光性を有する第1有機膜であり、前記下層レジストは前記第1有機膜よりも感光性が低い第2有機膜であり、前記中間層レジストはポリシロキサンまたはポリシラザンからなる群から選択されるいずれか1種であり、
前記第1のガスはフロロカーボンガスを有し、
前記第2のガスは塩素または臭素を含むハロゲン系ガスである、請求項1または2に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075428A JP5487469B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
CN201110075856.1A CN102208360B (zh) | 2010-03-29 | 2011-03-23 | 半导体器件的制造方法 |
US13/074,899 US8455348B2 (en) | 2010-03-29 | 2011-03-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075428A JP5487469B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210840A JP2011210840A (ja) | 2011-10-20 |
JP5487469B2 true JP5487469B2 (ja) | 2014-05-07 |
Family
ID=44656963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010075428A Active JP5487469B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8455348B2 (ja) |
JP (1) | JP5487469B2 (ja) |
CN (1) | CN102208360B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130102123A1 (en) * | 2011-10-19 | 2013-04-25 | Nanya Technology Corporation | Method for fabricating single-sided buried strap in a semiconductor device |
JP2013250399A (ja) * | 2012-05-31 | 2013-12-12 | Ps4 Luxco S A R L | フォトマスク、半導体装置および半導体装置の製造方法 |
US9601348B2 (en) | 2014-03-13 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming same |
JP2015198135A (ja) * | 2014-03-31 | 2015-11-09 | 株式会社東芝 | 半導体装置の製造方法 |
CN105742227B (zh) * | 2014-12-08 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 改善介质层中通孔和沟槽形貌的方法 |
CN108987362B (zh) * | 2017-05-31 | 2020-10-16 | 华邦电子股份有限公司 | 内连线结构、其制造方法与半导体结构 |
CN110168707B (zh) * | 2017-07-13 | 2023-08-29 | 富士电机株式会社 | 半导体装置 |
KR102450580B1 (ko) * | 2017-12-22 | 2022-10-07 | 삼성전자주식회사 | 금속 배선 하부의 절연층 구조를 갖는 반도체 장치 |
US11004729B2 (en) * | 2018-06-27 | 2021-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4237008B2 (ja) | 2003-07-17 | 2009-03-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6967405B1 (en) * | 2003-09-24 | 2005-11-22 | Yongsik Yu | Film for copper diffusion barrier |
JP2006032864A (ja) | 2004-07-21 | 2006-02-02 | Sony Corp | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 |
WO2007043634A1 (ja) * | 2005-10-06 | 2007-04-19 | Nec Corporation | 多層配線の製造方法 |
JP2007134425A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP5362176B2 (ja) * | 2006-06-12 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4419025B2 (ja) * | 2006-09-04 | 2010-02-24 | ソニー株式会社 | 半導体装置の製造方法 |
JP4919871B2 (ja) | 2007-02-09 | 2012-04-18 | 東京エレクトロン株式会社 | エッチング方法、半導体装置の製造方法および記憶媒体 |
JP5135905B2 (ja) | 2007-06-19 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
TWI329228B (en) * | 2007-06-23 | 2010-08-21 | Au Optronics Corp | Liquid crystal display panel and pixel structure array thereof |
JP5251153B2 (ja) * | 2008-02-07 | 2013-07-31 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2010050117A (ja) * | 2008-08-19 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010050310A (ja) * | 2008-08-22 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP5622433B2 (ja) * | 2010-04-28 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-03-29 JP JP2010075428A patent/JP5487469B2/ja active Active
-
2011
- 2011-03-23 CN CN201110075856.1A patent/CN102208360B/zh active Active
- 2011-03-29 US US13/074,899 patent/US8455348B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011210840A (ja) | 2011-10-20 |
CN102208360B (zh) | 2015-04-08 |
CN102208360A (zh) | 2011-10-05 |
US8455348B2 (en) | 2013-06-04 |
US20110237070A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487469B2 (ja) | 半導体装置の製造方法 | |
US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
KR100487948B1 (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
JP5096669B2 (ja) | 半導体集積回路装置の製造方法 | |
KR100588373B1 (ko) | 반도체 소자의 형성 방법 | |
US8164196B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2004064046A (ja) | 半導体装置及びその製造方法 | |
JP2004241464A (ja) | 半導体装置及びその製造方法 | |
JP2008294335A (ja) | 半導体装置の製造方法 | |
JP2009004665A (ja) | 半導体装置の製造方法 | |
JP2006019480A (ja) | 半導体装置の製造方法 | |
US20110316161A1 (en) | Method of producing a dual damascene multilayer interconnection and multilayer interconnection structure | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
US20060160362A1 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
WO2008151166A1 (en) | Damascene process having retained capping layer through metallization for protecting low-k dielectrics | |
JPWO2005013356A1 (ja) | 溝配線を有する半導体装置および半導体装置の製造方法 | |
JP4988148B2 (ja) | 半導体素子の金属配線の形成方法 | |
JP2004273483A (ja) | 配線構造の形成方法 | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP2008021862A (ja) | 半導体装置およびその製造方法 | |
US7622331B2 (en) | Method for forming contacts of semiconductor device | |
US7307014B2 (en) | Method of forming a via contact structure using a dual damascene process | |
US20070072410A1 (en) | Method of forming copper interconnection using dual damascene process | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
JP2008041783A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |