JPS63133649A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63133649A JPS63133649A JP28100186A JP28100186A JPS63133649A JP S63133649 A JPS63133649 A JP S63133649A JP 28100186 A JP28100186 A JP 28100186A JP 28100186 A JP28100186 A JP 28100186A JP S63133649 A JPS63133649 A JP S63133649A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wiring
- contact windows
- dummy
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000001556 precipitation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000024121 nodulation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 244000241872 Lycium chinense Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、シリコン含有アルミニウム配置Ｉ！Ｉ！を具
えた半導体装［において、細幅配線パターン部分におい
てシリコンの析出を生じて配線の電流容量やエレクトロ
マイグレーション耐性の劣化不良を生じてしまうのを防
ぐため、配線中のシリコンをエピタキシャル成長させる
ダミーのコンタクト窓を繰返し配設し、このダミーのコ
ンタクト窓間の配線部でのシリコンの析出を抑圧するよ
うにしたものであるも 〔産業上の利用分野〕 本発明は、シリコン含有アルミニウム配線を用いた半導
体装置に関する。
えた半導体装［において、細幅配線パターン部分におい
てシリコンの析出を生じて配線の電流容量やエレクトロ
マイグレーション耐性の劣化不良を生じてしまうのを防
ぐため、配線中のシリコンをエピタキシャル成長させる
ダミーのコンタクト窓を繰返し配設し、このダミーのコ
ンタクト窓間の配線部でのシリコンの析出を抑圧するよ
うにしたものであるも 〔産業上の利用分野〕 本発明は、シリコン含有アルミニウム配線を用いた半導
体装置に関する。
半導体装置では、配線材料としてはアルミニウム系が最
も広く使われているが、オーミック接触を取るための熱
処理やその他製造工程に伴う加熱処理の際に、配線アル
ミニウムと基板シリコンが過剰な合金反応を生じて、浅
いＰＮ接合を破壊する危険があり、これを防止する対策
が必要である。
も広く使われているが、オーミック接触を取るための熱
処理やその他製造工程に伴う加熱処理の際に、配線アル
ミニウムと基板シリコンが過剰な合金反応を生じて、浅
いＰＮ接合を破壊する危険があり、これを防止する対策
が必要である。
現状では、このための対策としてシリコンを１〜２チ程
度含有させたアルミニウムを使用するのが普通である。
度含有させたアルミニウムを使用するのが普通である。
これにより、昇温時に基板シリコンがコンタクト窓部分
で配線層中へ合金反応によって吸上げられる量が＜＋’
Ｍかとなり、基板中へのアルミニウム・ンリコン合金ス
パイクの侵入も僅かとなって、ＰＮ接合破壊の如き不良
は防止される。
で配線層中へ合金反応によって吸上げられる量が＜＋’
Ｍかとなり、基板中へのアルミニウム・ンリコン合金ス
パイクの侵入も僅かとなって、ＰＮ接合破壊の如き不良
は防止される。
アルミニウム配線へのシリコン添加によって、昇温時の
基板シリコンとの過剰な反応は抑圧されるが、逆に降温
時シてはシリコン含有ｔが固溶度を越えるので、シリコ
ンの析出を生じることになる。
基板シリコンとの過剰な反応は抑圧されるが、逆に降温
時シてはシリコン含有ｔが固溶度を越えるので、シリコ
ンの析出を生じることになる。
配線中でのシリコン析出は、アルミニウム粒界において
シリコン又はシリコン・リッチ合金が析出する形で生じ
、普通シリコン・ノジーールと称さね、音大で１〜２μ
ｍ程度のサイズとなる。これは母材のアルミニウム合金
と比べて導電率が著しく低い。故に、細幅の配線パター
ン部分において、このシリコン・ノジュールが発生する
と、高抵抗部が介在する結果となり、通電時に溶断した
り、或いはその部分でエレクトロマイグレーション現象
が促進されるので、不良品となる。特に４μｍ以下の配
線パターン部分では、シリコン・ノジュールが発生する
と、残存する高導電率アルミニウム合金部分の幅が大幅
に狭められるので、上ａｃ問題を生じることになる。
シリコン又はシリコン・リッチ合金が析出する形で生じ
、普通シリコン・ノジーールと称さね、音大で１〜２μ
ｍ程度のサイズとなる。これは母材のアルミニウム合金
と比べて導電率が著しく低い。故に、細幅の配線パター
ン部分において、このシリコン・ノジュールが発生する
と、高抵抗部が介在する結果となり、通電時に溶断した
り、或いはその部分でエレクトロマイグレーション現象
が促進されるので、不良品となる。特に４μｍ以下の配
線パターン部分では、シリコン・ノジュールが発生する
と、残存する高導電率アルミニウム合金部分の幅が大幅
に狭められるので、上ａｃ問題を生じることになる。
本発明は以上の点に鑑み、シリコン含有アルミニウム合
金を配線材料とした半導体装置において、細幅配線パタ
ーン部分でのシリコン析出を抑制する手段を提供し、も
ってシリコン析出による電流容貸やエレクトロφマイグ
レーション耐性劣化不良の発生を防止すること金目的と
する。
金を配線材料とした半導体装置において、細幅配線パタ
ーン部分でのシリコン析出を抑制する手段を提供し、も
ってシリコン析出による電流容貸やエレクトロφマイグ
レーション耐性劣化不良の発生を防止すること金目的と
する。
本発明では、線＠４μｍ以下の配線パターンが延在する
部分において、シリコン含有アルミニウム配線層中のシ
リコンをエピタキシャル成長させるダミーのコンタクト
窓を配線の延在方向に沿って繰返し配設し、該繰返し配
役間隔をダミーのコンタクト窓間で配線中にシリコンの
析出が生じない程度に狭くするものでおる。
部分において、シリコン含有アルミニウム配線層中のシ
リコンをエピタキシャル成長させるダミーのコンタクト
窓を配線の延在方向に沿って繰返し配設し、該繰返し配
役間隔をダミーのコンタクト窓間で配線中にシリコンの
析出が生じない程度に狭くするものでおる。
コンタクト窓内の基板露出面においては、降温過程で配
線層中からシリコンが同相エピタキシャル成長すること
が知られているが、本発明者がこの現象を桂々検討、観
紐しｆｃ結果、このコンタクト窓内への固相エピタキシ
ャル成長に伴って、その周囲の配線層中からシリコンが
供給される結果、コンタクト窓の周囲では配線層中での
シリコン析出、シリコン・ノジュールの形成が抑圧され
ている事実を見出した。本発明ではこの作用をダミーの
コンタクト窓を繰返し配設することで積極的に利用する
ものである。コンタクト窓での同相エピタキシャル成長
によるシリコン析出防止効果は、シリコン含廟量や熱処
理免件等にもよるが、コンタクト窓から最大で５０μｍ
程度離れた配線延在部分にまで及ぶ。それ故、コンタク
ト窓なしで、絶縁膜上を５０μｍ程度以上延在する細幅
で長尺の配線パターン部分には、本発明に従ってダミー
のコンタクト窓全配設するのがよい。これにより、細幅
配線パターンでは、過剰シリコンは大部分が固相エピタ
キシャル成長に消費される結果、シリコン・ノジュール
の形成が抑圧される。
線層中からシリコンが同相エピタキシャル成長すること
が知られているが、本発明者がこの現象を桂々検討、観
紐しｆｃ結果、このコンタクト窓内への固相エピタキシ
ャル成長に伴って、その周囲の配線層中からシリコンが
供給される結果、コンタクト窓の周囲では配線層中での
シリコン析出、シリコン・ノジュールの形成が抑圧され
ている事実を見出した。本発明ではこの作用をダミーの
コンタクト窓を繰返し配設することで積極的に利用する
ものである。コンタクト窓での同相エピタキシャル成長
によるシリコン析出防止効果は、シリコン含廟量や熱処
理免件等にもよるが、コンタクト窓から最大で５０μｍ
程度離れた配線延在部分にまで及ぶ。それ故、コンタク
ト窓なしで、絶縁膜上を５０μｍ程度以上延在する細幅
で長尺の配線パターン部分には、本発明に従ってダミー
のコンタクト窓全配設するのがよい。これにより、細幅
配線パターンでは、過剰シリコンは大部分が固相エピタ
キシャル成長に消費される結果、シリコン・ノジュール
の形成が抑圧される。
第１囚は本発明実施例の半導体装置の要部平面図であり
、第２図はそのＸ−ガ断面図である。
、第２図はそのＸ−ガ断面図である。
図において、１はシリコン基板、２は絶縁膜、１１〜１
３はシリコン含有アルミニウム配線パターン、２１〜２
５はコンタクト窓、３１はゲートｔ＆、４１〜４４はｎ
十型領域、５０はシリコンｅノジュール、６０はシリコ
ン固相エピタキシャル成長示す。
３はシリコン含有アルミニウム配線パターン、２１〜２
５はコンタクト窓、３１はゲートｔ＆、４１〜４４はｎ
十型領域、５０はシリコンｅノジュール、６０はシリコ
ン固相エピタキシャル成長示す。
第１−の平面図に見られるように、細幅の配線パターン
１１０幅４μｍ以下）に対しては、素子用のコンタクト
部分なしで長く延在する箇ｒ９ＴＶｃ対し、ダミーのｎ
十型領域４３．４４ｉ配置して、ここへダミーのコンタ
クト窓２４．２５ｉ−介して配線層をコンタクトさせる
。ダミー−コンタクト窓の配置間隔は１２１０μｍとす
る。ダミーのｎ＋型領領域４３４４は、配線１１を基板
１から電気的に分離するために設けであるが、接地配線
などで分離不要の場合は、基板Ｐ型表面を露出させてよ
く、ｎ十型領域４３．４４全省略してよい。
１１０幅４μｍ以下）に対しては、素子用のコンタクト
部分なしで長く延在する箇ｒ９ＴＶｃ対し、ダミーのｎ
十型領域４３．４４ｉ配置して、ここへダミーのコンタ
クト窓２４．２５ｉ−介して配線層をコンタクトさせる
。ダミー−コンタクト窓の配置間隔は１２１０μｍとす
る。ダミーのｎ＋型領領域４３４４は、配線１１を基板
１から電気的に分離するために設けであるが、接地配線
などで分離不要の場合は、基板Ｐ型表面を露出させてよ
く、ｎ十型領域４３．４４全省略してよい。
大幅の配線パターン１３（例えば幅１０μｍ）では、基
板へのコンタクト窓なしで長く延長する部分においても
、ダミーのコンタクト窓は不要である。ここではシリコ
ン・ノジーール５０が発生しても、配線幅九対して占有
する幅が僅かであるため、配線抵抗を壇大させることが
ない。即ち、残存する高専を率部分で十分電流を九せる
ので支障は生じない。
板へのコンタクト窓なしで長く延長する部分においても
、ダミーのコンタクト窓は不要である。ここではシリコ
ン・ノジーール５０が発生しても、配線幅九対して占有
する幅が僅かであるため、配線抵抗を壇大させることが
ない。即ち、残存する高専を率部分で十分電流を九せる
ので支障は生じない。
第２図断面図を参照して、ここではドレイン４１゜ソー
ス４２用のコンタクト窓２１．２２内、及びダミー・コ
ンタクト窓２３．２４内において、シリコンの固相エピ
タキシャル層６０が形成された様子を示しである。この
シリコン固相エピタキシャル層は、熱処理工程における
降温過程で、過飽和のシリコンがシリコン含有アルミニ
ウム配線層中から析出して、基板単胎晶表面に成長する
ものである。その際成長されるシリコンは、コンタクト
窓から数ｌＯμｍ離れた配線層部分からも供給されるた
め１逆に配１Ｍ層中でのシリコンの析出、ノジュール形
成は抑ｆ！＋１されるものである。
ス４２用のコンタクト窓２１．２２内、及びダミー・コ
ンタクト窓２３．２４内において、シリコンの固相エピ
タキシャル層６０が形成された様子を示しである。この
シリコン固相エピタキシャル層は、熱処理工程における
降温過程で、過飽和のシリコンがシリコン含有アルミニ
ウム配線層中から析出して、基板単胎晶表面に成長する
ものである。その際成長されるシリコンは、コンタクト
窓から数ｌＯμｍ離れた配線層部分からも供給されるた
め１逆に配１Ｍ層中でのシリコンの析出、ノジュール形
成は抑ｆ！＋１されるものである。
配線層中でのシリコンの析出、ノジュール形成は、コン
タクト窓たして長尺に延在する配置パターン部分で発生
するから、このような部分に本発明によるダミーのコン
タクト懇ヲ散在さセることが重畳である。タミーのコン
タクト袋という手法は、例えば特開昭５５−６５４４６
号公報に見られるように、配線と基板との合金反応が味
子用コンタクト窓部分で過熟に生じるのを防ぐ、といっ
た口重で九子用コンタクト窓に隣接配置するという形態
では既知である。この場合には素子用コンタクト窓に近
接した箇ＤＩのみにタミーのコンタクト窓を配置ｔ′！
することになる。それ故、本発明のように、長尺の配線
延在ｈ２分でのンリコン析出防止の機能。
タクト窓たして長尺に延在する配置パターン部分で発生
するから、このような部分に本発明によるダミーのコン
タクト懇ヲ散在さセることが重畳である。タミーのコン
タクト袋という手法は、例えば特開昭５５−６５４４６
号公報に見られるように、配線と基板との合金反応が味
子用コンタクト窓部分で過熟に生じるのを防ぐ、といっ
た口重で九子用コンタクト窓に隣接配置するという形態
では既知である。この場合には素子用コンタクト窓に近
接した箇ＤＩのみにタミーのコンタクト窓を配置ｔ′！
することになる。それ故、本発明のように、長尺の配線
延在ｈ２分でのンリコン析出防止の機能。
効果はない。シリコン・ノジュール発生抑ｊ圧による不
良防止の効果は、本発明に従い、長尺の細幅配線パター
ン部分圧対して、ダミーのコンタクト窓ｋｎ返し配設す
ることによって得られるものである。
良防止の効果は、本発明に従い、長尺の細幅配線パター
ン部分圧対して、ダミーのコンタクト窓ｋｎ返し配設す
ることによって得られるものである。
本発明によれば、シリコン含南アルミニウム配線層を用
いた半導体装置において、細幅配線バクーン部分でのシ
リコン析出、ノジュール形成による不良の発生をダミー
のコンタクト窓配設によって防止でき、半導体装置の製
造歩留り向上、信頼性並びに寿命の向上という効果が得
られるものである。
いた半導体装置において、細幅配線バクーン部分でのシ
リコン析出、ノジュール形成による不良の発生をダミー
のコンタクト窓配設によって防止でき、半導体装置の製
造歩留り向上、信頼性並びに寿命の向上という効果が得
られるものである。
第１図は本発明実施例装置の矢部平向図、ｆ４２図は本
発明実施例装置のｘ−ｘ’断面図である。 １ ・・・・・・・・・・・・・・・シリコン基板、２
・・・・・・・・・・・・・・絶縁膜、１１〜１３・・
・・・・シリコン含有アルミニウム配線１、２１〜２５
・・・・・・コンタクト窓、３１ ・・・・・・・・・
・・・ゲート電極、４１〜４４・・・・・・ｎ＋型領場
１．５０・・・・・・・・・・・・シリコン・ノジュー
ル、６０ ・・・・・・・・・・・・・・・シリコン固
相エピタキシャル層。
発明実施例装置のｘ−ｘ’断面図である。 １ ・・・・・・・・・・・・・・・シリコン基板、２
・・・・・・・・・・・・・・絶縁膜、１１〜１３・・
・・・・シリコン含有アルミニウム配線１、２１〜２５
・・・・・・コンタクト窓、３１ ・・・・・・・・・
・・・ゲート電極、４１〜４４・・・・・・ｎ＋型領場
１．５０・・・・・・・・・・・・シリコン・ノジュー
ル、６０ ・・・・・・・・・・・・・・・シリコン固
相エピタキシャル層。
Claims (1)
- 半導体基板（１）上に絶縁膜（２）を介して延在する
シリコン含有アルミニウム配線層のうち、線幅４μｍ以
下の配線パターンが延在する部分（１１）において、配
線層中のシリコンをエピタキシャル成長させるダミーの
コンタクト窓（２４），（２５）を配線の延在方向に沿
って繰返し配設し、該繰返し配設の間隔をダミーのコン
タクト窓間で配線中にシリコンの析出が生じない程度に
狭くしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28100186A JPS63133649A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28100186A JPS63133649A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133649A true JPS63133649A (ja) | 1988-06-06 |
Family
ID=17632885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28100186A Pending JPS63133649A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
-
1986
- 1986-11-26 JP JP28100186A patent/JPS63133649A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
| US9437700B2 (en) | 2014-03-26 | 2016-09-06 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| US20090291520A1 (en) | Method for manufacturing semiconductor apparatus | |
| JPH05343404A (ja) | 半導体装置 | |
| US3911559A (en) | Method of dielectric isolation to provide backside collector contact and scribing yield | |
| JPS63133649A (ja) | 半導体装置 | |
| JPS6120338A (ja) | 背面ゲツタリングを有するシリコンウエーハとその製法 | |
| JPS58123724A (ja) | 半導体装置 | |
| US10262909B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2746301B2 (ja) | 半導体整流素子 | |
| JP2024024452A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6743933B2 (ja) | 半導体装置 | |
| JP2022125387A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JPS63258065A (ja) | 半導体装置 | |
| JP2020178141A (ja) | 半導体装置 | |
| JP2977666B2 (ja) | 半導体装置及びそのボンディングパッドの接続方法 | |
| JPS62281355A (ja) | 半導体装置 | |
| US10361096B2 (en) | Semiconductor component, method for processing a substrate and method for producing a semiconductor component | |
| JP6511848B2 (ja) | 半導体装置 | |
| JPS6160580B2 (ja) | ||
| JPS60117771A (ja) | 半導体装置 | |
| JPH0342505B2 (ja) | ||
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS62239553A (ja) | 半導体装置 | |
| JPH0574766A (ja) | 半導体装置 |