JP2015104062A - 高効率増幅器 - Google Patents
高効率増幅器 Download PDFInfo
- Publication number
- JP2015104062A JP2015104062A JP2013245039A JP2013245039A JP2015104062A JP 2015104062 A JP2015104062 A JP 2015104062A JP 2013245039 A JP2013245039 A JP 2013245039A JP 2013245039 A JP2013245039 A JP 2013245039A JP 2015104062 A JP2015104062 A JP 2015104062A
- Authority
- JP
- Japan
- Prior art keywords
- function
- amplifier
- signal
- voltage
- peak amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
ドハティ増幅器は、キャリア増幅器とピーク増幅器が並列に接続されたものであり、キャリア増幅器はAB級又はB級バイアスされ、ピーク増幅器はC級バイアスされる。
このため、ドハティ増幅器のAM−AM特性は、AM−AM特性が異なるキャリア増幅器とピーク増幅器の特性が合わさったものとなり、必然的にAM−AM特性に段付が生じて線形性が劣化し、出力信号は高歪みになる。
ただし、コンパレータによるゲート電圧の制御では、図10に示すように、ゲート電圧が不連続に変化する。その結果、図11に示すように、増幅器の入力電力の変化に対して、AM−AM特性に不連続点が発生するため、AM−AM特性の線形化には限界がある。
また、波形整形回路を搭載することで、回路規模が大きくなるため、通信用途で重要となる小型化に支障を与えるほか、消費電力の増加が発生して、増幅器全体の効率が低減してしまう課題があった。
図1はこの発明の実施の形態1による高効率増幅器を示す構成図であり、図1の高効率増幅器はドハティ増幅器を構成している。
図1において、電力分配回路1は入力されたRF(Radio Frequency)信号の電力を2分配して、一方のRF信号をキャリア増幅器2に出力し、他方のRF信号をλ/4伝送線路4に出力する回路である。なお、電力分配回路1は信号分配手段を構成している。
キャリア増幅器2は電力分配回路1から出力されたRF信号を増幅する増幅器である。
λ/4伝送線路4は電力分配回路1とピーク増幅器5の間に接続され、線路長がRF信号の周波数の4分の1波長の長さの伝送路である。
λ/4伝送線路3,4は、キャリア増幅器2により増幅されたRF信号とピーク増幅器5により増幅されたRF信号の位相差を合わせるために設けられているが、線路長は4分の1波長の長さに限るものではない。また、λ/4伝送線路3,4が接続されている位置も図1が示す位置に限るものではない。
電力合成回路6はキャリア増幅器2により増幅されたRF信号とピーク増幅器5により増幅されたRF信号の電力を合成する回路である。なお、電力合成回路6は信号合成手段を構成している。
検波器8は方向性結合器7から出力されたRF信号の包絡線を検波し、その包絡線の信号レベルに対応する電圧値Vinを出力する。
なお、方向性結合器7及び検波器8から包絡線検波手段が構成されている。
即ち、電圧制御型電圧電源9は、ピーク増幅器制御用関数として、関数値がピーク増幅器5のゲート電圧の下限レベルから上限レベルに遷移する際、関数の微分値が連続になる関数を用意しており、当該関数の変数として、包絡線の信号レベルに対応する電圧値Vinを設定し、当該関数の関数値にしたがってピーク増幅器5のゲート電圧を制御する処理を実施する。
この実施の形態1では、ピーク増幅器制御用関数として、tanh関数が用意されているものを説明するが、ピーク増幅器5におけるゲート電圧の2値間(下限レベルと上限レベルの間)で、ゲート電圧が急峻に遷移し、かつ、その遷移の終始が滑らかになる関数であれば、tanh関数に限るものではなく、tanh関数に準じた関数でもよい。
なお、電圧制御型電圧電源9はピーク増幅器制御手段を構成している。
また、図3は電圧制御型電圧電源9の制御によるピーク増幅器5のAM−AM特性を示す説明図である。
RF信号が入力されると、そのRF信号の大部分は電力分配回路1に与えられるが、その一部は方向性結合器7によって検波器8に出力される。
電力分配回路1は、RF信号を受けると、そのRF信号の電力を2分配して、一方のRF信号をキャリア増幅器2に出力し、他方のRF信号をλ/4伝送線路4を介してピーク増幅器5に出力する。
ピーク増幅器5は、電力分配回路1からRF信号を受けると、電圧制御型電圧電源9の制御の下で、そのRF信号の信号レベルが規定値以上である場合に限り、当該RF信号を増幅する。即ち、そのRF信号のピーク成分だけを増幅する。
電力合成回路6は、キャリア増幅器2から出力されたRF信号とピーク増幅器5から出力されたRF信号の電力を合成し、電力合成後のRF信号を出力する。
電圧制御型電圧電源9は、予め、ピーク増幅器制御用関数として、tanh関数を用意している。
tanh関数は、図2に示すように、関数値がピーク増幅器5のゲート電圧の下限レベル(図2の例では、−5.2V)から上限レベル(図2の例では、−4.2V)に遷移する際、関数の微分値が連続になる関数である。
これにより、急峻かつ不連続点がないピーク増幅器5のゲート電圧を生成することができるため、図3に示すように、不連続点がないAM−AM特性を得ることができるようになり、効率の低下や歪みの発生を抑えることができる。
なお、従来例のように波形整形回路などの回路を追加する必要がないため、高効率増幅器の小型化を図ることができる。
図4はこの発明の実施の形態2による高効率増幅器の電圧制御型電圧電源9を示す構成図である。
図4において、A/Dコンバータ11は検波器8から出力された包絡線の信号レベルに対応する電圧値Vinをデジタル信号に変換する変換器である。
ゲート電圧制御信号生成部12は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、A/Dコンバータ11により変換されたデジタル信号をtanh関数の変数に設定し、そのtanh関数の関数値にしたがってピーク増幅器5のゲート電圧を示すゲート電圧制御信号を生成する処理を実施する。
D/Aコンバータ13はゲート電圧制御信号生成部12により生成されたゲート電圧制御信号をアナログ信号に変換し、そのアナログ信号であるゲート電圧Voutをピーク増幅器5のゲート端子に出力する。
この実施の形態2では、電圧制御型電圧電源9がA/Dコンバータ11、ゲート電圧制御信号生成部12及びD/Aコンバータ13から構成されている。
以下、電圧制御型電圧電源9の処理内容を説明する。なお、電圧制御型電圧電源9以外の動作は上記実施の形態1と同様であるため説明を省略する。
ゲート電圧制御信号生成部12は、A/Dコンバータ11からデジタル信号Vindigitalを受けると、下記の式(1)に示すように、そのデジタル信号Vindigitalをtanh関数の変数に設定することで、ピーク増幅器5のゲート電圧Voutを示すゲート電圧制御信号Voutdigitalを算出する。
Voutdigital=A・tanh(B(Vindigital−C))+D
(1)
式(1)において、A,B,Cはtanh関数の傾き、始点及び終点の電圧値などを調整する係数であり、ピーク増幅器5の特性に合わせ適宜設定される。
これにより、ピーク増幅器5では、不連続点がないAM−AM特性を得ることができるようになり、上記実施の形態1と同様に、効率の低下や歪みの発生を抑えることができる。
図5はこの発明の実施の形態3による高効率増幅器の電圧制御型電圧電源9を示す構成図である。
図5において、差動増幅部21はベース端子から検波器8により検波された包絡線の信号レベルに対応する電圧値Vinが入力されると、その電圧値Vinを差動増幅して、コレクタ端子から差動増幅後の電圧値を出力する2つのトランジスタ22,24を備えており、ピーク増幅器制御用関数であるtanh関数の関数値に対応するピーク増幅器5のゲート電圧Voutとして、差動増幅後の電圧値を出力端子25に出力する処理を実施する。
差動増幅部21のトランジスタ22は例えばNPNトランジスタであり、検波器8により検波された包絡線の信号レベルに対応する電圧値Vinのグランド電位がベース端子に入力される。
差動増幅部21のトランジスタ24は例えばNPNトランジスタであり、入力電圧オフセット用電圧源23の出力がベース端子に入力される。
なお、包絡線の信号レベルに対応する電圧値Vinが、トランジスタ22,24の線形領域を超えて入力されるように、トランジスタ22,24を設定しておくことで、差動増幅部21から出力端子25に出力されるゲート電圧Voutが、tanh関数の関数値に対応する電圧になる。
傾き設定部26の抵抗27,28はtanh関数傾き調整用抵抗であり、tanh関数の傾きは、抵抗27,28の抵抗値R1及びトランジスタ22,24の増幅率を調整することで設定することができる。
なお、抵抗27と抵抗28の接続点と、グランドとの間には定電流源29が接続されている。
レベル差設定部30の抵抗31は出力電圧レンジ調整用抵抗であり、抵抗31の抵抗値R2を調整することで、tanh関数の始点と終点の電圧範囲を設定することができる。
レベル差設定部30の出力電圧オフセット用電圧源32は抵抗31の一端とグランドの間に接続されており、出力電圧オフセット用電圧源32のオフセット電圧V2を調整することで、tanh関数の出力電圧のオフセットを任意の値に調整することができる。
この実施の形態3では、電圧制御型電圧電源9が差動増幅部21、傾き設定部26及びレベル差設定部30から構成されている。
以下、電圧制御型電圧電源9の処理内容を説明する。なお、電圧制御型電圧電源9以外の動作は上記実施の形態1と同様であるため説明を省略する。
この実施の形態3では、包絡線の信号レベルに対応する電圧値Vinが、トランジスタ22,24の線形領域を超えて入力されるように、トランジスタ22,24を設定しているため、差動増幅部21から出力端子25に出力されるゲート電圧Voutは、tanh関数の関数値に対応する電圧になっている。
これにより、ピーク増幅器5では、不連続点がないAM−AM特性を得ることができるようになり、上記実施の形態1と同様に、効率の低下や歪みの発生を抑えることができる。
tanh関数の立ち上がりは、入力電圧オフセット用電圧源23のオフセット電圧V1を調整することで、設定することができる。
tanh関数の始点と終点の電圧範囲は、抵抗31の抵抗値R2を調整することで、設定することができる。
さらに、tanh関数の出力電圧のオフセットは、出力電圧オフセット用電圧源32のオフセット電圧V2を調整することで、設定することができる。
したがって、ピーク増幅器5の特性に合わせて、tanh関数に含まれる係数(上記の式(1)の例では、係数A,B,C)を調整することができる。
因みに、図5に示す電圧制御型電圧電源9は、動作速度がトランジスタ22,24の遮断周波数で決定されるため、図4に示す電圧制御型電圧電源9と比較して、高速に動作する。
また、トランジスタ22,24がMOSトランジスタであってもよい。
ただし、トランジスタ22,24がMOSトランジスタである場合、トランジスタ22,24のベース端子はゲート端子、トランジスタ22,24のコレクタ端子はドレイン端子、トランジスタ22,24のエミッタ端子はソース端子に置き換えられる。
図6はこの発明の実施の形態4による高効率増幅器の電圧制御型電圧電源9を示す構成図である。
図6において、オペアンプ41は検波器8により検波された包絡線の信号レベルに対応する電圧値Vinを入力して、その電圧値Vinを増幅する増幅器である。
反転増幅器42はオペアンプ43及び抵抗44,45から構成されており、オペアンプ41の出力電圧を入力して、ピーク増幅器制御用関数である準tanh関数(tanh関数に準ずる関数であり、tanhによってほぼ近似できる関数)の関数値に対応するピーク増幅器5のゲート電圧Voutを出力端子46に出力する。
傾きレベル差設定部47は抵抗値R1の抵抗48、抵抗値R2の抵抗49、抵抗値R3の抵抗50及びツェナーダイオード51,52から構成されている。
この実施の形態4では、電圧制御型電圧電源9がオペアンプ41、反転増幅器42及び傾きレベル差設定部47から構成されている。
以下、電圧制御型電圧電源9の処理内容を説明する。なお、電圧制御型電圧電源9以外の動作は上記実施の形態1と同様であるため説明を省略する。
式(2)において、R1は抵抗48の抵抗値、R2は抵抗49の抵抗値である。
式(3)において、R3は抵抗50の抵抗値である。
式(2)及び式(3)より、ピーク増幅器制御用関数である準tanh関数をtanh関数に近づけるには、抵抗50の抵抗値R3を0Ωにすればよい。
これにより、ピーク増幅器5では、不連続点がないAM−AM特性を得ることができるようになり、上記実施の形態1と同様に、効率の低下や歪みの発生を抑えることができる。
準tanh関数の始点と終点の電圧範囲は、ツェナーダイオード51,52の降伏電圧を調整することで、設定することができる。
準tanh関数の入力電圧及び出力電圧のオフセットは、必要があれば、オペアンプ41,43の加算回路などで調整することができる。
したがって、ピーク増幅器5の特性に合わせて、準tanh関数に含まれる係数(上記の式(1)の例では、係数A,B,C)を調整することができる。
図7はこの発明の実施の形態5による高効率増幅器の電圧制御型電圧電源9を示す構成図であり、図7において、図6と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態4では、傾きレベル差設定部47が、抵抗値R1の抵抗48、抵抗値R2の抵抗49、抵抗値R3の抵抗50及びツェナーダイオード51,52から構成されているものを示したが、この実施の形態5では、傾きレベル差設定部47が、抵抗値R1の抵抗48、抵抗値R2の抵抗49、抵抗値R3の抵抗50,60及びダイオード61,62から構成されている。
この実施の形態5では、電圧制御型電圧電源9がオペアンプ41、反転増幅器42及び傾きレベル差設定部47から構成されている。
以下、電圧制御型電圧電源9の処理内容を説明する。なお、電圧制御型電圧電源9以外の動作は上記実施の形態1と同様であるため説明を省略する。
式(4)において、R1は抵抗48の抵抗値、R2は抵抗49の抵抗値である。
式(5)において、R3は抵抗50,60の抵抗値である。
式(4)及び式(5)より、ピーク増幅器制御用関数である準tanh関数をtanh関数に近づけるには、抵抗50,60の抵抗値R3を0Ωにすればよい。
これにより、ピーク増幅器5では、不連続点がないAM−AM特性を得ることができるようになり、上記実施の形態1と同様に、効率の低下や歪みの発生を抑えることができる。
準tanh関数の始点と終点の電圧範囲は、ダイオード61,62の閾値電圧を調整することで、設定することができる。なお、閾値電圧は直列に接続しているダイオードの数を変更することで調整することが可能である。
準tanh関数の入力電圧及び出力電圧のオフセットは、必要があれば、オペアンプ41,43の加算回路などで調整することができる。
したがって、ピーク増幅器5の特性に合わせて、準tanh関数に含まれる係数(上記の式(1)の例では、係数A,B,C)を調整することができる。
図8はこの発明の実施の形態6による高効率増幅器を示す構成図であり、図8において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電圧制御型電圧電源10は検波器8から出力された包絡線の信号レベルに対応する電圧値Vinをキャリア増幅器制御用関数の変数に設定し、キャリア増幅器制御用関数の関数値にしたがってキャリア増幅器2のゲート電圧を制御する処理を実施する。
即ち、電圧制御型電圧電源10は、キャリア増幅器制御用関数として、関数値がキャリア増幅器2のゲート電圧の上限レベルから下限レベルに遷移する際、関数の微分値が連続になる関数を用意しており、当該関数の変数として、包絡線の信号レベルに対応する電圧値Vinを設定し、当該関数の関数値にしたがってキャリア増幅器2のゲート電圧を制御する処理を実施する。
この実施の形態6では、キャリア増幅器制御用関数として、tanh関数が用意されているものを説明するが、キャリア増幅器2におけるゲート電圧の2値間(上限レベルと下限レベルの間)で、ゲート電圧が急峻に遷移し、かつ、その遷移の終始が滑らかになる関数であれば、tanh関数に限るものではなく、tanh関数に準じた関数でもよい。
なお、電圧制御型電圧電源10はキャリア増幅器制御手段を構成している。
電圧制御型電圧電源10を実装している点以外は、上記実施の形態1〜5と同様であるため、ここでは、電圧制御型電圧電源10の処理内容について説明する。
図9は電圧制御型電圧電源10により制御されるキャリア増幅器2のゲート電圧を示す説明図である。
tanh関数は、図9に示すように、関数値がキャリア増幅器2のゲート電圧の上限レベル(図9の例では、−4.4V)から下限レベル(図9の例では、−5.0V)に遷移する際、関数の微分値が連続になる関数である。
これにより、急峻かつ不連続点がないキャリア増幅器2のゲート電圧を生成することができるため、不連続点がないAM−AM特性を得ることができるようになり、効率の低下や歪みの発生を抑えることができる。
なお、電圧制御型電圧電源10の具体的な構成は、電圧制御型電圧電源9と同様の構成とすることができる。
この実施の形態6によれば、更に、詳細に増幅器のAM−AM特性を制御することが可能となり、効率の低下及び歪みの発生を抑えることができる。
Claims (6)
- 入力されたRF信号を2分配する信号分配手段と、
前記信号分配手段により分配された一方のRF信号を増幅するキャリア増幅器と、
前記信号分配手段により分配された他方のRF信号の信号レベルが規定値以上である場合に限り、前記他方のRF信号を増幅するピーク増幅器と、
前記キャリア増幅器により増幅されたRF信号と前記ピーク増幅器により増幅されたRF信号を合成する信号合成手段と、
前記入力されたRF信号の包絡線を検波する包絡線検波手段と、
前記包絡線検波手段により検波された包絡線の信号レベルをピーク増幅器制御用関数の変数に設定し、前記ピーク増幅器制御用関数の関数値にしたがって前記ピーク増幅器のゲート電圧を制御するピーク増幅器制御手段とを備え、
前記ピーク増幅器制御手段は、前記ピーク増幅器制御用関数として、関数値が前記ゲート電圧の下限レベルから上限レベルに遷移する際、関数の微分値が連続になる関数を用意しており、当該関数の変数として、前記包絡線の信号レベルを設定することを特徴とする高効率増幅器。 - 前記ピーク増幅器制御手段は、前記ピーク増幅器制御用関数として、tanh関数を用意していることを特徴とする請求項1記載の高効率増幅器。
- 前記ピーク増幅器制御手段は、
前記包絡線検波手段により検波された包絡線の信号レベルをデジタル信号に変換するA/Dコンバータと、
前記A/Dコンバータにより変換されたデジタル信号を前記ピーク増幅器制御用関数の変数に設定し、前記ピーク増幅器制御用関数の関数値からゲート電圧制御信号を生成するゲート電圧制御信号生成部と、
前記ゲート電圧制御信号生成部により生成されたゲート電圧制御信号をアナログ信号に変換し、前記アナログ信号であるゲート電圧を前記ピーク増幅器のゲート端子に出力するD/Aコンバータとから構成されていることを特徴とする請求項1または請求項2記載の高効率増幅器。 - 前記ピーク増幅器制御手段は、
ベース端子から前記包絡線検波手段により検波された包絡線の信号レベルに対応する電圧値が入力されると、前記電圧値を差動増幅して、コレクタ端子から差動増幅後の電圧値を出力する2つのトランジスタを備えており、前記ピーク増幅器制御用関数の関数値に対応する前記ピーク増幅器のゲート電圧として、前記差動増幅後の電圧値を出力する差動増幅部と、
前記差動増幅部における2つのトランジスタのエミッタ端子間に接続され、前記ピーク増幅器制御用関数の傾きを設定する傾き設定部と、
前記差動増幅部における2つのトランジスタのコレクタ端子間に接続され、前記ゲート電圧における下限レベルと上限レベルのレベル差を設定するレベル差設定部とから構成されていることを特徴とする請求項1または請求項2記載の高効率増幅器。 - 前記ピーク増幅器制御手段は、
前記包絡線検波手段により検波された包絡線の信号レベルに対応する電圧値を入力するオペアンプと、
前記オペアンプの出力電圧を入力して、前記ピーク増幅器制御用関数の関数値に対応する前記ピーク増幅器のゲート電圧を出力する反転増幅器と、
前記オペアンプの反転入力端子と出力端子間に接続され、前記ピーク増幅器制御用関数の傾き及び前記ゲート電圧における下限レベルと上限レベルのレベル差を設定する傾きレベル差設定部とから構成されていることを特徴とする請求項1記載の高効率増幅器。 - 前記包絡線検波手段により検波された包絡線の信号レベルをキャリア増幅器制御用関数の変数に設定し、前記キャリア増幅器制御用関数の関数値にしたがって前記キャリア増幅器のゲート電圧を制御するキャリア増幅器制御手段を設け、
前記キャリア増幅器制御手段は、前記キャリア増幅器制御用関数として、関数値が前記キャリア増幅器のゲート電圧の上限レベルから下限レベルに遷移する際、関数の微分値が連続になる関数を用意しており、当該関数の変数として、前記包絡線の信号レベルを設定することを特徴とする請求項1から請求項5のうちのいずれか1項記載の高効率増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245039A JP2015104062A (ja) | 2013-11-27 | 2013-11-27 | 高効率増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245039A JP2015104062A (ja) | 2013-11-27 | 2013-11-27 | 高効率増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015104062A true JP2015104062A (ja) | 2015-06-04 |
Family
ID=53379416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013245039A Pending JP2015104062A (ja) | 2013-11-27 | 2013-11-27 | 高効率増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015104062A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110771033A (zh) * | 2017-06-23 | 2020-02-07 | 三菱电机株式会社 | 高频放大器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202606A (ja) * | 1986-03-03 | 1987-09-07 | Hitachi Ltd | 相互コンダクタンス増幅回路 |
JPH0398304A (ja) * | 1989-09-12 | 1991-04-23 | Toshiba Corp | 線形化差動増幅器 |
JPH06188661A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 速度検出信号の増幅器およびその増幅器を備えたモータ |
JP2000513535A (ja) * | 1996-06-28 | 2000-10-10 | モトローラ・インコーポレイテッド | 電力増幅器用バイアス回路 |
JP2003332923A (ja) * | 2002-05-17 | 2003-11-21 | Fujitsu Ltd | 歪み補償機能を有する無線機 |
JP2008022513A (ja) * | 2006-06-15 | 2008-01-31 | Hitachi Kokusai Electric Inc | 歪制御機能付き増幅装置 |
JP2008125044A (ja) * | 2006-10-17 | 2008-05-29 | Hitachi Kokusai Electric Inc | 増幅器 |
JP2008147857A (ja) * | 2006-12-07 | 2008-06-26 | Mitsubishi Electric Corp | 高効率増幅器 |
-
2013
- 2013-11-27 JP JP2013245039A patent/JP2015104062A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202606A (ja) * | 1986-03-03 | 1987-09-07 | Hitachi Ltd | 相互コンダクタンス増幅回路 |
JPH0398304A (ja) * | 1989-09-12 | 1991-04-23 | Toshiba Corp | 線形化差動増幅器 |
JPH06188661A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 速度検出信号の増幅器およびその増幅器を備えたモータ |
JP2000513535A (ja) * | 1996-06-28 | 2000-10-10 | モトローラ・インコーポレイテッド | 電力増幅器用バイアス回路 |
JP2003332923A (ja) * | 2002-05-17 | 2003-11-21 | Fujitsu Ltd | 歪み補償機能を有する無線機 |
JP2008022513A (ja) * | 2006-06-15 | 2008-01-31 | Hitachi Kokusai Electric Inc | 歪制御機能付き増幅装置 |
JP2008125044A (ja) * | 2006-10-17 | 2008-05-29 | Hitachi Kokusai Electric Inc | 増幅器 |
JP2008147857A (ja) * | 2006-12-07 | 2008-06-26 | Mitsubishi Electric Corp | 高効率増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110771033A (zh) * | 2017-06-23 | 2020-02-07 | 三菱电机株式会社 | 高频放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190028060A1 (en) | Envelope tracking current bias circuit with offset removal function and power amplifier | |
US9013238B2 (en) | Radio frequency power amplifier and electronic system | |
JP5272872B2 (ja) | 増幅回路、入力バイアス調整方法、及び電源電圧調整方法 | |
WO2009125555A1 (ja) | 高周波増幅器 | |
JP2007116259A (ja) | 増幅器 | |
US10516370B2 (en) | Predistorter for compensating linearity of an amplifier | |
JP2008219620A (ja) | 送信電力制御回路 | |
JP5505286B2 (ja) | 差動増幅回路 | |
JP2007067820A (ja) | 高周波電力増幅器 | |
JP2020178335A (ja) | デュアル補償機能を有するバイアス回路及び増幅装置 | |
EP3223427A1 (en) | Btl output self-oscillating class d amplifier | |
US9024689B2 (en) | Electronic system—radio frequency power amplifier and method for self-adjusting bias point | |
JP2015220680A (ja) | 高効率増幅器 | |
US9246448B2 (en) | Amplification circuit | |
US9853605B2 (en) | Transistor package, amplification circuit including the same, and method of forming transistor | |
JP5200853B2 (ja) | 高周波電力増幅用電子部品 | |
JP5828420B2 (ja) | 電力増幅回路 | |
JP2015104062A (ja) | 高効率増幅器 | |
JP2008283407A (ja) | 電力増幅器 | |
JP2016015708A (ja) | 多段電力増幅器 | |
JP2010258896A (ja) | Rf増幅装置 | |
CN114268281A (zh) | 一种功率放大电路与射频前端模组 | |
CN107918434B (zh) | 功率放大电路的偏置电流产生电路 | |
CN104348423B (zh) | 功率放大器 | |
JP2015061204A (ja) | 歪補償回路および歪補償方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180703 |