WO2009125555A1 - 高周波増幅器 - Google Patents
高周波増幅器 Download PDFInfo
- Publication number
- WO2009125555A1 WO2009125555A1 PCT/JP2009/001527 JP2009001527W WO2009125555A1 WO 2009125555 A1 WO2009125555 A1 WO 2009125555A1 JP 2009001527 W JP2009001527 W JP 2009001527W WO 2009125555 A1 WO2009125555 A1 WO 2009125555A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- high frequency
- bias current
- detection
- amplitude
- frequency amplifier
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 260
- 230000003321 amplification Effects 0.000 claims abstract description 123
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 123
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 41
- 230000035945 sensitivity Effects 0.000 description 39
- 230000007423 decrease Effects 0.000 description 37
- 230000000903 blocking effect Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/99—A diode as rectifier being used as a detecting circuit in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Definitions
- the present invention relates to a high frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, etc., for example.
- orthogonal frequency division multiplexing OFDM
- OFDM orthogonal frequency division multiplexing
- the OFDM modulated wave by the orthogonal frequency multiplex modulation method has a disadvantage that the crest factor (ratio of peak value to effective value of waveform) is large. Therefore, when such a microwave signal is amplified, the peak value of the waveform may be dulled and signal distortion may occur if the backoff given as the difference between the average power and the saturation power during actual operation of the amplifier is not operated sufficiently large. There are times when you
- FIG. 25 is a block diagram showing a conventional high frequency amplifier disclosed in Patent Document 1 below.
- FIG. 25 shows an example in which high efficiency and low distortion are realized in a high frequency amplifier having a characteristic that gain characteristics are improved.
- the input terminal 201 is a terminal for inputting a high frequency signal
- the detection circuit 202 is a circuit for detecting the amplitude of the high frequency signal input from the input terminal 201.
- the detection circuit 202 comprises a DC blocking capacitor 202a, an NPN bipolar transistor 202b, a bias applying resistor 202c, and a power supply 202d.
- the bias circuit 203 is a circuit that supplies a bias current corresponding to the amplitude of the high frequency signal detected by the detection circuit 202 to the base terminal of the amplification element 205 via the bias application inductor 204.
- the bias circuit 203 comprises a constant current source 203a, a power supply 203b, a bias application resistor 203c, and NPN bipolar transistors 203d and 203e.
- the amplification element 205 is an element whose gain characteristic is controlled according to the bias current supplied from the bias circuit 203 and which amplifies the high frequency signal inputted from the input terminal 201.
- the output terminal 206 is a terminal for outputting the high frequency signal amplified by the amplification element 205.
- the amplification element 205 amplifies the high frequency signal and outputs the amplified high frequency signal to the output terminal 206.
- the detection circuit 202 detects the amplitude of the high frequency signal input from the input terminal 201. That is, the NPN bipolar transistor 202b of the detection circuit 202 operates by being supplied with the base voltage from the power supply 202d via the bias application resistance 202c, and when the high frequency signal is input from the input terminal 201, the amplitude of the high frequency signal Collector current (the larger the amplitude of the high frequency signal, the larger the collector current) is output to the bias circuit 203.
- the bias circuit 203 supplies a bias current corresponding to the amplitude of the high frequency signal to the base terminal of the amplification element 205. That is, when the amplitude of the high frequency signal increases and the collector current output from the detection circuit 202 increases, the bias circuit 203 decreases the bias current supplied to the base terminal of the amplification element 205.
- a current is supplied from the constant current source 203a to the collector terminal of the NPN bipolar transistor 203d and the base terminal of the NPN bipolar transistor 203e, thereby generating a bias current to be supplied to the base terminal of the amplifying element 205.
- the bias circuit 203 receives a collector current from the NPN bipolar transistor 202b of the detection circuit 202 by inputting a high frequency signal from the input terminal 201, it is supplied from the constant current source 203a by the amount corresponding to the collector current. As the current decreases, the bias current supplied to the base terminal of the amplification element 205 decreases.
- Patent Document 1 Japanese Patent Application Laid-Open No. 2003-273660 (Paragraphs [0019] to [0020], FIG. 1)
- the conventional high frequency amplifier is configured as described above, when the high frequency signal input from the input terminal 201 increases, the bias current supplied to the base terminal of the amplification element 205 decreases. From this, flat gain characteristics can be obtained, and high linearity can be obtained even at high output power. Further, since the bias circuit 203 supplies a bias current according to the amplitude of the high frequency signal detected by the detection circuit 202 to the base terminal of the amplification element 205, the gain is increased when the amplification element 205 operates at low idle current. Linearity can be maintained when having the same characteristics. However, since the DC blocking capacitor 202a is connected to the detection circuit 202, there is a problem that the modulation speed of the high frequency signal which is the modulation wave can not be followed.
- the present invention has been made to solve the above problems, and can eliminate the need for a power supply for a detection circuit and a direct current blocking capacity to follow the modulation speed of the modulation wave, and has a high crest factor.
- An object of the present invention is to obtain a high frequency amplifier capable of preventing deterioration of distortion characteristics due to a decrease in gain near saturation even when a modulation wave signal is input.
- the detection means and the bias current supply means are biased to a common power supply, and when the amplitude of the envelope signal increases, the bias current supply means follows the amplitude of the envelope signal.
- the bias current supplied to the circuit is increased or decreased.
- the power supply for the detection circuit and the DC blocking capacitance can be eliminated, and the modulation speed of the modulation wave can be followed, and the modulation wave signal having a high crest factor is input.
- the modulation wave signal having a high crest factor is input.
- Embodiment 1 of this invention It is a block diagram which shows the high frequency amplifier by Embodiment 1 of this invention. It is explanatory drawing which shows the distortion characteristic and gain characteristic of the high frequency amplifier by Embodiment 1 of this invention. It is a block diagram which shows the other high frequency amplifier by Embodiment 1 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 2 of this invention. It is explanatory drawing which shows the distortion characteristic and gain characteristic of the high frequency amplifier by Embodiment 2 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 3 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 4 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 5 of this invention.
- FIG. 6 It is a block diagram which shows the high frequency amplifier by Embodiment 6 of this invention. It is explanatory drawing which shows the distortion characteristic and gain characteristic of the high frequency amplifier by Embodiment 6 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 7 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 8 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 9 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 10 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 11 of this invention.
- 21 is a configuration diagram showing a multistage amplifier in which any one of the high frequency amplifiers according to the first to eleventh embodiments are connected in a plurality of stages. It is a block diagram which shows the high frequency amplifier to which the analog linearizer is connected to the front
- FIG. 21 is a configuration diagram showing a high frequency amplifier according to Embodiment 18 of the present invention. It is a block diagram which shows the conventional high frequency amplifier.
- Embodiment 1 1 is a block diagram showing a high frequency amplifier according to a first embodiment of the present invention.
- an input terminal 1 is a terminal for inputting a modulation wave signal which is a high frequency signal
- an input matching circuit 2 is an impedance on the input side. It is a circuit which aims at matching.
- the detection sensitivity adjustment resistor 3 is a resistor whose one end is connected to the output side of the input matching circuit 2.
- the detection diode 4 has an anode connected to the power supply 6 of the bias circuit 5 via the bias application resistor 7 and a cathode connected to the detection sensitivity adjustment resistor 3, and the envelope of the modulation wave signal input from the input terminal 1 It is an element that detects a signal.
- the detection diode 4 constitutes a detection means.
- FIG. 1 shows an example in which the detection diode 4 is used, a PN junction diode in which the base terminal and the collector terminal are shorted may be used instead of the detection diode 4.
- the bias circuit 5 is a circuit that supplies a bias current corresponding to the amplitude of the envelope signal detected by the detection diode 4 to the base terminal of the amplification element 15.
- the bias circuit 5 constitutes a bias current supply means.
- the base terminal and the collector terminal of the PN junction diode 9 of the bias circuit 5 are short-circuited, the base terminal and the collector terminal are connected to the anode of the detection diode 4 and connected to the power supply 6 through the bias application resistance 7 ing.
- the base terminal and the collector terminal of the PN junction diode 10 are short-circuited, the base terminal and the collector terminal are connected to the emitter terminal of the PN junction diode 9, and the emitter terminal is connected to the ground.
- the NPN bipolar transistor 11 has a base terminal connected to the anode of the detection diode 4, a collector terminal connected to the collector power supply 8, and an emitter terminal connected to the base terminal of the amplification element 15.
- One end of the emitter grounding resistor 12 is connected to the emitter terminal of the NPN bipolar transistor 11, and the other end is connected to the ground.
- the RF feed capacitor 13 is connected to the output side of the input matching circuit 2, and the other end is connected to the base terminal of the amplification element 15.
- the DC feed resistor 14 is a resistor connected in parallel to the RF feed capacitor 13.
- the amplification element 15 is an element whose gain characteristic is controlled in accordance with the bias current supplied from the bias circuit 5 and which amplifies the modulation wave signal input from the input terminal 1.
- the amplification element 15 constitutes an amplification means.
- the output matching circuit 16 is a circuit for impedance matching on the output side, and the output terminal 17 is a terminal for outputting the modulation wave signal amplified by the amplification element 15.
- the amplification element 15 amplifies the modulation wave signal and outputs the amplified modulation wave signal.
- the detection diode 4 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal. Specifically, it is as follows.
- the bias of the detection diode 4 is supplied from the power supply 6 of the bias circuit 5 through the bias application resistor 7. Therefore, when the modulation wave signal is input from the input terminal 1, a detection current according to the amplitude of the envelope signal of the modulation wave signal flows through the detection diode 4. This detection current flows through the detection sensitivity adjustment resistor 3, the DC feed resistor 14 and the amplification element 15, and the current value increases as the amplitude of the envelope signal increases.
- the bias circuit 5 supplies a bias current corresponding to the amplitude of the envelope signal to the base terminal of the amplification element 15. That is, the NPN bipolar transistor 11 of the bias circuit 5 acts so that the bias current supplied to the base terminal of the amplification element 15 decreases when the amplitude of the envelope signal increases and the detection current flowing through the detection diode 4 increases. . Specifically, it is as follows.
- a current is supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 to generate a bias current to be supplied to the base terminal of the amplification element 15.
- a modulation wave signal is input from the input terminal 1
- the current supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 is reduced by the detection current, and thus the amplification element
- the bias current supplied to the base terminal of 15 decreases.
- the bias current is controlled according to the amplitude of the envelope signal of the input modulation wave signal, and the current supplied from the bias circuit 5 to the amplification element 15 is suppressed as the amplitude of the envelope signal is larger.
- the gain of the amplification element 15 is reduced.
- FIG. 2 is an explanatory view showing distortion characteristics and gain characteristics of the high frequency amplifier according to the first embodiment of the present invention.
- the solid line indicates the distortion characteristic Db and the gain characteristic Gb before using the present invention
- the broken line indicates the distortion characteristic Da and the gain characteristic Ga when the present invention is used.
- the gain characteristic Gb before using the present invention has an upward characteristic, and the distortion characteristic Db does not satisfy the prescribed distortion in the low output region.
- the gain characteristic Ga when using the present invention can suppress the upward characteristic.
- the distortion characteristic Da can satisfy the prescribed distortion even in the region where the output is low. Note that the maximum operating point is not lowered by using the present invention.
- the detection diode 4 and the NPN bipolar transistor 11 of the bias circuit 5 are biased to the common power supply 6, and when the amplitude of the envelope signal increases, the envelope Since the bias current supplied from the NPN bipolar transistor 11 to the amplifying element 15 is suppressed following the amplitude of the signal, the power supply for the detection circuit and the DC blocking capacitor are unnecessary, and the modulation wave is modulated. While being able to follow the speed, even when a modulation wave signal having a high crest factor is input, it is possible to prevent the deterioration of distortion characteristics due to the decrease in gain near saturation.
- the RF feed capacitor 13 is connected between the input matching circuit 2 and the amplifying element 15, and the DC feed resistor 14 is connected in parallel with the RF feed capacitor 13.
- the RF feed capacitor 13 may be connected between the input matching circuit 2 and the amplification element 15, and the DC feed resistor 14 may be removed.
- the offset current of the detection diode 4 does not flow, the operating input power level becomes larger than when the DC feed resistor 14 is connected.
- removing the DC feed resistor 14 can reduce the number of parts.
- Second Embodiment 4 is a block diagram showing a high frequency amplifier according to a second embodiment of the present invention.
- the detection anti-parallel diode pair 21 is an element for detecting an envelope signal of the modulated wave signal input from the input terminal 1.
- the anti-parallel diode pair for detection 21 constitutes a detection means.
- the detection anti-parallel diode 22 has an anode connected to the power supply 6 of the bias circuit 5 via the bias application resistor 7 and a cathode connected to the detection sensitivity adjustment resistor 3.
- the detection anti-parallel diode 23 is different in direction from the detection anti-parallel diode 22, the cathode is connected to the power supply 6 of the bias circuit 5 via the bias application resistor 7, and the anode is connected to the detection sensitivity adjustment resistor 3 ing.
- FIG. 4 shows an example using anti-parallel diodes 22 and 23 for detection, in place of anti-parallel diodes 22 and 23 for detection, PN junction diodes in which the base terminal and collector terminal are shorted are used. May be
- the amplification element 15 amplifies the modulation wave signal and outputs the amplified modulation wave signal, as in the first embodiment.
- the detection anti-parallel diode pair 21 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal. Specifically, it is as follows.
- the bias of the anti-parallel diode pair for detection 21 is supplied from the power supply 6 of the bias circuit 5 through the bias application resistor 7. Therefore, when the modulation wave signal is input from the input terminal 1, a detection current according to the amplitude of the envelope signal of the modulation wave signal flows in the detection anti parallel diode 22 of the detection anti parallel diode pair 21.
- This detection current flows through the detection sensitivity adjustment resistor 3, the DC feed resistor 14 and the amplification element 15, and the current value increases as the amplitude of the envelope signal increases.
- the detection current also flows through the detection anti-parallel diode 23 (detection current reverse to the detection current flowing through the detection anti-parallel diode 22). The detection current flowing from the diode pair 21 toward the detection sensitivity adjustment resistor 3 decreases.
- the bias circuit 5 supplies a bias current according to the amplitude of the envelope signal to the base terminal of the amplification element 15. That is, in the NPN bipolar transistor 11 of the bias circuit 5, as the amplitude of the envelope signal increases and the detection current flowing through the anti-parallel diode pair for detection 21 increases, the bias current supplied to the base terminal of the amplification element 15 decreases. Act on. In addition, when the amplitude of the envelope signal is further increased and the detection current flows also in the detection anti-parallel diode 23, the bias current supplied to the base terminal of the amplification element 15 is increased. Specifically, it is as follows.
- a current is supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 to generate a bias current to be supplied to the base terminal of the amplification element 15.
- a modulation wave signal is input from the input terminal 1
- a detection current according to the amplitude of the envelope signal of the modulation wave signal flows in the detection anti-parallel diode 22 of the detection anti-parallel diode pair 21 (in this stage, it does not flow in the detection anti-parallel diode 23) Since the current supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 is reduced by the amount of the detection current, the bias current supplied to the base terminal of the amplification element 15 is reduced.
- the detection current flows also in the detection anti-parallel diode 23 of the detection anti-parallel diode pair 21, and only the detection current
- the detection current flowing from the anti-parallel diode pair for detection 21 toward the detection sensitivity adjustment resistor 3 decreases, and the current supplied from the power supply 6 to the base terminal of the NPN bipolar transistor 11 increases.
- the bias current supplied to the base terminal is increased.
- FIG. 5 is an explanatory view showing distortion characteristics and gain characteristics of the high frequency amplifier according to the second embodiment of the present invention.
- the solid line shows the distortion characteristic Db and the gain characteristic Gb before using the present invention
- the broken line shows the distortion characteristic Da and the gain characteristic Ga when the present invention is used.
- the gain characteristic Gb before using the present invention has an upward characteristic, and the distortion characteristic Db does not satisfy the prescribed distortion in the low output region.
- the gain characteristic Ga when using the present invention can suppress the upward characteristic.
- the distortion characteristic Da can satisfy the prescribed distortion even in the region where the output is low. Note that the maximum operating point can be raised by using the present invention.
- the detecting anti-parallel diode pair 21 in which two detecting anti-parallel diodes 22 and 23 having different directions are connected in parallel constitutes a detecting means.
- the bias current supplied from the bias circuit 5 to the base terminal of the amplification element 15 is suppressed, and the amplitude of the envelope signal is further increased. Since the bias current supplied from the bias circuit 5 to the base terminal of the amplification element 15 is increased when the detection current flows, the power supply for the detection circuit and the DC blocking capacitor are unnecessary, and the modulation wave is generated.
- Third Embodiment 6 is a block diagram showing a high frequency amplifier according to a third embodiment of the present invention.
- One end of the detection sensitivity adjustment resistor 3a is connected to the output side of the input matching circuit 2, and the other end is connected to the cathode (input end) of the detection antiparallel diode 22 constituting the detection antiparallel diode pair 21. Resistance.
- One end of the detection sensitivity adjustment resistor 3b is connected to the output side of the input matching circuit 2, and the other end is connected to the anode (input end) of the detection antiparallel diode 23 constituting the detection antiparallel diode pair 21. Resistance.
- the detection anti-parallel diodes 22 and 23 constituting the detection anti-parallel diode pair 21 are connected to the output side of the input matching circuit 2 through the common detection sensitivity adjustment resistor 3.
- the detection antiparallel diodes 22 and 23 may be connected to the output side of the input matching circuit 2 through separate detection sensitivity adjustment resistors 3a and 3b.
- FIG. 6 shows an example in which the detection antiparallel diodes 22 and 23 are used, a PN junction diode in which the base terminal and the collector terminal are shorted is used in place of the detection anti parallel diodes 22 and 23. May be
- the amplification element 15 amplifies the modulation wave signal and outputs the amplified modulation wave signal, as in the first embodiment.
- the modulation wave signal input from the input terminal 1 is input to the detection anti-parallel diodes 22 and 23 through the detection sensitivity adjustment resistors 3a and 3b.
- the detection anti-parallel diode pair 21 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal.
- different detection sensitivity adjustment resistors 3a and 3b are connected to the detection anti-parallel diodes 22 and 23, respectively, and the detection sensitivity adjustment resistor 3a and the detection The resistance value of the sensitivity adjustment resistor 3b is different.
- the input signal to the anti-parallel diode for detection 23 does not increase as compared with the second embodiment, the anti-parallel diode for detection 23 does not operate. Therefore, the input level at the operating point of the detection anti-parallel diode 23 increases, and the input level of the modulation wave signal at which the bias current supplied to the amplification element 15 turns from increase to decrease increases.
- Fourth Embodiment 7 is a block diagram showing a high frequency amplifier according to a fourth embodiment of the present invention.
- the same reference numerals as those in FIG. the connection destination of the anode of the detection antiparallel diode 22 and the cathode of the detection antiparallel diode 23 is the same in the third embodiment, the connection destination may be different. That is, in the fourth embodiment, the anode of the anti-parallel diode 22 for detection is connected to the bias application resistor 7 and the base terminal of the PN junction diode 9 as in the third embodiment.
- the cathode of the parallel diode 23 is connected to the emitter terminal of the PN junction diode 9 and the collector terminal of the PN junction diode 10.
- the bias of the detection anti-parallel diode 23 is reversely applied through the PN junction diode 9.
- the same voltage as the anti-parallel diode 22 for detection is applied to the anti-parallel diode 23 for detection in the reverse direction, while in the fourth embodiment, reverse is performed via the PN junction diode 9. Since the signal is applied to the detection anti-parallel diode 23 in the direction, the detection anti-parallel diode 23 operates with a modulation wave signal whose input level is smaller than that of the third embodiment. Therefore, the input level at the operating point of the detection anti-parallel diode 23 decreases, and the input level of the modulation wave signal at which the bias current supplied to the amplification element 15 turns from increase to decrease decrease decreases.
- Embodiment 5 8 is a block diagram showing a high frequency amplifier according to a fifth embodiment of the present invention.
- the same reference numerals as those in FIG. 7 denote the same or corresponding parts, and a description thereof will be omitted.
- the cathode of detection anti-parallel diode 23 is connected to the emitter terminal of PN junction diode 9 and the collector terminal of PN junction diode 10.
- the cathode may be connected to the emitter terminal of the NPN bipolar transistor 11 and the emitter grounding resistor 12.
- the bias of anti-parallel diode 23 for detection is applied in the reverse direction through NPN bipolar transistor 11. Also in the case of the fifth embodiment, as in the fourth embodiment, the input level at the operating point of the anti-parallel diode 23 for detection is reduced, and the modulation is such that the bias current supplied to the amplification element 15 turns from a decrease to an increase. The input level of the wave signal decreases.
- FIG. 9 is a block diagram showing a high frequency amplifier according to a sixth embodiment of the present invention.
- the detection diode 31 has a cathode connected to the power supply 6 of the bias circuit 5 via the PN junction diode 9 and the bias application resistor 7, an anode connected to the detection sensitivity adjustment resistor 3, and the input terminal 1 It is an element which detects the envelope signal of a modulation wave signal.
- the detection diode 31 constitutes a detection means.
- FIG. 9 shows an example in which the detection diode 31 is used, a PN junction diode in which the base terminal and the collector terminal are shorted may be used instead of the detection diode 31.
- the DC feed inductor 32 is an inductor having one end connected to the output side of the input matching circuit 2 and the other end connected to the bias application resistor 7.
- the RF feed capacitor / DC blocking capacitor 33 is a capacitor of which one end is connected to the output side of the input matching circuit 2 and the other end is connected to the base terminal of the amplification element 15.
- the amplification element 15 amplifies the modulation wave signal and outputs the amplified modulation wave signal, as in the first embodiment.
- the detection diode 31 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal. Specifically, it is as follows.
- the bias of the detection diode 31 is supplied from the power supply 6 of the bias circuit 5 through the PN junction diode 9 and the bias application resistor 7. Therefore, when the modulation wave signal is input from the input terminal 1, a detection current according to the amplitude of the envelope signal of the modulation wave signal flows through the detection diode 31.
- the detection current flows through the DC feed inductor 32, and the current value increases as the amplitude of the envelope signal increases.
- the bias circuit 5 supplies a bias current corresponding to the amplitude of the envelope signal to the base terminal of the amplification element 15. That is, the NPN bipolar transistor 11 of the bias circuit 5 acts so that the bias current supplied to the base terminal of the amplification element 15 increases when the amplitude of the envelope signal increases and the detection current flowing through the detection diode 31 increases. . Specifically, it is as follows.
- a current is supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 to generate a bias current to be supplied to the base terminal of the amplification element 15.
- a modulation wave signal is input from the input terminal 1
- the bias current supplied to the 15 base terminals is increased.
- the bias current is controlled according to the amplitude of the envelope signal of the input modulation wave signal, and the current supplied from the bias circuit 5 to the amplification element 15 is increased as the amplitude of the envelope signal is larger.
- the gain of the amplification element 15 is increased.
- FIG. 10 is an explanatory view showing distortion characteristics and gain characteristics of a high frequency amplifier according to a sixth embodiment of the present invention.
- the solid line shows the distortion characteristic Db and the gain characteristic Gb before using the present invention
- the broken line shows the distortion characteristic Da and the gain characteristic Ga when the present invention is used.
- the gain characteristic Gb before using the present invention has a characteristic to decrease, and the distortion characteristic Db does not satisfy the prescribed distortion in the high output region.
- the gain characteristic Ga can be suppressed from decreasing.
- the distortion characteristic Da can satisfy the prescribed distortion even in the region where the output is high. Note that the maximum operating point is raised by using the present invention.
- the detection diode 31 and the NPN bipolar transistor 11 of the bias circuit 5 are biased to the common power supply 6, and the envelope of the envelope becomes large when the amplitude becomes large. Since the bias current supplied from the NPN bipolar transistor 11 to the amplifying element 15 is increased following the amplitude of the signal, the power supply for the detection circuit and the DC blocking capacitance are unnecessary, and the modulation wave is modulated. While being able to follow the speed, even when a modulation wave signal having a high crest factor is input, it is possible to prevent deterioration of distortion characteristics due to an increase in gain near saturation. In addition, it is possible to increase the maximum operating point.
- FIG. 11 is a block diagram showing a high frequency amplifier according to a seventh embodiment of the present invention.
- the detection circuit 41 is a three-stage detection means comprising one detection diode 42 and two PN junction diodes 43 and 44 and detects an envelope signal of the modulated wave signal inputted from the input terminal 1.
- the detection diode 42 has an anode connected to the power supply 6 of the bias circuit 5 via the PN junction diode 43 and the bias application resistance 7, a cathode connected to the detection sensitivity adjustment resistance 3, and is input from the input terminal 1.
- the example which uses the detection diode 42 is shown in FIG. 11, it may replace with the detection diode 42 and may use the PN junction diode by which the base terminal and the collector terminal were short-circuited.
- the base terminal and the collector terminal of the PN junction diode 43 are short-circuited, and the base terminal and the collector terminal are connected to the power supply 6 through the bias application resistance 7.
- the base terminal and the collector terminal of the PN junction diode 44 are short-circuited, the base terminal and the collector terminal are connected to the emitter terminal of the PN junction diode 43, and the emitter terminal is connected to the ground.
- the amplification element 15 amplifies the modulation wave signal and outputs the amplified modulation wave signal, as in the first embodiment.
- the three-stage detection circuit 41 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal. Specifically, it is as follows.
- the bias of the three-stage detection circuit 41 is supplied from the power supply 6 of the bias circuit 5 through the PN junction diode 43 and the bias application resistor 7. Therefore, when the modulation wave signal is input from the input terminal 1, a detection current according to the amplitude of the envelope signal of the modulation wave signal flows through the detection diode 42 of the detection circuit 41. This detection current flows through the detection sensitivity adjustment resistor 3, the DC feed resistor 14 and the amplification element 15, and the current value increases as the amplitude of the envelope signal increases.
- the bias circuit 5 supplies a bias current corresponding to the amplitude of the envelope signal to the base terminal of the amplification element 15. That is, when the amplitude of the envelope signal increases and the detection current flowing through the detection diode 42 of the detection circuit 41 increases, the bias current supplied to the base terminal of the amplification element 15 decreases in the NPN bipolar transistor 11 of the bias circuit 5. Acts like. Specifically, it is as follows.
- a current is supplied from the power source 6 to the base terminal of the NPN bipolar transistor 11 to generate a bias current to be supplied to the base terminal of the amplification element 15.
- a modulation wave signal is input from the input terminal 1
- the bias current supplied to the base terminal of 15 decreases.
- the bias current is controlled according to the amplitude of the envelope signal of the input modulation wave signal, and the current supplied from the bias circuit 5 to the amplification element 15 is suppressed as the amplitude of the envelope signal is larger.
- the gain of the amplification element 15 is reduced.
- the amplitude of the envelope signal is detected using the three-stage detection circuit 41 including one detection diode 42 and two PN junction diodes 43 and 44.
- the detection sensitivity is enhanced and the bias current supplied to the amplification element 15 can be controlled with high accuracy, compared to the first embodiment.
- the detection anti-parallel diode pair 21 in the second embodiment is described.
- the amplitude of the envelope signal may be detected using a three-stage detection circuit consisting of one detection anti-parallel diode pair 21 and two PN junction diodes 43 and 44.
- the amplitude of the envelope signal is detected using a three-stage detection circuit comprising one detection diode 31 and two PN junction diodes 43 and 44 instead of the detection diode 31 in the sixth embodiment. You may do so.
- Eighth Embodiment 12 is a block diagram showing a high frequency amplifier according to an eighth embodiment of the present invention.
- the variable resistor 51 is connected in series to the detection diode 4 and is a resistor that adjusts the voltage applied to the detection diode 4.
- the variable resistor 51 may be connected in parallel with the detection diode 4.
- the detection diode 4 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1, and detects the amplitude of the envelope signal.
- the variable resistor 51 since the variable resistor 51 is connected in series to the detection diode 4, the voltage applied to the detection diode 4 is adjusted by adjusting the resistance value of the variable resistor 51, The bias conditions of the detection diode 4 can be adjusted. By adjusting the bias condition of the detection diode 4, the detection current flowing through the detection diode 4 can be adjusted, so that the bias current supplied to the amplification element 15 can be adjusted.
- variable resistor 51 is connected in series or in parallel with the detection diode 4 in the first embodiment, the detection anti-parallel diode pair 21 in the second embodiment and The variable resistors 51 may be connected in series or in parallel. Further, the variable resistor 51 may be connected in series or in parallel with the detection diode 31 in the sixth embodiment and the detection circuit 41 in the seventh embodiment.
- FIG. 13 is a block diagram showing a high frequency amplifier according to a ninth embodiment of the present invention.
- the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will be omitted.
- the capacitor 52 is connected in parallel with the detection diode 4 in order to increase the sensitivity of the detection diode 4.
- the detection diode 4 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1, and detects the amplitude of the envelope signal.
- the capacitor 52 since the capacitor 52 is connected in parallel to the detection diode 4, the impedance of the detection diode 4 is fixed by the capacitor 52, and the sensitivity of the detection diode 4 can be increased.
- the capacitor 52 is connected in parallel to the detection diode 4 in the first embodiment.
- the capacitor 52 includes the detection anti-parallel diode pair 21 in the second embodiment. It may be connected in parallel.
- capacitor 52 may be connected in parallel with detection diode 31 in the sixth embodiment or detection circuit 41 in the seventh embodiment.
- Embodiment 10 14 is a block diagram showing a high frequency amplifier according to a tenth embodiment of the present invention.
- the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and a description thereof will be omitted.
- One end of the resistor 53 is connected to the emitter terminal of the PN junction diode 9 (diode) and the other end is connected to the ground, and one end of the resistor 53 is connected to the emitter terminal of the NPN bipolar transistor 11 (transistor) It has a resistance value equal to that of the emitter grounding resistor 12 (second resistor).
- the PN junction diode 10 in the first embodiment is replaced with a resistor 53 so that the resistor 53 has a resistance value equal to that of the emitter grounding resistor 12.
- the resistor 53 is used instead of the PN junction diode 10
- the current supplied to the NPN bipolar transistor 11 is not excessively reduced near the saturation of the amplification element 15. Specifically, it is as follows.
- the PN junction diode 10 in the first embodiment is replaced with the resistor 53.
- the PN junction diode 10 in the second and sixth embodiments may be replaced with the resistor 53.
- the gain characteristic near the saturation of the amplification element 15 can be made gentle.
- FIG. 15 is a block diagram showing a high frequency amplifier according to an eleventh embodiment of the present invention.
- the base terminal of the NPN bipolar transistor 11a is connected to the anode of the detection diode 4, the collector terminal is connected to the collector power supply 8a, and the emitter terminal is connected to the base terminal of the amplification element 15.
- One end of the emitter grounding resistor 12a is connected to the emitter terminal of the NPN bipolar transistor 11a, and the other end is connected to the ground.
- the base terminal of the NPN bipolar transistor 11b is connected to the anode of the detection diode 4 and the base terminal of the NPN bipolar transistor 11a, and the collector terminal is connected to the collector power supply 8b.
- One end of the emitter grounding resistor 12b is connected to the emitter terminal of the NPN bipolar transistor 11b, and the other end is connected to the ground.
- the detection diode 4 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1, and detects the amplitude of the envelope signal. At this time, when the amplitude of the envelope signal increases, the current supplied to the NPN bipolar transistor 11a and the NPN bipolar transistor 11b decreases, and the gain of the amplification element 15 decreases.
- the bias circuit 5 has the PN junction diodes 9 and 10 mounted thereon, and the PN junction diodes 9 and 10 are biased substantially uniformly by the power supply 6.
- an NPN bipolar transistor 11b and an emitter grounding resistor 12b are mounted instead of the PN junction diodes 9 and 10 in the first embodiment, and the bias of the collector terminal of the NPN bipolar transistor 11b is separately
- the current flowing to the NPN bipolar transistor 11a can be changed by increasing or decreasing the current flowing to the NPN bipolar transistor 11b and the emitter grounding resistor 12b. As a result, it is possible to adjust the change in the gain of the amplification element 15.
- the bias circuit 5 in which the emitter follower circuit in the first embodiment is configured in two stages is shown.
- the bias in which the emitter follower circuits in the second to seventh embodiments are configured in two stages The circuit 5 may be applied.
- FIG. 16 is a block diagram showing a multistage amplifier in which any one of the high frequency amplifiers according to the first to eleventh embodiments is connected in multiple stages.
- the detection diode 4 of the high frequency amplifier 60 constituting the multistage amplifier of FIG. 16 inputs the modulation wave signal input to the high frequency amplifier 60 in the rear stage or the modulation wave signal output from the high frequency amplifier 60 in the rear stage, The envelope signal of the modulated wave signal is detected. In this case, even if a small modulation wave signal that can not be detected by the detection diode 4 in the first to eleventh embodiments is input, the envelope signal of the modulation wave signal can be detected.
- FIG. 17 is a block diagram showing a high frequency amplifier to which an analog linearizer is connected at the front stage.
- the analog linearizer 61 is installed at the front stage of the high frequency amplifier 62 and performs processing for adjusting the gain of the modulation wave signal.
- the high frequency amplifier 62 is any one of the high frequency amplifiers in the first to eleventh embodiments.
- the analog linearizer 61 when the analog linearizer 61 is installed at the front stage of the high frequency amplifier 62, the gain of the modulation wave signal is adjusted by the analog linearizer 61, so the width of the gain adjusted by the high frequency amplifier 62 is reduced. , The accuracy is improved.
- FIG. 18 is a block diagram showing a high frequency amplifier in which a multistage amplifier is connected at the front stage, in which the multistage amplifier 71 is installed at the front stage of the high frequency amplifier 72 and a plurality of amplifiers are connected in multiple stages. is there.
- the high frequency amplifier 72 is any one of the high frequency amplifiers according to the first to eleventh embodiments.
- the gain characteristic of the high frequency amplifier 72 is controlled to the inverse characteristic of the gain characteristic of the multistage amplifier 71, and the amplifying element 15 operates as an analog linearizer. .
- the amplifying element 15 of the high frequency amplifier 72 is Operate as an analog linearizer. As a result, it is possible to obtain the same effect as that of the thirteenth embodiment without newly connecting a linearizer, and to achieve an effect that miniaturization can be achieved.
- Embodiment 15 19 is a block diagram showing a high frequency amplifier according to a fifteenth embodiment of the present invention.
- the bias control circuit 81 includes a detection circuit 82, a reference voltage generation circuit 83, and a differential amplifier 84.
- the bias control circuit 81 performs processing for controlling the bias current supplied from the bias circuit 87.
- the detection circuit 82 is biased to the power supply 85, detects the envelope signal of the modulated wave signal input from the input terminal 1, and outputs the envelope signal to the differential amplifier 84.
- the detection circuit 82 constitutes a detection means.
- the reference voltage generation circuit 83 is biased to the power supply 85, generates a reference voltage, and outputs the reference voltage to the differential amplifier 84.
- the differential amplifier 84 which is a comparator, is biased to the power supply 85, compares the envelope signal detected by the detection circuit 82 with the reference voltage generated by the reference voltage generation circuit 83, and indicates the comparison result. While outputting the first control voltage, the control voltage Vout_p (second control voltage) whose characteristic is reverse to that of the control voltage Vout_m is outputted.
- the control voltage output terminal 84 a is a terminal of the differential amplifier 84 that outputs the control voltage Vout_m
- the control voltage output terminal 84 b is a terminal of the differential amplifier 84 that outputs the control voltage Vout_p.
- FIG. 19 shows an example of a high-frequency amplifier in which the bias current supplied from the bias circuit 87 to the amplification element 93 is suppressed following the amplitude of the envelope signal as the amplitude of the envelope signal increases.
- the control voltage output terminal 84a of the dynamic amplifier 84 is connected to the input terminal 87a of the bias circuit 87, the bias current supplied from the bias circuit 87 to the amplifying element 93 is increased following the amplitude of the envelope signal.
- the control voltage output terminal 84 b of the differential amplifier 84 is connected to the input terminal 87 a of the bias circuit 87.
- the bias circuit 87 is biased to a common power supply 85 with the bias control circuit 81, and when the input terminal 87a is connected to the control voltage output terminal 84a of the differential amplifier 84, the control voltage output terminal 84a of the differential amplifier 84.
- the bias current corresponding to the control voltage Vout_m output from the amplifier is supplied to the base terminal of the amplification element 93 and the input terminal 87a is connected to the control voltage output terminal 84b of the differential amplifier 84, the control of the differential amplifier 84 is performed.
- It is a circuit that supplies a bias current corresponding to the control voltage Vout_p output from the voltage output terminal 84 b to the base terminal of the amplification element 93.
- the reference current generation circuit 83, the differential amplifier 84 and the bias circuit 87 constitute a bias current supply means.
- the base terminal and the collector terminal of the PN junction diode 89 of the bias circuit 87 are short-circuited, and the base terminal and the collector terminal are connected to the input terminal 87 a and connected to the power supply 85 via the bias application resistor 88.
- the base terminal and the collector terminal of the PN junction diode 90 are short-circuited, the base terminal and the collector terminal are connected to the emitter terminal of the PN junction diode 89, and the emitter terminal is connected to the ground.
- the NPN bipolar transistor 91 has a base terminal connected to the input terminal 87a, a collector terminal connected to the collector power supply 86, and an emitter terminal connected to the base terminal of the amplifying element 93.
- One end of the emitter grounding resistor 92 is connected to the emitter terminal of the NPN bipolar transistor 91, and the other end is connected to the ground.
- the amplification element 93 is an element whose gain characteristic is controlled according to the bias current supplied from the bias circuit 87 and which amplifies the modulation wave signal input from the input terminal 1.
- the amplification element 93 constitutes an amplification means.
- FIG. 20 is a block diagram showing a bias control circuit 81 of a high frequency amplifier according to a fifteenth embodiment of the present invention.
- one end of the detection sensitivity adjustment resistor 101 of the detection circuit 82 is connected to the input matching circuit 2, and the other end is connected to the base terminal and the collector terminal of the PN junction diode 103.
- the detection sensitivity adjustment resistor 101 is provided inside the detection circuit 82, but may be provided outside the detection circuit 82.
- the base terminal and the collector terminal of the PN junction diode 103 are short-circuited, and the base terminal and the collector terminal are connected to the power supply 85 via the bias application resistance 102.
- the base terminal and the collector terminal of the PN junction diode 104 are short-circuited, the base terminal and the collector terminal are connected to the emitter terminal of the PN junction diode 103, and the emitter terminal is connected to the ground.
- One end of the detection sensitivity adjustment resistor 105 is connected to the base terminal and the collector terminal of the PN junction diode 103, and the other end is connected to the base terminal of the NPN bipolar transistor 110 of the differential amplifier 84.
- the detection sensitivity adjustment resistor 105 is provided inside the detection circuit 82, but may be provided outside the detection circuit 82.
- the base terminal and the collector terminal of the PN junction diode 107 of the reference voltage generation circuit 83 are short-circuited, and the base terminal and the collector terminal are connected to the power supply 85 via the bias application resistance 106.
- the base terminal and the collector terminal of the PN junction diode 108 are short-circuited, and the base terminal and the collector terminal are connected to the emitter terminal of the PN junction diode 107.
- the base terminal and the collector terminal are connected to the base terminal of the NPN bipolar transistor 113 of the differential amplifier 84, and the emitter terminal is connected to the ground.
- the base terminal of the NPN bipolar transistor 110 of the differential amplifier 84 is connected to the detection sensitivity adjustment resistor 105, and the collector terminal is connected to the power supply 85 through the bias application resistor 109 and to the control voltage output terminal 84b,
- the emitter terminal is connected to the emitter terminal of the NPN bipolar transistor 112 and the collector terminal of the NPN bipolar transistor 113.
- the NPN bipolar transistor 112 has a base terminal connected to the base terminal and collector terminal of the PN junction diode 107 of the reference voltage generation circuit 83, a collector terminal connected to the power supply 85 via the bias application resistor 111, and a control voltage output terminal
- the emitter terminal is connected to the emitter terminal of the NPN bipolar transistor 110 and the collector terminal of the NPN bipolar transistor 113.
- the base terminal of NPN bipolar transistor 113 is connected to the base terminal and collector terminal of PN junction diode 108 of reference voltage generation circuit 83, and the collector terminal is connected to the emitter terminal of NPN bipolar transistor 110 and the emitter terminal of NPN bipolar transistor 112, The emitter terminal is connected to the ground.
- the detection circuit 82, the reference voltage generation circuit 83, the differential amplifier 84 and the bias circuit 87 are biased from the common power supply 85.
- the amplification element 93 amplifies the modulation wave signal and outputs the amplified modulation wave signal.
- the detection circuit 82 of the bias control circuit 81 follows the amplitude of the envelope signal of the modulated wave signal input from the input terminal 1 and detects the amplitude of the envelope signal.
- the detection circuit 82 When detecting the amplitude of the envelope signal, the detection circuit 82 applies a bias voltage according to the amplitude of the envelope signal to the base terminal of the NPN bipolar transistor 110 of the differential amplifier 84 through the detection sensitivity adjustment resistor 105. Note that when the amplitude of the envelope signal increases, a detection current flowing through the PN junction diode 103 and the PN junction diode 104 is generated, and the detection current is generated, whereby the voltages of the base terminal and the collector terminal of the PN junction diode 103 (envelopenvelope The bias voltage corresponding to the amplitude of the signal is reduced.
- Reference voltage generation circuit 83 receives a bias from power supply 85 to always generate a constant bias voltage (reference voltage) regardless of the amplitude of the envelope signal, and the bias voltage is used as an NPN bipolar transistor 112 of differential amplifier 84. Applied to the base terminal of the
- the differential amplifier 84 compares the bias voltage applied from the detection circuit 82 with the bias voltage applied from the reference voltage generation circuit 83, and outputs a control voltage Vout_m indicating the comparison result to the control voltage output terminal 84a.
- a control voltage Vout_p having a characteristic reverse to that of the control voltage Vout_m is output to the control voltage output terminal 84b. Specifically, it is as follows.
- the current flowing to the NPN bipolar transistor 113 of the differential amplifier 84 is the sum of the currents flowing to the NPN bipolar transistor 110 and the NPN bipolar transistor 112, and the sum of the currents is a constant amount. As shown in FIG. 21A, when the amplitude of the envelope signal increases and the voltage applied from the detection circuit 82 to the base terminal of the NPN bipolar transistor 110 decreases, the current flowing through the NPN bipolar transistor 110 decreases. The current flowing to the NPN bipolar transistor 112 is increased.
- control voltage Vout_p which is the output voltage of the control voltage output terminal 84b connected to the collector terminal of the NPN bipolar transistor 110, increases as shown in FIG. 21B, and is connected to the collector terminal of the NPN bipolar transistor 112.
- the control voltage Vout_m which is the output voltage of the control voltage output terminal 84a being reduced is reduced as shown in FIG. 21 (b). That is, when the amplitude of the envelope signal increases, the control voltage Vout_p which is the output voltage of the control voltage output terminal 84b acts to increase, and the control voltage Vout_m which is the output voltage of the control voltage output terminal 84a acts to decrease.
- the input terminal 87a of the bias circuit 87 is connected to the control voltage output terminal 84a or the control voltage output terminal 84b of the differential amplifier 84 (in the example of FIG. 19, connected to the control voltage output terminal 84a), the control voltage A bias current corresponding to the control voltage Vout_m or the control voltage Vout_p output from the output terminal 84 a or the control voltage output terminal 84 b is supplied to the base terminal of the amplification element 93. That is, when the input terminal 87a is connected to the control voltage output terminal 84a of the differential amplifier 84, the NPN bipolar transistor 91 of the bias circuit 87 increases the amplitude of the envelope signal, thereby increasing the amplitude of the envelope signal from the control voltage output terminal 84a.
- the bias current supplied to the base terminal of the amplification element 93 is reduced.
- the input terminal 87a is connected to the control voltage output terminal 84b of the differential amplifier 84
- the control voltage Vout_p output from the control voltage output terminal 84b is increased by the increase of the amplitude of the envelope signal
- the bias current supplied to the base terminal of the amplifying element 93 acts to increase. Specifically, it is as follows.
- the bias current is increased or decreased according to the amplitude of the envelope signal of the modulation wave signal input from the input terminal 1 and supplied to the base terminal of the amplification element 93 from the bias circuit 87 as the amplitude of the envelope signal is larger.
- the bias current is suppressed.
- the gain Gain_m of the amplification element 93 decreases.
- the bias current is increased or decreased according to the amplitude of the envelope signal of the modulation wave signal input from the input terminal 1 and supplied to the base terminal of the amplification element 93 from the bias circuit 87 as the amplitude of the envelope signal is larger.
- the bias current is increased.
- the gain Gain_p of the amplification element 93 is increased.
- the reference voltage generation circuit 83 generating the reference voltage, the reference voltage generated by the reference voltage generation circuit 83 and the envelope signal detected by the detection circuit 82
- a differential amplifier 84 that compares and outputs a control voltage Vout_m indicating the comparison result to the control voltage output terminal 84a and outputs a control voltage Vout_p whose characteristic is opposite to that of the control voltage Vout_m to the control voltage output terminal 84b
- Either the control voltage output terminal 84a or the control voltage output terminal 84b of the differential amplifier 84 is connected to the input terminal 87a, and a bias current according to the control voltage Vout_m or the control voltage Vout_p is supplied to the base terminal of the amplification element 93.
- a bias circuit 87 is provided to increase the amplitude of the envelope signal. Since the bias current supplied from the bias circuit 87 to the amplification element 93 is suppressed or increased following the amplitude of the rope signal, the power supply for the detection circuit and the DC element capacitance are unnecessary, and the crest is high. Even when a modulation wave signal having a factor is input, it is possible to prevent the deterioration of the distortion characteristic due to the decrease of the gain near the saturation.
- Sixteenth Embodiment 22 is a block diagram showing a high frequency amplifier according to Embodiment 16 of the present invention.
- the high-frequency amplifier in which the amplification element 93 has a single-stage configuration is shown.
- a plurality of amplification elements 93 may be connected in multiple stages.
- N amplification elements 93 are connected in multiple stages, and the first stage amplification element 93 is shown to be supplied with a bias current from the bias circuit 87.
- the element 93 may be any element to which a bias current is supplied from the bias circuit 87.
- the gain characteristic of the amplification element 93 to which the bias current is supplied from the bias circuit 87 is controlled to the inverse characteristic of the gain characteristic of the multistage amplifier, and the amplification element 93 operates as an analog linearizer.
- the bias current of the amplification element 93 to which the bias current is not supplied from the bias circuit 87 is not particularly limited, and although not shown, some bias current is supplied.
- FIG. 23 is a block diagram showing a high frequency amplifier according to a seventeenth embodiment of the present invention.
- the amplification element 93 at any stage receives the bias current supplied from the bias circuit 87, but the modulation wave detected by the detection circuit 82
- the signal may be a modulation wave signal input to or output from the amplification element 93 of any stage. That is, the detection circuit 82 detects the envelope signal of the modulation wave signal input to the amplification element 93 of any stage or the modulation wave signal output from the amplification element 93 of any stage.
- FIG. 23 shows an example in which the detection circuit 82 detects the envelope signal of the modulated wave signal output from the first stage amplifying element 93. Further, FIG. 23 shows an example in which the third stage amplifying element 93 is supplied with a bias current from the bias circuit 87. Also in the seventeenth embodiment, the amplifying element 93 in any stage is biased. Any circuit may be used as long as a bias current is supplied from the circuit 87.
- Embodiment 24 is a block diagram showing a high frequency amplifier according to Embodiment 18 of the present invention.
- the amplification element 93 at any stage receives the bias current supplied from the bias circuit 87, but the modulation wave detected by the detection circuit 82
- the signal may be a modulation wave signal input to or output from the amplification element 93 of any stage. That is, the detection circuit 82 detects the envelope signal of the modulation wave signal input to the amplification element 93 of any stage or the modulation wave signal output from the amplification element 93 of any stage.
- FIG. 24 shows an example in which the detection circuit 82 detects the envelope signal of the modulated wave signal output from the first stage amplifying element 93.
- the input terminal 87a of the bias circuit 87 is connected to the control voltage output terminal 84a of the differential amplifier 84.
- two bias circuits 87 are mounted.
- the input terminal 87a of one bias circuit 87 is connected to the control voltage output terminal 84a of the differential amplifier 84, and a bias current is applied to the base terminal of the second stage amplification element 93 (the amplification element of the previous stage).
- Supply and the input terminal 87a of the other bias circuit 87 is connected to the control voltage output terminal 84b of the differential amplifier 84 to supply a bias current to, for example, the base terminal of the third stage amplifier 93 (a second stage amplifier). You may do it.
- the bias current supplied to the base terminal of the second stage amplifying element 93 is suppressed following the amplitude of the envelope signal, and the second stage amplifying element 93
- the gain is reduced and the bias current supplied to the base terminal of the third stage amplifying element 93 is increased to increase the gain of the third stage amplifying element 93.
- the high frequency amplifier according to the present invention is required to follow the modulation speed of the modulation wave, and even if a modulation wave signal having a high crest factor is input, distortion due to a decrease in gain near saturation. It is suitable for what needs to prevent the deterioration of the characteristics.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
Description
広範囲の出力レベルで高効率化する手法として、高周波増幅器に供給されるバイアスを入力レベル又は出力レベルに応じて制御する手法がある。
しかしながら、高効率化するには、高周波増幅器に供給されるバイアスを線形性が高いA級動作から効率が高いB級又はAB級動作にする必要がある一方、低歪み化するには、高周波増幅器に供給されるバイアスを効率が高いB級又はAB級動作から線形性が高いA級動作にする必要があり、高効率化する手法と低歪み化する手法は相反する。
しかし、直交周波数多重変調方式によるOFDM変調波は、クレストファクタ(波形のピーク値と実効値の比)が大きいという欠点がある。
そのため、このようなマイクロ波信号を増幅する場合、増幅器の実動作時における平均電力と飽和電力の差として与えられるバックオフを十分大きな状態で動作させないと波形のピーク値がなまり、信号歪みを発生させてしまうことがある。
図25は利得特性が上ぞる特性をもつ高周波増幅器において、高効率化と低歪み化を実現している例を示すものである。
図25において、入力端子201は高周波信号を入力する端子であり、検波回路202は入力端子201から入力された高周波信号の振幅を検波する回路である。
検波回路202は直流阻止容量202a、NPNバイポーラトランジスタ202b、バイアス印加抵抗202c及び電源202dから構成されている。
バイアス回路203は定電流源203a、電源203b、バイアス印加抵抗203c及びNPNバイポーラトランジスタ203d,203eから構成されている。
増幅素子205はバイアス回路203から供給されるバイアス電流にしたがって利得特性が制御されて、入力端子201から入力された高周波信号を増幅する素子である。
出力端子206は増幅素子205により増幅された高周波信号を出力する端子である。
増幅素子205は、入力端子201から高周波信号が入力されると、その高周波信号を増幅し、増幅後の高周波信号を出力端子206に出力する。
この際、検波回路202は、入力端子201から入力された高周波信号の振幅を検波する。
即ち、検波回路202のNPNバイポーラトランジスタ202bは、電源202dからバイアス印加抵抗202cを介してベース電圧が供給されることにより動作し、入力端子201から高周波信号が入力されると、その高周波信号の振幅に応じたコレクタ電流(高周波信号の振幅が大きいほど、大きなコレクタ電流)をバイアス回路203に出力する。
即ち、バイアス回路203は、高周波信号の振幅が大きくなり、検波回路202から出力されるコレクタ電流が大きくなると、増幅素子205のベース端子に供給するバイアス電流を減少させるようにする。
また、検波回路202に電源202dを実装する必要があり、新たに消費電力が発生して効率が減少する課題があった。
また、入力端子201から高いクレストファクタを持つ変調波信号が入力された場合、飽和付近の利得が減少するため、歪み特性が悪化する課題もあった。
実施の形態1.
図1はこの発明の実施の形態1による高周波増幅器を示す構成図であり、図において、入力端子1は高周波信号である変調波信号を入力する端子であり、入力整合回路2は入力側のインピーダンス整合を図る回路である。
検波感度調整用抵抗3は一端が入力整合回路2の出力側と接続されている抵抗である。
検波用ダイオード4はアノードがバイアス印加抵抗7を介してバイアス回路5の電源6と接続され、カソードが検波感度調整用抵抗3と接続されており、入力端子1から入力された変調波信号のエンベロープ信号を検波する素子である。なお、検波用ダイオード4は検波手段を構成している。
図1では、検波用ダイオード4を用いている例を示しているが、検波用ダイオード4の代わりに、ベース端子とコレクタ端子が短絡されているPN接合ダイオードを用いてもよい。
バイアス回路5のPN接合ダイオード9はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子が検波用ダイオード4のアノードと接続され、また、バイアス印加抵抗7を介して電源6と接続されている。
PN接合ダイオード10はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子がPN接合ダイオード9のエミッタ端子と接続され、エミッタ端子がグランドと接続されている。
エミッタ接地用抵抗12は一端がNPNバイポーラトランジスタ11のエミッタ端子と接続され、他端がグランドと接続されている。
DCフィード用抵抗14はRFフィード用容量13と並列に接続されている抵抗である。
増幅素子15はバイアス回路5から供給されるバイアス電流にしたがって利得特性が制御されて、入力端子1から入力された変調波信号を増幅する素子である。なお、増幅素子15は増幅手段を構成している。
出力整合回路16は出力側のインピーダンス整合を図る回路であり、出力端子17は増幅素子15により増幅された変調波信号を出力する端子である。
増幅素子15は、入力端子1から高周波信号である変調波信号が入力されると、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、検波用ダイオード4は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
具体的には、以下の通りである。
このため、入力端子1から変調波信号が入力されると、検波用ダイオード4には、変調波信号のエンベロープ信号の振幅に応じた検波電流が流れる。
この検波電流は、検波感度調整用抵抗3、DCフィード用抵抗14及び増幅素子15を介して流れ、エンベロープ信号の振幅が大きくなるほど、電流値が大きくなる。
即ち、バイアス回路5のNPNバイポーラトランジスタ11は、エンベロープ信号の振幅が大きくなり、検波用ダイオード4に流れる検波電流が大きくなると、増幅素子15のベース端子に供給するバイアス電流が減少するように作用する。
具体的には、以下の通りである。
これにより、入力された変調波信号のエンベロープ信号の振幅に応じてバイアス電流が制御され、そのエンベロープ信号の振幅が大きいほど、バイアス回路5から増幅素子15に供給される電流が抑制される。その結果として、増幅素子15の利得が減少する。
図2において、実線は本発明を用いる前の歪み特性Dbと利得特性Gbを示し、破線は本発明を用いたときの歪み特性Daと利得特性Gaを示している。
図2からも明らかなように、本発明を用いる前の利得特性Gbは上ぞる特性を持っており、歪み特性Dbは出力が低い領域で規定の歪みを満足していない。
これに対して、本発明を用いたときの利得特性Gaは上ぞる特性を抑えることができている。
また、歪み特性Daは、出力が低い領域でも規定の歪みを満足することができている。
なお、本発明を用いることで、最大動作点を下げていない。
この場合、検波用ダイオード4のオフセット電流が流れなくなるため、DCフィード用抵抗14が接続されている場合よりも、動作する入力電力レベルが大きくなる。
上記のように、DCフィード用抵抗14を取り外すことで、部品点数を減らすことができる。
図4はこの発明の実施の形態2による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
検波用アンチパラレルダイオード対21は入力端子1から入力された変調波信号のエンベロープ信号を検波する素子である。なお、検波用アンチパラレルダイオード対21は検波手段を構成している。
検波用アンチパラレルダイオード22はアノードがバイアス印加抵抗7を介してバイアス回路5の電源6と接続され、カソードが検波感度調整用抵抗3と接続されている。
検波用アンチパラレルダイオード23は検波用アンチパラレルダイオード22と向きが異なっており、カソードがバイアス印加抵抗7を介してバイアス回路5の電源6と接続され、アノードが検波感度調整用抵抗3と接続されている。
図4では、検波用アンチパラレルダイオード22,23を用いている例を示しているが、検波用アンチパラレルダイオード22,23の代わりに、ベース端子とコレクタ端子が短絡されているPN接合ダイオードを用いてもよい。
増幅素子15は、入力端子1から変調波信号が入力されると、上記実施の形態1と同様に、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、検波用アンチパラレルダイオード対21は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
具体的には、以下の通りである。
このため、入力端子1から変調波信号が入力されると、検波用アンチパラレルダイオード対21の検波用アンチパラレルダイオード22には、変調波信号のエンベロープ信号の振幅に応じた検波電流が流れる。
この検波電流は、検波感度調整用抵抗3、DCフィード用抵抗14及び増幅素子15を介して流れ、エンベロープ信号の振幅が大きくなるほど、電流値が大きくなる。
ただし、エンベロープ信号の振幅が更に大きくなると、検波用アンチパラレルダイオード23にも検波電流が流れるようになるため(検波用アンチパラレルダイオード22に流れる検波電流と逆向きの検波電流)、検波用アンチパラレルダイオード対21から検波感度調整用抵抗3に向けて流れる検波電流は減少する。
即ち、バイアス回路5のNPNバイポーラトランジスタ11は、エンベロープ信号の振幅が大きくなり、検波用アンチパラレルダイオード対21に流れる検波電流が大きくなると、増幅素子15のベース端子に供給するバイアス電流が減少するように作用する。また、エンベロープ信号の振幅が更に大きくなって、検波用アンチパラレルダイオード23にも検波電流が流れるようになると、増幅素子15のベース端子に供給するバイアス電流が増加するように作用する。
具体的には、以下の通りである。
図5において、実線は本発明を用いる前の歪み特性Dbと利得特性Gbを示し、破線は本発明を用いたときの歪み特性Daと利得特性Gaを示している。
図5からも明らかなように、本発明を用いる前の利得特性Gbは上ぞる特性を持っており、歪み特性Dbは出力が低い領域で規定の歪みを満足していない。
これに対して、本発明を用いたときの利得特性Gaは上ぞる特性を抑えることができている。
また、歪み特性Daは、出力が低い領域でも規定の歪みを満足することができている。
なお、本発明を用いることで、最大動作点を上げることができる。
図6はこの発明の実施の形態3による高周波増幅器を示す構成図であり、図において、図4と同一符号は同一または相当部分を示すので説明を省略する。
検波感度調整用抵抗3aは一端が入力整合回路2の出力側と接続され、他端が検波用アンチパラレルダイオード対21を構成している検波用アンチパラレルダイオード22のカソード(入力端)と接続されている抵抗である。
検波感度調整用抵抗3bは一端が入力整合回路2の出力側と接続され、他端が検波用アンチパラレルダイオード対21を構成している検波用アンチパラレルダイオード23のアノード(入力端)と接続されている抵抗である。
図6では、検波用アンチパラレルダイオード22,23を用いている例を示しているが、検波用アンチパラレルダイオード22,23の代わりに、ベース端子とコレクタ端子が短絡されているPN接合ダイオードを用いてもよい。
増幅素子15は、入力端子1から変調波信号が入力されると、上記実施の形態1と同様に、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、入力端子1から入力された変調波信号は、検波感度調整用抵抗3a,3bを介して検波用アンチパラレルダイオード22,23にそれぞれ入力される。
これにより、検波用アンチパラレルダイオード対21は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
例えば、検波感度調整用抵抗3bの抵抗値が検波感度調整用抵抗3aの抵抗値より大きい場合(検波感度調整用抵抗3b>検波感度調整用抵抗3a=検波感度調整用抵抗3)、上記実施の形態2と比べて、検波用アンチパラレルダイオード23に対する入力信号が大きくならないと、検波用アンチパラレルダイオード23が動作しなくなる。
したがって、検波用アンチパラレルダイオード23の動作点の入力レベルが大きくなり、増幅素子15に供給されるバイアス電流が減少から増加に転じる変調波信号の入力レベルが大きくなる。
したがって、検波用アンチパラレルダイオード23の動作点の入力レベルが小さくなり、増幅素子15に供給されるバイアス電流が減少から増加に転じる変調波信号の入力レベルが小さくなる。
したがって、検波感度調整用抵抗3a,3bの抵抗値を適宜変更することで、増幅素子15の利得特性を調整することができる。
図7はこの発明の実施の形態4による高周波増幅器を示す構成図であり、図において、図6と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態3では、検波用アンチパラレルダイオード22のアノードと、検波用アンチパラレルダイオード23のカソードとの接続先が同一であるものについて示したが、接続先が異なっていてもよい。
即ち、この実施の形態4では、検波用アンチパラレルダイオード22のアノードについては、上記実施の形態3と同様に、バイアス印加抵抗7やPN接合ダイオード9のベース端子等と接続するが、検波用アンチパラレルダイオード23のカソードについては、PN接合ダイオード9のエミッタ端子とPN接合ダイオード10のコレクタ端子に接続するようにする。
上記実施の形態3では、検波用アンチパラレルダイオード22と同じ電圧が逆方向に検波用アンチパラレルダイオード23に印加されるのに対して、この実施の形態4では、PN接合ダイオード9を介して逆方向に検波用アンチパラレルダイオード23に印加されるので、上記実施の形態3よりも、入力レベルが小さい変調波信号で、検波用アンチパラレルダイオード23が動作することになる。
したがって、検波用アンチパラレルダイオード23の動作点の入力レベルが小さくなり、増幅素子15に供給されるバイアス電流が減少から増加に転じる変調波信号の入力レベルが小さくなる。
図8はこの発明の実施の形態5による高周波増幅器を示す構成図であり、図において、図7と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態4では、検波用アンチパラレルダイオード23のカソードが、PN接合ダイオード9のエミッタ端子とPN接合ダイオード10のコレクタ端子に接続されているものについて示したが、検波用アンチパラレルダイオード23のカソードが、NPNバイポーラトランジスタ11のエミッタ端子とエミッタ接地用抵抗12に接続されていてもよい。
この実施の形態5の場合も、上記実施の形態4と同様に、検波用アンチパラレルダイオード23の動作点の入力レベルが小さくなり、増幅素子15に供給されるバイアス電流が減少から増加に転じる変調波信号の入力レベルが小さくなる。
図9はこの発明の実施の形態6による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
検波用ダイオード31はカソードがPN接合ダイオード9及びバイアス印加抵抗7を介してバイアス回路5の電源6と接続され、アノードが検波感度調整用抵抗3と接続されており、入力端子1から入力された変調波信号のエンベロープ信号を検波する素子である。なお、検波用ダイオード31は検波手段を構成している。
図9では、検波用ダイオード31を用いている例を示しているが、検波用ダイオード31の代わりに、ベース端子とコレクタ端子が短絡されているPN接合ダイオードを用いてもよい。
RFフィード用容量兼DC阻止容量33は一端が入力整合回路2の出力側と接続され、他端が増幅素子15のベース端子と接続されている容量である。
増幅素子15は、入力端子1から変調波信号が入力されると、上記実施の形態1と同様に、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、検波用ダイオード31は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
具体的には、以下の通りである。
このため、入力端子1から変調波信号が入力されると、検波用ダイオード31には、変調波信号のエンベロープ信号の振幅に応じた検波電流が流れる。
この検波電流は、DCフィード用インダクタ32を介して流れ、エンベロープ信号の振幅が大きくなるほど、電流値が大きくなる。
即ち、バイアス回路5のNPNバイポーラトランジスタ11は、エンベロープ信号の振幅が大きくなり、検波用ダイオード31に流れる検波電流が大きくなると、増幅素子15のベース端子に供給するバイアス電流が増加するように作用する。
具体的には、以下の通りである。
これにより、入力された変調波信号のエンベロープ信号の振幅に応じてバイアス電流が制御され、そのエンベロープ信号の振幅が大きいほど、バイアス回路5から増幅素子15に供給される電流が増加される。その結果として、増幅素子15の利得が増加する。
図10において、実線は本発明を用いる前の歪み特性Dbと利得特性Gbを示し、破線は本発明を用いたときの歪み特性Daと利得特性Gaを示している。
図10からも明らかなように、本発明を用いる前の利得特性Gbは下がる特性を持っており、歪み特性Dbは出力が高い領域で規定の歪みを満足していない。
これに対して、本発明を用いたときの利得特性Gaは下がる特性を抑えることができている。
また、歪み特性Daは、出力が高い領域でも規定の歪みを満足することができている。
なお、本発明を用いることで、最大動作点を上げている。
図11はこの発明の実施の形態7による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
検波回路41は1つの検波用ダイオード42と2つのPN接合ダイオード43,44からなる三段構成の検波手段であり、入力端子1から入力された変調波信号のエンベロープ信号を検波する。
検波用ダイオード42はアノードがPN接合ダイオード43及びバイアス印加抵抗7を介してバイアス回路5の電源6と接続され、カソードが検波感度調整用抵抗3と接続されており、入力端子1から入力された変調波信号のエンベロープ信号を検波する素子である。
図11では、検波用ダイオード42を用いている例を示しているが、検波用ダイオード42の代わりに、ベース端子とコレクタ端子が短絡されているPN接合ダイオードを用いてもよい。
PN接合ダイオード44はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子がPN接合ダイオード43のエミッタ端子と接続され、エミッタ端子がグランドと接続されている。
増幅素子15は、入力端子1から変調波信号が入力されると、上記実施の形態1と同様に、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、三段の検波回路41は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
具体的には、以下の通りである。
このため、入力端子1から変調波信号が入力されると、検波回路41の検波用ダイオード42には、変調波信号のエンベロープ信号の振幅に応じた検波電流が流れる。
この検波電流は、検波感度調整用抵抗3、DCフィード用抵抗14及び増幅素子15を介して流れ、エンベロープ信号の振幅が大きくなるほど、電流値が大きくなる。
即ち、バイアス回路5のNPNバイポーラトランジスタ11は、エンベロープ信号の振幅が大きくなり、検波回路41の検波用ダイオード42に流れる検波電流が大きくなると、増幅素子15のベース端子に供給するバイアス電流が減少するように作用する。
具体的には、以下の通りである。
これにより、入力された変調波信号のエンベロープ信号の振幅に応じてバイアス電流が制御され、そのエンベロープ信号の振幅が大きいほど、バイアス回路5から増幅素子15に供給される電流が抑制される。その結果として、増幅素子15の利得が減少する。
また、上記実施の形態6における検波用ダイオード31の代わりに、1つの検波用ダイオード31と2つのPN接合ダイオード43,44からなる三段構成の検波回路を用いて、エンベロープ信号の振幅を検波するようにしてもよい。
図12はこの発明の実施の形態8による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
可変抵抗51は検波用ダイオード4と直列に接続され、検波用ダイオード4に印加される電圧を調整する抵抗である。
図12の例では、可変抵抗51が検波用ダイオード4と直列に接続されているものを示しているが、可変抵抗51が検波用ダイオード4と並列に接続されていてもよい。
検波用ダイオード4は、上記実施の形態1と同様に、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
この実施の形態8では、可変抵抗51が検波用ダイオード4と直列に接続されているので、可変抵抗51の抵抗値を調整することにより、検波用ダイオード4に印加される電圧を調整して、検波用ダイオード4のバイアス条件を調整することができる。
検波用ダイオード4のバイアス条件を調整することで、検波用ダイオード4に流れる検波電流を調整することができるため、増幅素子15に供給するバイアス電流を調整することが可能になる。
また、上記実施の形態6における検波用ダイオード31や、上記実施の形態7における検波回路41と直列又は並列に可変抵抗51が接続されていてもよい。
図13はこの発明の実施の形態9による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
キャパシタ52は検波用ダイオード4の感度を上げるために、検波用ダイオード4と並列に接続されている。
検波用ダイオード4は、上記実施の形態1と同様に、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
この実施の形態9では、キャパシタ52が検波用ダイオード4と並列に接続されているので、キャパシタ52により検波用ダイオード4のインピーダンスが固定され、検波用ダイオード4の感度を上げることができる。
また、キャパシタ52が上記実施の形態6における検波用ダイオード31や、上記実施の形態7における検波回路41と並列に接続されていてもよい。
図14はこの発明の実施の形態10による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
抵抗53は一端がPN接合ダイオード9(ダイオード)のエミッタ端子と接続され、他端がグランドと接続されており、抵抗53は、一端がNPNバイポーラトランジスタ11(トランジスタ)のエミッタ端子と接続されているエミッタ接地用抵抗12(第2の抵抗)と同等の抵抗値を有している。
このように、PN接合ダイオード10の代わりに抵抗53を用いると、増幅素子15の飽和付近で、NPNバイポーラトランジスタ11に供給する電流を過剰に減らすことがなくなるようになる。
具体的には、以下の通りである。
このとき、PN接合ダイオード10に流れる電流は指数関数で変化するため、増幅素子15の飽和付近で、NPNバイポーラトランジスタ11に供給される電流が大きく減り、増幅素子15の利得が大きく減少する。
これに対して、この実施の形態10では、PN接合ダイオード10の代わりの抵抗53に流れる電流が線形に増加するので、安定した利得の減少を得ることができる。
図15はこの発明の実施の形態11による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
NPNバイポーラトランジスタ11aはベース端子が検波用ダイオード4のアノードと接続され、コレクタ端子がコレクタ用電源8aと接続され、エミッタ端子が増幅素子15のベース端子と接続されている。
エミッタ接地用抵抗12aは一端がNPNバイポーラトランジスタ11aのエミッタ端子と接続され、他端がグランドと接続されている。
NPNバイポーラトランジスタ11bはベース端子が検波用ダイオード4のアノードとNPNバイポーラトランジスタ11aのベース端子等に接続され、コレクタ端子がコレクタ用電源8bと接続されている。
エミッタ接地用抵抗12bは一端がNPNバイポーラトランジスタ11bのエミッタ端子と接続され、他端がグランドと接続されている。
この実施の形態11では、バイアス回路5を構成するエミッタフォロア回路を2段構成にしている例を説明する。
検波用ダイオード4は、上記実施の形態1と同様に、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
このとき、そのエンベロープ信号の振幅が大きくなると、NPNバイポーラトランジスタ11aとNPNバイポーラトランジスタ11bに供給される電流が減り、増幅素子15の利得が減少する。
この実施の形態11では、上記実施の形態1におけるPN接合ダイオード9,10の代わりに、NPNバイポーラトランジスタ11bとエミッタ接地用抵抗12bを実装しており、NPNバイポーラトランジスタ11bのコレクタ端子のバイアスを別にかけることで、NPNバイポーラトランジスタ11bとエミッタ接地用抵抗12bに流れる電流を大きく、もしくは、小さくすれば、NPNバイポーラトランジスタ11aに流れる電流を変更することができる。その結果として、増幅素子15の利得の変化を調整することができる。
図16は上記実施の形態1~11における何れかの高周波増幅器が複数個多段に接続されている多段増幅器を示す構成図である。
図16の多段増幅器を構成している高周波増幅器60の検波用ダイオード4は、後段の高周波増幅器60に入力される変調波信号又は後段の高周波増幅器60から出力される変調波信号を入力して、その変調波信号のエンベロープ信号を検波するようにしている。
この場合、上記実施の形態1~11における検波用ダイオード4では検波することができないような小さい変調波信号が入力されても、その変調波信号のエンベロープ信号を検波することができる。
図17は前段にアナログリニアライザが接続されている高周波増幅器を示す構成図であり、図において、アナログリニアライザ61は高周波増幅器62の前段に設置され、変調波信号の利得を調整する処理を実施する。
高周波増幅器62は上記実施の形態1~11における何れかの高周波増幅器である。
図18は前段に多段増幅器が接続されている高周波増幅器を示す構成図であり、図において、多段増幅器71は高周波増幅器72の前段に設置され、複数個の増幅器が多段に接続されているものである。
高周波増幅器72は上記実施の形態1~11における何れかの高周波増幅器であり、高周波増幅器72の利得特性が多段増幅器71の利得特性の逆特性に制御されて、増幅素子15がアナログリニアライザとして動作する。
これにより、新たにリニアライザを接続することがなく、上記実施の形態13と同様の効果を奏することができるとともに、小形化を図ることができる効果を奏する。
図19はこの発明の実施の形態15による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
バイアス制御回路81は検波回路82、基準電圧発生回路83及び差動増幅器84から構成されており、バイアス回路87から供給されるバイアス電流を制御する処理を実施する。
検波回路82は電源85にバイアスされており、入力端子1から入力された変調波信号のエンベロープ信号を検波して、そのエンベロープ信号を差動増幅器84に出力する回路である。なお、検波回路82は検波手段を構成している。
コンパレータである差動増幅器84は電源85にバイアスされており、検波回路82により検波されたエンベロープ信号と基準電圧発生回路83により発生された基準電圧を比較し、その比較結果を示す制御電圧Vout_m(第1の制御電圧)を出力するとともに、その制御電圧Vout_mと特性が逆特性である制御電圧Vout_p(第2の制御電圧)を出力する。
制御電圧出力端子84aは制御電圧Vout_mを出力する差動増幅器84の端子であり、制御電圧出力端子84bは制御電圧Vout_pを出力する差動増幅器84の端子である。
なお、基準電圧発生回路83、差動増幅器84及びバイアス回路87からバイアス電流供給手段が構成されている。
PN接合ダイオード90はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子がPN接合ダイオード89のエミッタ端子と接続され、エミッタ端子がグランドと接続されている。
NPNバイポーラトランジスタ91はベース端子が入力端子87aと接続され、コレクタ端子がコレクタ用電源86と接続され、エミッタ端子が増幅素子93のベース端子と接続されている。
エミッタ接地用抵抗92は一端がNPNバイポーラトランジスタ91のエミッタ端子と接続され、他端がグランドと接続されている。
図において、検波回路82の検波感度調整用抵抗101は一端が入力整合回路2と接続され、他端がPN接合ダイオード103のベース端子及びコレクタ端子と接続されている。
図20の例では、検波感度調整用抵抗101が検波回路82の内部に設けられているが、検波回路82の外部に設けられていてもよい。
PN接合ダイオード104はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子がPN接合ダイオード103のエミッタ端子と接続され、エミッタ端子がグランドと接続されている。
検波感度調整用抵抗105は一端がPN接合ダイオード103のベース端子及びコレクタ端子と接続され、他端が差動増幅器84のNPNバイポーラトランジスタ110のベース端子と接続されている。
図20の例では、検波感度調整用抵抗105が検波回路82の内部に設けられているが、検波回路82の外部に設けられていてもよい。
PN接合ダイオード108はベース端子とコレクタ端子が短絡されており、ベース端子とコレクタ端子がPN接合ダイオード107のエミッタ端子と接続されている。また、ベース端子とコレクタ端子が差動増幅器84のNPNバイポーラトランジスタ113のベース端子と接続され、エミッタ端子がグランドと接続されている。
NPNバイポーラトランジスタ112はベース端子が基準電圧発生回路83のPN接合ダイオード107のベース端子及びコレクタ端子と接続され、コレクタ端子がバイアス印加抵抗111を介して電源85と接続されるとともに、制御電圧出力端子84aと接続され、エミッタ端子がNPNバイポーラトランジスタ110のエミッタ端子及びNPNバイポーラトランジスタ113のコレクタ端子と接続されている。
NPNバイポーラトランジスタ113はベース端子が基準電圧発生回路83のPN接合ダイオード108のベース端子及びコレクタ端子と接続され、コレクタ端子がNPNバイポーラトランジスタ110のエミッタ端子及びNPNバイポーラトランジスタ112のエミッタ端子と接続され、エミッタ端子がグランドと接続されている。
検波回路82、基準電圧発生回路83、差動増幅器84及びバイアス回路87は、共通の電源85からバイアスを受けている。
増幅素子93は、入力端子1から高周波信号である変調波信号が入力されると、その変調波信号を増幅し、増幅後の変調波信号を出力する。
この際、バイアス制御回路81の検波回路82は、入力端子1から入力された変調波信号のエンベロープ信号の振幅に追従し、そのエンベロープ信号の振幅を検波する。
なお、エンベロープ信号の振幅が大きくなると、PN接合ダイオード103及びPN接合ダイオード104を流れる検波電流が発生し、その検波電流が発生することで、PN接合ダイオード103のベース端子及びコレクタ端子の電圧(エンベロープ信号の振幅に応じたバイアス電圧)が低下する。
具体的には、以下の通りである。
図21(a)に示すように、エンベロープ信号の振幅が大きくなり、検波回路82からNPNバイポーラトランジスタ110のベース端子に印加される電圧が低下すると、NPNバイポーラトランジスタ110に流れる電流が減少するため、NPNバイポーラトランジスタ112に流れる電流が増加する。
即ち、エンベロープ信号の振幅が大きくなると、制御電圧出力端子84bの出力電圧である制御電圧Vout_pは増加するように作用し、制御電圧出力端子84aの出力電圧である制御電圧Vout_mは減少するように作用する。
即ち、バイアス回路87のNPNバイポーラトランジスタ91は、入力端子87aが差動増幅器84の制御電圧出力端子84aと接続されている場合、エンベロープ信号の振幅が大きくなることによって、その制御電圧出力端子84aから出力される制御電圧Vout_mが小さくなると、増幅素子93のベース端子に供給するバイアス電流が減少するように作用する。
一方、入力端子87aが差動増幅器84の制御電圧出力端子84bと接続されている場合、エンベロープ信号の振幅が大きくなることによって、その制御電圧出力端子84bから出力される制御電圧Vout_pが大きくなると、増幅素子93のベース端子に供給するバイアス電流が増加するように作用する。
具体的には、以下の通りである。
これにより、入力端子1から入力された変調波信号のエンベロープ信号の振幅に応じてバイアス電流が増減され、そのエンベロープ信号の振幅が大きいほど、バイアス回路87から増幅素子93のベース端子に供給されるバイアス電流が抑制される。その結果として、図21(c)に示すように増幅素子93の利得Gain_mが減少する。
これにより、入力端子1から入力された変調波信号のエンベロープ信号の振幅に応じてバイアス電流が増減され、そのエンベロープ信号の振幅が大きいほど、バイアス回路87から増幅素子93のベース端子に供給されるバイアス電流が増加される。その結果として、図21(c)に示すように増幅素子93の利得Gain_pが増加する。
図22はこの発明の実施の形態16による高周波増幅器を示す構成図である。
上記実施の形態15では、増幅素子93が1段構成の高周波増幅器を示したが、図22に示すように、複数の増幅素子93が多段に接続されていてもよい。
図22の例では、N個の増幅素子93が多段に接続されており、1段目の増幅素子93がバイアス回路87からバイアス電流が供給されるものについて示したが、いずれかの段の増幅素子93が、バイアス回路87からバイアス電流が供給されるものであればよい。
図22では、バイアス回路87からバイアス電流が供給されない増幅素子93のバイアス電流については、特に限定するものではないため、図示していないが、何らかのバイアス電流が供給される。
図23はこの発明の実施の形態17による高周波増幅器を示す構成図である。
上記実施の形態16では、N個の増幅素子93のうち、いずれかの段の増幅素子93が、バイアス回路87からバイアス電流が供給されるものについて示したが、検波回路82が検波する変調波信号は、いずれの段の増幅素子93に入出力される変調波信号でもよい。
即ち、検波回路82は、いずれかの段の増幅素子93に入力される変調波信号又はいずれかの段の増幅素子93から出力される変調波信号のエンベロープ信号を検波する。
また、図23では、3段目の増幅素子93がバイアス回路87からバイアス電流が供給される例を示しているが、この実施の形態17においても、いずれかの段の増幅素子93が、バイアス回路87からバイアス電流が供給されるものであればよい。
図24はこの発明の実施の形態18による高周波増幅器を示す構成図である。
上記実施の形態16では、N個の増幅素子93のうち、いずれかの段の増幅素子93が、バイアス回路87からバイアス電流が供給されるものについて示したが、検波回路82が検波する変調波信号は、いずれの段の増幅素子93に入出力される変調波信号でもよい。
即ち、検波回路82は、いずれかの段の増幅素子93に入力される変調波信号又はいずれかの段の増幅素子93から出力される変調波信号のエンベロープ信号を検波する。
図24では、検波回路82が1段目の増幅素子93から出力された変調波信号のエンベロープ信号を検波する例を示している。
これにより、エンベロープ信号の振幅が大きくなると、そのエンベロープ信号の振幅に追従して、2段目の増幅素子93のベース端子に供給されるバイアス電流が抑制されて、2段目の増幅素子93の利得が減少し、3段目の増幅素子93のベース端子に供給されるバイアス電流が増加されて、3段目の増幅素子93の利得が増加される。
Claims (20)
- 変調波信号のエンベロープ信号を検波する検波手段と、上記検波手段により検波されたエンベロープ信号の振幅に応じたバイアス電流を供給するバイアス電流供給手段と、上記バイアス電流供給手段から供給されるバイアス電流にしたがって利得特性が制御されて、上記変調波信号を増幅する増幅手段とを備えた高周波増幅器において、上記検波手段及び上記バイアス電流供給手段が共通の電源にバイアスされており、上記エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して、上記バイアス電流供給手段から上記増幅手段に供給されるバイアス電流が増減されることを特徴とする高周波増幅器。
- エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して、バイアス電流供給手段から増幅手段に供給されるバイアス電流が抑制されることを特徴とする請求項1記載の高周波増幅器。
- ダイオードが検波手段を構成しており、上記ダイオードのアノードが電源と接続されていることを特徴とする請求項2記載の高周波増幅器。
- 相互に向きが異なる2つのダイオードが並列に接続されているアンチパラレルダイオード対が検波手段を構成しており、エンベロープ信号の振幅が大きくなると、バイアス電流供給手段から増幅手段に供給されるバイアス電流が抑制され、更に上記エンベロープ信号の振幅が大きくなって、2つのダイオードに電流が流れるようになると、上記バイアス電流供給手段から上記増幅手段に供給されるバイアス電流が増加されることを特徴とする請求項2記載の高周波増幅器。
- 相互に向きが異なる2つのダイオードからなるアンチパラレルダイオード対が検波手段を構成しており、上記2つのダイオードにおける変調波信号の入力端に抵抗がそれぞれ接続されていることを特徴とする請求項2記載の高周波増幅器。
- エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して、バイアス電流供給手段から増幅手段に供給されるバイアス電流が増加されることを特徴とする請求項1記載の高周波増幅器。
- ダイオードが検波手段を構成しており、上記ダイオードのカソードが電源と接続されていることを特徴とする請求項6記載の高周波増幅器。
- 検波手段が1つのダイオードと2つのトランジスタからなる三段構成であることを特徴とする請求項1記載の高周波増幅器。
- 検波手段と直列又は並列に可変抵抗が接続されていることを特徴とする請求項1記載の高周波増幅器。
- 検波手段と並列にキャパシタが接続されていることを特徴とする請求項1記載の高周波増幅器。
- バイアス電流供給手段が、ベース端子及びコレクタ端子が検波手段及び電源と接続されているダイオードと、一端が上記ダイオードのエミッタ端子と接続され、他端がグランドと接続されている第1の抵抗と、ベース端子が上記検波手段と接続され、コレクタ端子がコレクタ用電源と接続され、エミッタ端子が増幅手段と接続されているトランジスタと、一端が上記トランジスタのエミッタ端子と接続され、他端がグランドと接続されている第2の抵抗とから構成され、上記第1の抵抗と上記第2の抵抗が同等の抵抗値を有していることを特徴とする請求項1記載の高周波増幅器。
- バイアス電流供給手段を構成するエミッタフォロア回路が2段構成であることを特徴とする請求項1記載の高周波増幅器。
- 請求項1記載の高周波増幅器が複数個多段に接続されている場合、検波手段が後段の高周波増幅器に入力される変調波信号又は後段の高周波増幅器から出力される変調波信号を入力して、その変調波信号のエンベロープ信号を検波することを特徴とする高周波増幅器。
- アナログリニアライザにより利得が調整された変調波信号が検波手段及び増幅手段に入力されることを特徴とする請求項1記載の高周波増幅器。
- 複数個多段に接続されている多段増幅器が前段に設置されている場合、増幅手段の利得特性が上記多段増幅器の利得特性の逆特性に制御されて、上記増幅手段がアナログリニアライザとして動作することを特徴とする請求項1記載の高周波増幅器。
- 基準電圧を発生する基準電圧発生回路と、上記基準電圧発生回路により発生された基準電圧と検波手段により検波されたエンベロープ信号を比較し、その比較の結果を示す第1の制御電圧を出力するとともに、上記第1の制御電圧と特性が逆特性である第2の制御電圧を出力する差動増幅器と、上記差動増幅器から出力された第1の制御電圧又は第2の制御電圧に応じたバイアス電流を供給するバイアス回路とからバイアス電流供給手段が構成されており、上記エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して、上記バイアス電流供給手段から増幅手段に供給されるバイアス電流が増減されることを特徴とする請求項1記載の高周波増幅器。
- 増幅手段が多段に接続されている場合、バイアス電流供給手段がバイアス電流をいずれかの段の増幅手段に供給することを特徴とする請求項16記載の高周波増幅器。
- 検波手段は、いずれかの段の増幅手段に入力される変調波信号又はいずれかの段の増幅手段から出力される変調波信号のエンベロープ信号を検波することを特徴とする請求項17記載の高周波増幅器。
- 増幅手段が多段に接続されている場合、検波手段がいずれかの段の増幅手段に入力される変調波信号又はいずれかの段の増幅手段から出力される変調波信号のエンベロープ信号を検波し、バイアス電流供給手段が多段接続されている増幅手段のうち、いずれか2つの段の増幅手段に対してバイアス電流を供給することを特徴とする請求項16記載の高周波増幅器。
- バイアス電流供給手段からバイアス電流が供給される増幅手段のうち、前段の増幅手段に供給されるバイアス電流は、エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して抑制され、後段の増幅手段に供給されるバイアス電流は、上記エンベロープ信号の振幅が大きくなると、上記エンベロープ信号の振幅に追従して増加されることを特徴とする請求項19記載の高周波増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/919,492 US20110006846A1 (en) | 2008-04-08 | 2009-04-01 | High-frequency amplifier |
KR1020107024800A KR101139087B1 (ko) | 2008-04-08 | 2009-04-01 | 고주파 증폭기 |
JP2010507138A JP5165050B2 (ja) | 2008-04-08 | 2009-04-01 | 高周波増幅器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100538 | 2008-04-08 | ||
JP2008-100538 | 2008-04-08 | ||
JP2008-183646 | 2008-07-15 | ||
JP2008183646 | 2008-07-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2009125555A1 true WO2009125555A1 (ja) | 2009-10-15 |
Family
ID=41161692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/001527 WO2009125555A1 (ja) | 2008-04-08 | 2009-04-01 | 高周波増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110006846A1 (ja) |
JP (1) | JP5165050B2 (ja) |
KR (1) | KR101139087B1 (ja) |
WO (1) | WO2009125555A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101248438B1 (ko) | 2010-12-20 | 2013-03-28 | 미쓰비시덴키 가부시키가이샤 | 전력증폭기 |
JP2016220130A (ja) * | 2015-05-25 | 2016-12-22 | 三菱電機株式会社 | 増幅器 |
CN106656064A (zh) * | 2015-11-02 | 2017-05-10 | 株式会社村田制作所 | 功率放大电路 |
JP2018074560A (ja) * | 2016-10-28 | 2018-05-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | エンベロープトラッキング電流バイアス回路及び電力増幅装置 |
KR20200005033A (ko) * | 2018-07-05 | 2020-01-15 | 삼성전기주식회사 | 바이어스 보상기능을 갖는 다단 파워 증폭 장치 |
US10566934B2 (en) | 2017-12-19 | 2020-02-18 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
US10680558B2 (en) | 2017-11-10 | 2020-06-09 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5349679B2 (ja) | 2010-03-04 | 2013-11-20 | 三菱電機株式会社 | 送信モジュールおよびフェーズドアレイアンテナ装置 |
US10505501B2 (en) * | 2013-07-09 | 2019-12-10 | Skyworks Solutions, Inc. | Power amplifier with input power protection circuits |
US9865523B2 (en) * | 2014-01-17 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust through-silicon-via structure |
US20180061984A1 (en) * | 2016-08-29 | 2018-03-01 | Macom Technology Solutions Holdings, Inc. | Self-biasing and self-sequencing of depletion-mode transistors |
US10560062B2 (en) | 2016-11-18 | 2020-02-11 | Macom Technology Solutions Holdings, Inc. | Programmable biasing for pin diode drivers |
JP2018195954A (ja) * | 2017-05-16 | 2018-12-06 | 株式会社村田製作所 | 電力増幅回路 |
US20180358886A1 (en) | 2017-06-09 | 2018-12-13 | MACOM Technology Solution Holdings, Inc. | Integrated solution for multi-voltage generation with thermal protection |
US10290571B2 (en) * | 2017-09-18 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with si-substrate-free interposer and method forming same |
US10700643B2 (en) * | 2017-09-22 | 2020-06-30 | Qualcomm Incorporated | Envelope-shaped bias for power amplifier |
TWI743740B (zh) * | 2020-04-10 | 2021-10-21 | 立積電子股份有限公司 | 功率偵測器 |
IT202100007844A1 (it) * | 2021-03-30 | 2022-09-30 | St Microelectronics Srl | Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5516527A (en) * | 1978-07-19 | 1980-02-05 | Nec Corp | Ultra-high frequency amplifier |
JPH08111614A (ja) * | 1994-08-15 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 負帰還可変利得増幅回路および負帰還増幅回路 |
JPH1155341A (ja) * | 1997-08-04 | 1999-02-26 | Fujitsu Ltd | 歪補償回路 |
JPH11340742A (ja) * | 1998-05-27 | 1999-12-10 | Mitsubishi Electric Corp | 歪補償回路 |
JP2000357927A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | リニアライザ |
JP2001339253A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Kokusai Electric Inc | 増幅装置 |
JP2004172936A (ja) * | 2002-11-20 | 2004-06-17 | Alps Electric Co Ltd | テレビジョンチューナの広帯域前置増幅器 |
WO2005067139A1 (ja) * | 2004-01-05 | 2005-07-21 | Nec Corporation | 増幅器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720064B2 (ja) * | 1988-08-19 | 1995-03-06 | 日本電気株式会社 | トランジスタ電力増幅器 |
US5661437A (en) * | 1994-08-15 | 1997-08-26 | Nippon Telegraph And Telephone Corporation | Negative feedback variable gain amplifier circuit |
US6233440B1 (en) * | 1998-08-05 | 2001-05-15 | Triquint Semiconductor, Inc. | RF power amplifier with variable bias current |
JP2003338713A (ja) * | 2002-05-20 | 2003-11-28 | Sony Corp | 電力増幅装置およびこれを用いた無線通信装置 |
KR100663450B1 (ko) * | 2003-05-19 | 2007-01-02 | 삼성전자주식회사 | 집적 가능한 전압조정 초고주파 전력 증폭기 |
JP2006019885A (ja) * | 2004-06-30 | 2006-01-19 | Renesas Technology Corp | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 |
JP4700553B2 (ja) * | 2006-04-28 | 2011-06-15 | シャープ株式会社 | 高周波電力増幅器 |
-
2009
- 2009-04-01 WO PCT/JP2009/001527 patent/WO2009125555A1/ja active Application Filing
- 2009-04-01 JP JP2010507138A patent/JP5165050B2/ja active Active
- 2009-04-01 US US12/919,492 patent/US20110006846A1/en not_active Abandoned
- 2009-04-01 KR KR1020107024800A patent/KR101139087B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5516527A (en) * | 1978-07-19 | 1980-02-05 | Nec Corp | Ultra-high frequency amplifier |
JPH08111614A (ja) * | 1994-08-15 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 負帰還可変利得増幅回路および負帰還増幅回路 |
JPH1155341A (ja) * | 1997-08-04 | 1999-02-26 | Fujitsu Ltd | 歪補償回路 |
JPH11340742A (ja) * | 1998-05-27 | 1999-12-10 | Mitsubishi Electric Corp | 歪補償回路 |
JP2000357927A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | リニアライザ |
JP2001339253A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Kokusai Electric Inc | 増幅装置 |
JP2004172936A (ja) * | 2002-11-20 | 2004-06-17 | Alps Electric Co Ltd | テレビジョンチューナの広帯域前置増幅器 |
WO2005067139A1 (ja) * | 2004-01-05 | 2005-07-21 | Nec Corporation | 増幅器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101248438B1 (ko) | 2010-12-20 | 2013-03-28 | 미쓰비시덴키 가부시키가이샤 | 전력증폭기 |
JP2016220130A (ja) * | 2015-05-25 | 2016-12-22 | 三菱電機株式会社 | 増幅器 |
CN106656064A (zh) * | 2015-11-02 | 2017-05-10 | 株式会社村田制作所 | 功率放大电路 |
US9768738B2 (en) | 2015-11-02 | 2017-09-19 | Murata Manufacturing Co., Ltd. | Power amplification circuit |
US10224880B2 (en) | 2015-11-02 | 2019-03-05 | Murata Manufacturing Co., Ltd. | Power amplification circuit |
CN106656064B (zh) * | 2015-11-02 | 2020-02-21 | 株式会社村田制作所 | 功率放大电路 |
JP2018074560A (ja) * | 2016-10-28 | 2018-05-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | エンベロープトラッキング電流バイアス回路及び電力増幅装置 |
US10680558B2 (en) | 2017-11-10 | 2020-06-09 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
US10566934B2 (en) | 2017-12-19 | 2020-02-18 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
KR20200005033A (ko) * | 2018-07-05 | 2020-01-15 | 삼성전기주식회사 | 바이어스 보상기능을 갖는 다단 파워 증폭 장치 |
KR102093150B1 (ko) | 2018-07-05 | 2020-03-25 | 삼성전기주식회사 | 바이어스 보상기능을 갖는 다단 파워 증폭 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20110006846A1 (en) | 2011-01-13 |
JPWO2009125555A1 (ja) | 2011-07-28 |
KR101139087B1 (ko) | 2012-04-30 |
JP5165050B2 (ja) | 2013-03-21 |
KR20100129338A (ko) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009125555A1 (ja) | 高周波増幅器 | |
US7339426B2 (en) | High efficiency linear amplifier employing dynamically controlled back off | |
US7589589B2 (en) | Power amplifying apparatus and mobile communication terminal | |
JP4589665B2 (ja) | 増幅器及びそれを用いた高周波電力増幅器 | |
KR102619263B1 (ko) | 전력 증폭 모듈 | |
KR102178526B1 (ko) | 전력 증폭기 | |
JP2004343244A (ja) | 高周波増幅回路 | |
US10381987B2 (en) | Predistorter for compensating linearity of an amplifier | |
JP2018129711A (ja) | 電力増幅回路および高周波モジュール | |
CN103201951B (zh) | 偏置控制电路 | |
JP2008283407A (ja) | 電力増幅器 | |
CN109768775B (zh) | 功率放大电路 | |
JP2010283556A (ja) | 高周波増幅器及びそれを用いた高周波モジュール | |
US20230105756A1 (en) | Power amplifier | |
US8665019B2 (en) | Power amplifier | |
JP2019110475A (ja) | 電力増幅回路 | |
JP2007288736A (ja) | 電力増幅回路 | |
CN114157245A (zh) | 多尔蒂功率放大器及射频前端模组 | |
KR20130061614A (ko) | 전력 증폭기 | |
US20140266442A1 (en) | Voltage controlled amplifier and method of using the same | |
JP2014183454A (ja) | 検波回路および高周波増幅回路 | |
JP2012023489A (ja) | 変調電源 | |
US11018632B2 (en) | Envelope tracking power amplifier module and envelope tracking method for the same | |
US20230077479A1 (en) | High-efficiency amplifier architecture with de-gain stage | |
CN112088488B (zh) | 放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09729624 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010507138 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 12919492 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 20107024800 Country of ref document: KR Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09729624 Country of ref document: EP Kind code of ref document: A1 |